JP2012146752A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012146752A JP2012146752A JP2011002432A JP2011002432A JP2012146752A JP 2012146752 A JP2012146752 A JP 2012146752A JP 2011002432 A JP2011002432 A JP 2011002432A JP 2011002432 A JP2011002432 A JP 2011002432A JP 2012146752 A JP2012146752 A JP 2012146752A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- semiconductor device
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】MCMの半導体装置において、ベアチップ1,2間を接続する配線4aをCu材料13を用いてダマシン法で形成する際に、上面が有機絶縁膜11の表面から上方に突出し、上面の配線幅方向の中央部位が端部位よりも厚い配線4aを形成し、配線4aのCu材料13上のみにメタルキャップ膜5を形成する。
【選択図】図6
Description
本実施形態では、MCMの半導体装置の構成について、その製造方法と共に説明する。
図1及び図2は、第1の実施形態によるMCMの半導体装置の製造方法を工程順に示す概略断面図である。図3は、複数のベアチップが樹脂基板に再構築された様子を示す概略平面図である。図1及び図2は、図3の破線I−I'に沿った位置の断面に対応している。なお、図1及び図2では、後述するバリア下地膜12及びキャップメタル膜5の図示を省略する。
詳細には、機能ごとのベアチップが形成された各半導体基板から、各ベアチップを切り出す。各種のベアチップとしては、例えば半導体メモリが集積されたメモリチップ、CMOSトランジスタ等が集積されたロジックチップ、ドライブ機能又はアンプ機能等が集積されたもの等がある。本実施形態では、メモリチップであるベアチップ1と、ロジックチップであるベアチップ2とを例示する。
ベアチップ1,2は、樹脂基板10の表面に形成された有機絶縁物よりなる有機絶縁膜10aの表面から、上層配線層1a,2aの表面が露出するように、樹脂基板10に埋め込み配設される。上層配線層1a,2aには、外部と電気的に接続するための接続プラグ3が例えばダマシン法により形成されており、接続プラグ3の上面が上層配線層1a,2aの表面に露出する。接続プラグ3は、上層配線層1a,2aの溝内を不図示のバリア下地膜を介してCu又はCu合金で充填して形成される。
先ず、図1(b)に示すように、第1の配線層6を形成する。なお図1(b)では、後述するバリア下地膜12及びキャップメタル膜5の図示を省略する。
第1の配線層6は、配線4a及び接続プラグ4bを有し、配線4a上にメタルキャップ膜5が形成されて構成される。配線4aは、隣り合うベアチップ1,2の接続プラグ3間を電気的に接続する。
MCMの半導体装置において、配線4aは、その配線幅及び配線間距離が比較的小さく、例えば共に1μm程度とされる。ダマシン法は従前より微細な配線の形成に適用されている手法であるが、配線幅及び配線間距離が100nm以上、例えば1μm程度の比較的大きな値である場合には、これまで問題視されていなかった。ところが、配線層の絶縁膜に後述のように有機膜を用いる場合には、上述のように、HAST試験の所定基準を満たさない。
本実施形態では、この問題に対処すべく、以下のように第1の配線層6を形成する。
図6(a)に示すように、ベアチップ1,2の上層配線層1a,2a上を含む樹脂基板10の表面の全面を覆うように有機絶縁膜11を形成する。
有機絶縁膜11は、所定の有機絶縁物、例えばエポキシ樹脂を用いて、塗布法等により、1.5μm程度の膜厚に形成される。
配線溝11a及びビア孔11bは、リソグラフィー及びドライエッチングにより有機絶縁膜11をパターニングして形成される。配線溝11a及びビア孔の底面には、図1(b)に示す上層配線層1a,2aの接続プラグ3の上面の一部が露出する。
配線溝11aの内壁面及びビア孔11bの内壁面を覆うように、有機絶縁膜11上に例えばTi、TiN等をスパッタ法等により成膜し、バリア下地膜12を形成する。バリア下地膜12上に不図示のメッキシード層をスパッタ法等により成膜する。メッキシード層を用いて、バリア下地膜12を介して配線溝11a内及びビア孔11b内を埋め込むように、バリア下地膜12上にCu又はCu合金であるCu材料13をメッキ法により形成する。バリア下地膜12を形成することにより、配線溝11a内及びビア孔11bのCu材料13から有機絶縁膜11へのCu拡散が防止される。
先ず図6(d)のように、有機絶縁膜11の表面が露出するまで、Cu材料13及びバリア下地膜12を化学機械研磨法(Chemical Mechanical Polishing:CMP)で除去する。
次に図6(e)のように、Cu材料13及びバリア下地膜12よりも有機絶縁膜11の方が研磨速度が大きくなる研磨剤を選択して用い、有機絶縁膜11の表面をCMPで除去する。このとき、上記の研磨速度の違いに起因して、Cu材料13及びバリア下地膜12は殆ど研磨されずに有機絶縁膜11が研磨される。これにより、配線溝11a内及びビア孔11bにおいて、Cu材料13の上面が有機絶縁膜11の表面から上方に突出し、当該上面の配線幅方向の中央部位が端部位よりも厚くなる(上に凸形状となる)ようにCu材料13が残存する。
先ず、図5のステップS2により、配線4aの露出した上面に触媒活性化処理を施す。
触媒活性化処理に用いる触媒活性液は、Pdイオン、Irイオン、及びMoイオン等のうちの少なくとも1種を含有する。本実施形態では、Pdイオンを含有する触媒活性液を用いる場合を例示する。具体的には、PdCl2(0.1g/L)、Na2HPO4(12g/L)、ドデシルベンゼンスルホン酸ナトリウム(1g/L)、NH4Cl(54g/L)を含む組成のもの、例えばワールドメタル社の商品名AT−907を使用する。
次に、図5のステップS4により、配線4aの上面に無電解メッキ処理を施す。
無電解メッキ処理に用いる無電解メッキ液は、有機絶縁膜11に対してCuよりも難拡散性の金属を含有する。この金属としては、例えばNi,Ni−P,Ni−W,Ni−B,Ni−W−P,Ni−W−B,Co,Co−P,Co−W,Co−B,Co−W−P,Co−W−Bから選ばれた少なくとも1種を用いる。本実施形態では、Coを含有する無電解メッキ液、例えばワールドメタル社の商品名コンパスを使用する場合を例示する。
以上により、有機絶縁膜11の配線溝11a内及びビア孔11b内を、バリア下地膜12を介してCu材料13で充填してなる配線4a及び接続プラグ4bを有し、Cu材料13の表面全体のみを覆うキャップ膜5が配されてなる第1の配線層6が形成される。配線4aは、ベアチップ1,2の上層配線層1a,2aの接続プラグ3間を接続している。
詳細には、有機絶縁膜11と同様の有機絶縁物を材料として、配線4a及び接続プラグ4bを覆うように有機絶縁膜11上に有機絶縁膜14を形成する。
リソグラフィー及びドライエッチングにより有機絶縁膜14をパターニングし、有機絶縁膜14にビア孔を形成する。ビア孔の底面には、第1の配線層6の接続プラグ4bの上面の一部が露出する。また、有機絶縁膜11として永久レジストを用いて、リソグラフィーでパターニングを行い、ビア孔を形成しても良い。
以上により、有機絶縁膜14のビア孔内を、バリア下地膜を介してCu材料で充填してなる接続プラグ15を有する第2の配線層7が形成される。接続プラグ15は、第1の配線層6の接続プラグ4bと接続される。
詳細には、第2の配線層7上で接続プラグ15上を露出する開口を有するレジストマスクを形成する。開口内に例えばスパッタ法によりCu膜を形成した後、開口内を埋め込むようにCuをメッキ法で形成する。この際、開口部において、メッキで埋め込まれる高さをレジストの厚み以下にする。そして、レジストマスクを灰化処理等により除去する。以上により、第2の配線層7の接続プラグ15と接続されたパッド電極9が形成される。
以上により、一対のベアチップ1,2が第1の配線層6の配線4aにより接続されてなる、MCMの半導体装置が形成される。
第1の配線層6の配線4aの不良発生率について、その上面形状を変えた比較例との比較に基づいて行ったHAST試験の結果について説明する。
比較例1による配線101を図7(a)に、比較例2による配線103を図7(b)にそれぞれ示す。配線101では、その上面が有機絶縁膜11の表面と平坦に形成されており、当該上面上にメタルキャップ膜102が形成されている。配線103では、その上面が有機絶縁膜11の表面よりも低く、凹んだ形状に形成されており、当該上面上にメタルキャップ膜104が形成されている。本実施形態による配線4aを図7(c)に示す。
HAST試験の結果を以下の表1に示す。
第1の配線層6の配線4aの不良発生率について、その上面の突出量を変えて行ったHAST試験の結果について説明する。
本実施形態による配線4aを図9に示す。ここで、有機絶縁膜11の表面からメタルキャップ膜5の中央部位(最も高い位置)までの高さを、配線4aの突出量hとして定義する。ここでは、突出量hを8nm、25nm、110nmとした場合について調べた。
HAST試験では、実験例1と同様に図8に示すような配線パターン111を用い、配線112が、突出量hが上記のように設定された配線4aにそれぞれ対応している。
HAST試験の結果を以下の表2に示す。
本実施形態では、第1の実施形態と同様に、MCMの半導体装置の構成について、その製造方法と共に説明するが、多層配線構造における配線層の構成が異なる点で第1の実施形態と相違する。
図10は、第2の実施形態によるMCMの半導体装置の製造方法の主要工程を示す概略断面図である。図10では、バリア下地膜12及び後述するキャップメタル膜22の図示を省略する。
先ず、図10(a)に示すように、第1の配線層21を形成する。
第1の配線層21は、配線21a及び接続プラグ21bを有し、配線21a上にメタルキャップ膜22が形成されて構成される。配線21aは、隣り合うベアチップ1,2の接続プラグ3間を電気的に接続する。
有機絶縁膜11は、所定の有機絶縁物、例えばエポキシ樹脂を用いて、塗布法等により、1.5μm程度の膜厚に形成される。
詳細には、有機絶縁膜11上に、例えばスパッタ法により、例えばシリコン酸化物(SiO2)を0.05μm〜0.5μm程度、ここでは0.2μm程度の厚みに堆積し、無機絶縁膜23を形成する。上記の厚みが薄いと、後述するCMPで無機絶縁膜が除去されてしまい、メタルキャップを形成する際にCu以外の領域にも形成されてしまう可能性を生じる。CMPの条件により研磨速度が異なるので一概には言えないが、0.05μm以下にすると局所的にCMPで無機絶縁膜が除去されてしまう可能性が高くなる。
配線溝24a及びビア孔24bは、リソグラフィー及びドライエッチングにより無機絶縁膜23及び有機絶縁膜11をパターニングして形成される。配線溝24a及びビア孔24bの底面には、図10(a)に示す上層配線層1a,2aの接続プラグ3の上面の一部が露出する。
配線溝24a及びビア孔24bの内壁面を覆うように、有機絶縁膜11上に例えばTi、TiN等をスパッタ法等により成膜し、バリア下地膜12を形成する。バリア下地膜12上にメッキシード層をスパッタ法等により成膜する。メッキシード層を用いて、バリア下地膜12を介して配線溝24a内及びビア孔24b内を埋め込むように、バリア下地膜12上にCu又はCu合金であるCu材料13をメッキ法により形成する。バリア下地膜12により、配線溝24a内のCu材料13から有機絶縁膜11へのCu拡散が防止される。配線溝24a内のCu材料13についても同様である。
有機絶縁膜11の表面が露出するまで、Cu材料13及びバリア下地膜12をCMPで除去する。これにより、配線溝24a内をバリア下地膜12を介してCu材料13で充填してなる配線21aと、ビア孔24b内をバリア下地膜12を介してCu材料13で充填してなる接続プラグ21bとが形成される。
第1の実施形態と同様に、図5のステップS2を行い、Pdイオンを含有する触媒活性液の液浴に樹脂基板10を浸漬する。
触媒活性化処理では、PdがCu材料13の表面のみに析出することが理想である。しかしながら、有機絶縁膜11には、配線等形成のためにドライエッチング及びウェットエッチング等の表面に影響を与える処理がなされており、当該処理に起因して、有機絶縁膜11の表面にも若干量のPdが析出するものと考えられる。有機絶縁膜には各種の添加材が含まれているため、例えばシリコン酸化膜のような安定な構造とされておらず、局所的にPdが析出する可能性が高い。本実施形態では、有機絶縁膜11の表面を覆うようにシリコン酸化膜等の安定な構造の無機絶縁膜23を形成する。触媒活性化処理において、無機絶縁膜23の表面にはPdは析出せず、配線21a及び接続プラグ21bのCu材料13の上面のみにPdが析出することになる。
ステップS2の触媒活性化処理において、配線21a及び接続プラグ21bのCu材料13の上面のみにPdが析出し、有機絶縁膜11を覆う無機絶縁膜23の表面及びバリア下地膜12の表面にはPdは吸着しない。そのため、無電解メッキ処理により、Cu材料13の上面にPdに無電解メッキ液のCoイオンが引き寄せられ、当該上面のみにCoが析出する。これにより、Cu材料13の上面のみに、当該上面全体を均一な厚み(例えば50nm〜100nm程度)で覆う、Coを含むメタルキャップ膜22が形成される。このようにメタルキャップ膜22を形成することにより、隣り合う配線21aのメタルキャップ膜22間における電気的接触が抑止される。配線21a間のショートが確実に防止された状態で、メタルキャップ膜22により配線21aから上層の有機絶縁膜14内へのCu拡散が抑制される。接続プラグ21bについても同様である。
以上により、ベアチップ1,2の上層配線層1a,2a上に、第1の配線層21が形成される。第1の配線層21は、有機絶縁膜11及び無機絶縁膜23の配線溝24a内及びビア孔24b内を、バリア下地膜12を介してCu材料13で充填してなる配線21a及び接続プラグ21bを有し、Cu材料13の表面全体のみを覆うキャップ膜22が形成されている。配線21aにより、ベアチップ1,2の上層配線層1a,2aの接続プラグ3間が接続される。
しかる後、樹脂基板10のスクライブラインをダイシングして、一対のベアチップ1,2からなるMCMの半導体チップを切り出し、一対のベアチップ1,2が第1の配線層21の配線21aにより接続されてなる、MCMの半導体装置が形成される。
以下、第2の実施形態の変形例について説明する。
本例では、第2の実施形態と同様に、MCMの半導体装置の構成について、その製造方法と共に説明するが、多層配線構造における配線層の構成が異なる点で第2の実施形態と相違する。
図12は、第2の実施形態の変形例によるMCMの半導体装置の製造方法の主要工程を示す概略断面図である。図12(a)〜(c)では、後述する第1の配線層31下には樹脂基板10のみを示し、ベアチップ1,2等の図示を省略する。図12(a)〜(c)は、図12(d)の配線31aの短手方向に沿った断面に相当する。なお、図12(a)〜図12(c)の右端部分に、ビア孔24b、接続プラグ31bの断面を付記する。また、図12(d)では、バリア下地膜12及び後述するキャップメタル膜32の図示を省略する。
先ず、第2の実施形態と同様に、図11(a)〜(d)の各工程を実行する。
先ず、図12(a)のように、無機絶縁膜23の表面が露出するまで、Cu材料13及びバリア下地膜12をCMPで除去する。
次に図12(b)のように、Cu材料13及びバリア下地膜12よりも無機絶縁膜23の方が研磨速度が大きくなる研磨剤を選択して用い、無機絶縁膜23の表面をCMPで除去する。このとき、上記の研磨速度の違いに起因して、Cu材料13及びバリア下地膜12は殆ど研磨されずに無機絶縁膜23が研磨される。これにより、配線溝24a内及びビア孔24b内において、Cu材料13の上面が無機絶縁膜23の表面から上方に突出し、当該上面の配線幅方向の中央部位が端部位よりも厚くなる(上に凸形状となる)ようにCu材料13が残存する。
第2の実施形態と同様に、第1の実施形態の図5のステップS2を行い、Pdイオンを含有する触媒活性液の液浴に樹脂基板10を浸漬する。
本例では、有機絶縁膜11上を覆う無機絶縁膜23が形成され、且つ配線31a及び接続プラグ31bのCu材料13の上面が無機絶縁膜23の表面から突出する、上に凸形状に形成された状態で、ステップS2を行う。この場合、触媒活性液が配線31a及び接続プラグ31bの上面全体に均一に行き渡ると共に、無機絶縁膜23の存在により無機絶縁膜23上における触媒活性液のPdの析出が確実に抑止され、配線31a及び接続プラグ31bの上面上のみに当該上面全体に均一にPdが析出する。
ステップS2の触媒活性化処理において、配線31a及び接続プラグ31bのCu材料13の上面のみに当該上面全体に均一にPdが析出し、有機絶縁膜11を覆う無機絶縁膜23の表面及びバリア下地膜12の表面にはPdは物理的に吸着しない。そのため、無電解メッキ処理により、Cu材料13の上面にPdに無電解メッキ液のCoイオンが引き寄せられ、当該上面のみに均一にCoが析出する。これにより、Cu材料13の上面のみに、当該上面全体を均一な厚み(例えば50nm〜100nm程度)で覆う、Coを含むメタルキャップ膜32が形成される。このようにメタルキャップ膜32を形成することにより、隣り合う配線31aのメタルキャップ膜22間における電気的接触が確実に抑止される。配線31a間のショートが確実に防止された状態で、メタルキャップ膜32により配線31aから上層の有機絶縁膜14内へのCu拡散が抑制される。接続プラグ31bについても同様である。
以上により、ベアチップ1,2の上層配線層1a,2a上に、第1の配線層31が形成される。第1の配線層31は、有機絶縁膜11及び無機絶縁膜23の配線溝24a内及びビア孔24b内を、バリア下地膜12を介してCu材料13で充填してなる配線31a及び接続プラグ31bを有し、Cu材料13の表面全体のみを覆うキャップ膜32が形成されている。配線31aにより、ベアチップ1,2の上層配線層1a,2aの接続プラグ3間が接続される。
しかる後、樹脂基板10のスクライブラインをダイシングして、一対のベアチップ1,2からなるMCMの半導体チップを切り出し、一対のベアチップ1,2が第1の配線層21の配線31aにより接続されてなる、MCMの半導体装置が形成される。
第1の配線層31の配線31aの不良発生率について、その上面の突出量を変えて行ったHAST試験の結果について説明する。
本例による配線31aを図13に示す。ここで、無機絶縁膜23の表面からメタルキャップ膜32の中央部位(最も高い位置)までの高さを、配線31aの突出量hとして定義する。ここでは、突出量hを4nm、15nm、74nmとした場合について調べた。
HAST試験の結果を以下の表3に示す。
前記第1の絶縁膜内に形成された、Cuを含有する導電材料からなる配線と
を含み、
前記配線は、その上面が前記第1の絶縁膜の表面から上方に突出しており、
前記上面上に、前記第1の絶縁膜に対してCuよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されていることを特徴とする半導体装置。
前記配線は、その上面が前記第2の絶縁膜の表面から突出していることを特徴とする付記1〜3のいずれか1項に記載の半導体装置。
前記第1の絶縁膜内に形成された、Cuを含有する導電材料からなる配線と
を含み、
前記配線間における前記第1の絶縁膜上に、無機材料からなる第2の絶縁膜が形成されており、
前記配線の上面上に、前記第1の絶縁膜に対してCuよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されていることを特徴とする半導体装置。
前記キャップ膜の配線幅方向の中央部位における前記第2の絶縁膜の表面からの高さが15nm以上300nm以下とされていることを特徴とする付記6に記載の半導体装置。
前記第1の絶縁膜内に、Cuを含有する導電材料からなり、上面が前記第1の絶縁膜の表面から上方に突出する形状に配線を形成する工程と、
前記上面上に、前記第1の絶縁膜に対してCuよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
前記第1の絶縁膜の表面から露出する前記配線の前記上面を触媒活性化処理する工程と、
無電解メッキ法により前記上面上のみに前記キャップ膜を形成する工程と
を含むことを特徴とする付記10又は11に記載の半導体装置の製造方法。
前記第1の絶縁膜上に無機材料からなる第2の絶縁膜を形成する工程と、
前記第1の絶縁膜内に、Cuを含有する導電材料からなる配線を形成する工程と、
前記配線の上面上に、前記第1の絶縁膜に対してCuよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
前記第2の絶縁膜の表面から露出する前記配線の前記上面を触媒活性化処理する工程と、
無電解メッキ法により前記上面上のみに前記キャップ膜を形成する工程と
を含むことを特徴とする付記16に記載の半導体装置の製造方法。
1a,2a 上層配線層
3,15 接続プラグ
4a,21a,31a,101,103,112 配線
4b,21b,31b 接続プラグ
5,22,32,102 キャップメタル膜
6,21,31 第1の配線層
7 第2の配線層
8 パッド電極
10 樹脂基板
10a 有機絶縁膜
11,14 有機絶縁膜
11a,24a 配線溝
12 バリア下地膜
13 Cu材料
23 無機絶縁膜
24b ビア孔
111 配線パターン
Claims (8)
- 有機材料からなる第1の絶縁膜と、
前記第1の絶縁膜内に形成された、Cuを含有する導電材料からなる配線と
を含み、
前記配線は、その上面が前記第1の絶縁膜の表面から上方に突出しており、
前記上面上に、前記第1の絶縁膜に対してCuよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されていることを特徴とする半導体装置。 - 前記配線は、前記上面の配線幅方向の中央部位が端部位よりも厚く形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記配線間における前記第1の絶縁膜上に形成された、無機材料からなる第2の絶縁膜を更に含み、
前記配線は、その上面が前記第2の絶縁膜の表面から突出していることを特徴とする請求項1又は2に記載の半導体装置。 - 有機材料からなる第1の絶縁膜と、
前記第1の絶縁膜内に形成された、Cuを含有する導電材料からなる配線と
を含み、
前記配線間における前記第1の絶縁膜上に、無機材料からなる第2の絶縁膜が形成されており、
前記配線の上面上に、前記第1の絶縁膜に対してCuよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されていることを特徴とする半導体装置。 - 有機材料からなる第1の絶縁膜を形成する工程と、
前記第1の絶縁膜内に、Cuを含有する導電材料からなり、上面が前記第1の絶縁膜の表面から上方に突出する形状に配線を形成する工程と、
前記上面上に、前記第1の絶縁膜に対してCuよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記配線は、前記上面の配線幅方向の中央部位が端部位よりも厚く形成されることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記キャップ膜を形成する工程は、
前記第1の絶縁膜の表面から露出する前記配線の前記上面を触媒活性化処理する工程と、
無電解メッキ法により前記上面上のみに前記キャップ膜を形成する工程と
を含むことを特徴とする請求項5又は6に記載の半導体装置の製造方法。 - 有機材料からなる第1の絶縁膜と、
前記第1の絶縁膜上に無機材料からなる第2の絶縁膜を形成する工程と、
前記第1の絶縁膜内に、Cuを含有する導電材料からなる配線を形成する工程と、
前記配線の上面上に、前記第1の絶縁膜に対してCuよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002432A JP5824808B2 (ja) | 2011-01-07 | 2011-01-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002432A JP5824808B2 (ja) | 2011-01-07 | 2011-01-07 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012146752A true JP2012146752A (ja) | 2012-08-02 |
JP5824808B2 JP5824808B2 (ja) | 2015-12-02 |
Family
ID=46790052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011002432A Expired - Fee Related JP5824808B2 (ja) | 2011-01-07 | 2011-01-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5824808B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020178140A (ja) * | 2016-03-25 | 2020-10-29 | 日立化成株式会社 | 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332422A (ja) * | 2002-05-13 | 2003-11-21 | Sony Corp | 半導体装置およびその製造方法 |
JP2005129808A (ja) * | 2003-10-24 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体装置の配線構造及びその製造方法 |
JP2006041453A (ja) * | 2004-06-22 | 2006-02-09 | Ebara Corp | 配線形成方法及び配線形成装置 |
JP2006156592A (ja) * | 2004-11-26 | 2006-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008034633A (ja) * | 2006-07-28 | 2008-02-14 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009158657A (ja) * | 2007-12-26 | 2009-07-16 | Renesas Technology Corp | 配線構造の製造方法および配線構造 |
-
2011
- 2011-01-07 JP JP2011002432A patent/JP5824808B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332422A (ja) * | 2002-05-13 | 2003-11-21 | Sony Corp | 半導体装置およびその製造方法 |
JP2005129808A (ja) * | 2003-10-24 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体装置の配線構造及びその製造方法 |
JP2006041453A (ja) * | 2004-06-22 | 2006-02-09 | Ebara Corp | 配線形成方法及び配線形成装置 |
JP2006156592A (ja) * | 2004-11-26 | 2006-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008034633A (ja) * | 2006-07-28 | 2008-02-14 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009158657A (ja) * | 2007-12-26 | 2009-07-16 | Renesas Technology Corp | 配線構造の製造方法および配線構造 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020178140A (ja) * | 2016-03-25 | 2020-10-29 | 日立化成株式会社 | 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法 |
JP7020515B2 (ja) | 2016-03-25 | 2022-02-16 | 昭和電工マテリアルズ株式会社 | 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法 |
JP2022058869A (ja) * | 2016-03-25 | 2022-04-12 | 昭和電工マテリアルズ株式会社 | 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法 |
US11562951B2 (en) | 2016-03-25 | 2023-01-24 | Showa Denko Materials Co., Ltd. | Organic interposer and method for manufacturing organic interposer |
JP7380724B2 (ja) | 2016-03-25 | 2023-11-15 | 株式会社レゾナック | 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法 |
US11990396B2 (en) | 2016-03-25 | 2024-05-21 | Resonac Corporation | Substrate and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5824808B2 (ja) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10068876B2 (en) | Semiconductor device and manufacturing method therefor | |
US9318471B2 (en) | Semiconductor device and method for fabricating the same | |
US20180366342A1 (en) | Semiconductor device and method for manufacturing same | |
US7416974B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
US20170110369A1 (en) | Electronic device and method for producing same | |
JPWO2018163913A1 (ja) | コンタクトパッドの製造方法及びこれを用いた半導体装置の製造方法、並びに半導体装置 | |
JP2021093530A (ja) | インタポーザ、半導体パッケージ、及びインタポーザの製造方法 | |
JP5387695B2 (ja) | 配線構造の形成方法 | |
JP2004335998A (ja) | 半導体素子の金属配線形成方法 | |
JP5388478B2 (ja) | 半導体装置 | |
JP5824808B2 (ja) | 半導体装置及びその製造方法 | |
KR100749367B1 (ko) | 반도체 소자의 금속배선 및 그의 제조방법 | |
JP5938920B2 (ja) | 半導体装置の製造方法 | |
JP5891753B2 (ja) | 半導体装置の製造方法 | |
WO2014128793A1 (ja) | 半導体装置及びその製造方法 | |
JP5720381B2 (ja) | 半導体装置の製造方法 | |
WO2022142308A1 (zh) | 半导体结构及其形成方法 | |
TWI783464B (zh) | 半導體結構及其形成方法 | |
KR20100078150A (ko) | 반도체 소자 및 그의 제조 방법 | |
JP2000277608A (ja) | 半導体装置の製造方法 | |
JPH08153690A (ja) | 半導体装置、半導体装置の製造方法、及び配線形成方法 | |
JP2004273593A (ja) | 半導体装置及びその製造方法 | |
JP2012204495A (ja) | 半導体装置の製造方法 | |
KR20110078186A (ko) | 시스템 인 패키지 제조 방법 | |
TW200522256A (en) | Dual depth trench termination method for improving cu-based interconnect integrity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150721 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5824808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |