JP2005129808A - 半導体装置の配線構造及びその製造方法 - Google Patents

半導体装置の配線構造及びその製造方法 Download PDF

Info

Publication number
JP2005129808A
JP2005129808A JP2003365238A JP2003365238A JP2005129808A JP 2005129808 A JP2005129808 A JP 2005129808A JP 2003365238 A JP2003365238 A JP 2003365238A JP 2003365238 A JP2003365238 A JP 2003365238A JP 2005129808 A JP2005129808 A JP 2005129808A
Authority
JP
Japan
Prior art keywords
film
wiring
cap
semiconductor device
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003365238A
Other languages
English (en)
Other versions
JP3647853B1 (ja
Inventor
Kazuhide Abe
一英 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003365238A priority Critical patent/JP3647853B1/ja
Priority to US10/760,457 priority patent/US6969911B2/en
Application granted granted Critical
Publication of JP3647853B1 publication Critical patent/JP3647853B1/ja
Publication of JP2005129808A publication Critical patent/JP2005129808A/ja
Priority to US11/230,525 priority patent/US7211505B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 半導体装置の配線構造において、配線材料の拡散を防止することにより配線の絶縁耐性を向上させることにある。
【解決手段】 複数の溝部１０２を有する第１絶縁膜１０１と、溝部１０２間の第１絶縁膜１０１の上面よりも突出するように形成された複数の配線膜１０５と、配線膜１０５の底面に形成されるとともに配線膜１０５の側面において上面より上方まで形成されている複数のバリア膜１０３と、配線膜１０５の上面に形成された金属膜からなる第１キャップ膜１０６と、少なくとも第１キャップ膜１０６及びバリア膜１０３の側面に形成されている第２キャップ膜１０７とを備えることを特徴とする半導体装置の配線構造。
【選択図】 図１１

Description

本発明は、半導体装置の配線構造及びその製造方法に関する。
半導体装置の微細化に伴い、ＲＣ遅延（抵抗値及び容量値による信号遅延）の影響が大きくなり、半導体装置の高速化を妨げる重要な原因となっている。配線の抵抗値及び配線間の容量を低減するために、配線幅０．２５μｍ以下の半導体装置では、アルミニウム合金に代わって銅Ｃｕを用いた配線が導入されている。Ｃｕを用いた配線の形成では、一般的にドライエッチングが困難なため、絶縁膜に形成された配線溝にＣｕを堆積させた後に平坦化するダマシン法が用いられている。
ダマシン法によるＣｕ配線の形成では、第１絶縁膜に配線溝を形成し、配線溝にＣｕ拡散防止用のバリア膜、Ｃｕ配線膜を順に堆積した後、表面を化学的機械的研磨（ＣＭＰ: Chemical Mechanical Polishing）法により平坦化し、Ｃｕ配線膜及びバリア膜を配線溝内のみに残す。続いて、窒化シリコンＳｉxＮy等からなるキャップ膜をＣｕ配線膜上に堆積する。Ｃｕは容易に酸化され易く、Ｃｕ配線膜上に酸化シリコン膜を直接堆積できないため、窒化シリコン膜等でＣｕ配線膜を覆う必要があるからである。しかしながら、キャップ膜にＳｉxＮy等の絶縁膜を使用した場合には、絶縁膜であるキャップ膜と金属膜であるＣｕ配線膜との密着性が悪く、キャップ膜とＣｕ配線膜との境界面においてエレクトロマイグレーションが起こりやすい。そのため、Ｃｕ配線膜を絶縁膜で覆う代わりに、選択的にＣｏＷＰ、ＣｏＷＢ等の金属膜で被覆する方法が提案されている。
Ｃｕ配線膜を金属膜で被覆する配線構造は、例えば、特許文献１に記載されている。この配線構造では、第１絶縁膜に形成された配線溝にバリア膜及びＣｕ配線膜を埋め込んだ後、コバルトＣｏ又はニッケルＮｉを主成分とする導電膜（キャップ膜）を無電解メッキによりＣｕ配線膜上に選択的に形成し、このキャップ膜の上にＣｏｘＳｉｙＰｚやＮｉｘＳｉｙＰｚ等を無電解メッキにより成膜し、シリサイド化して酸化防止膜を形成している。
また、エレクトロマイグレーションによるＣｕイオンの拡散やＣｕヒロックの拡大を抑制する配線構造は、特許文献２に記載されている。この配線構造では、第１絶縁膜の配線溝にバリア膜を介してＣｕ配線膜が埋め込まれているが、Ｃｕ配線膜及びバリア膜が配線溝よりも突出して形成されている。また、配線溝から突出したＣｕ配線膜及びバリア膜を覆うように炭化シリコンＳｉｘＣｙ等の絶縁膜からなるキャップ膜が全面に形成されている。この配線構造では、配線材料のリーク源となるＣｕ配線膜の上面縁部と、電流リークのパスとなる第１絶縁膜の界面とを上下方向に分離している。
特開２００３−１７９０００号公報（第５頁、第１図） 特開２００２−３２９７８０号公報（第１５頁、第２０図）
特許文献１に記載の配線構造では、配線材料のリーク源であるＣｕ配線膜の上面縁部が、キャップ膜とバリア膜との界面を介して、電流リークのパスとなる第１絶縁膜の界面に接近しており、Ｃｕイオン等がキャップ膜とバリア膜との界面を介して電流リークのパスに到達し易く、隣接するＣｕ配線膜にリーク電流が流れる虞がある。
特許文献２に記載の配線構造では、配線材料のリーク源であるＣｕ配線膜の上面縁部と、電流リークのパスとなる第１絶縁膜の界面とが上下方向に分離されているが、Ｃｕ配線膜上に形成されたキャップ膜が絶縁膜であるために、Ｃｕ配線膜とキャップ膜との界面での密着性、バリア膜とキャップ膜との界面での密着性が悪い。Ｃｕ配線膜とキャップ膜との界面での密着性が悪いことにより、Ｃｕ配線膜の上面においてエレクトロマイグレーションが起こりやすく、エレクトロマイグレーションの影響が大きい場合には、Ｃｕ配線膜の上面縁部から、密着性の悪いバリア膜とキャップ膜との界面を通って、ＣｕイオンやＣｕヒロックが電流リークのパスとなる第１絶縁膜の界面に到達してしまう虞があり、リーク電流の増大や配線間の短絡の虞がある。
本発明の目的は、半導体装置の配線構造において、配線材料の拡散を防止することにより配線の絶縁耐性を向上させることにある。
本発明に係る半導体装置の配線構造は、第１絶縁膜と、複数の配線膜と、複数のバリア膜と、第１キャップ膜と、第２キャップ膜とを備えている。第１絶縁膜には、複数の溝部が形成されている。第１絶縁膜は、隣接する溝部の間に水平方向の界面を有する。配線膜は、第１絶縁膜の溝部ごとに第１絶縁膜の界面よりも突出して形成されている。バリア膜は、配線膜の底面に形成されるとともに、配線膜の側面において界面より上方まで形成されている。第１キャップ膜は、配線膜の上面に選択的に形成されている。第２キャップ膜は、少なくとも第１キャップ膜及びバリア膜の側面に形成されている。
本発明に係る半導体装置の配線構造では、配線材料のリーク源となる配線膜の上面縁部と、配線材料によるリーク電流のパスとなる第１絶縁膜の界面とが上下方向に離れているので、配線材料がリークしたとしてもリーク電流のパスとなる第１絶縁膜の界面に到達し難い。また、金属膜である第１キャップ膜と配線膜との密着性が高く、配線膜上面においてエレクトロマイグレーションの発生が抑制され、配線材料のリーク自体を抑制することもできる。この結果、配線間のリーク電流を抑制するとともに、配線間の電気的な短絡を防止し、配線の絶縁耐性を向上させることができる。
（１）第１実施形態
〔構造〕
図９は、本発明の第１実施形態に係る配線構造１の断面図である。この配線構造１は、絶縁膜１０１と、複数のバリア膜１０３と、銅Ｃｕ又は銅合金からなる複数の配線膜１０５と、ＣｏｘＷｙＰｚ、Ｃｏ、ＣｏｘＭｏｙＰｚなどのコバルトＣｏを主成分とする金属膜またはＮｉｘＷｙＰｚ、ＮｉｘＭｏｙＰｚなどのニッケルＮｉを主成分とする金属膜からなる第１のキャップ膜１０６と、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉｘＣｙを主成分とする絶縁体からなる第２のキャップ膜１０７とを備えている。
絶縁膜１０１の表面には複数の溝部１０２（配線溝）が形成されている。また、絶縁膜１０１は、隣接する溝部１０２の間に水平方向の上面としての界面１０１ａを有している。配線膜１０５は、絶縁膜１０１の溝部１０２ごとに形成されている。配線膜１０５は、絶縁膜１０１の界面１０１ａよりも凸状に突出して形成されており、配線膜１０５の界面１０５ａは界面１０１ａよりも上方に位置している。従って、配線膜１０５の上面１０５ａの縁部と界面１０１ａとは上下方向に分離されている。バリア膜１０３は、配線膜１０５の底面に形成されるとともに、配線膜１０５の側面において界面１０１ａより上方まで形成されている。キャップ膜１０６は、配線膜１０５の上面１０５ａに選択的に形成されている。キャップ膜１０７は、キャップ膜１０６及びバリア膜１０３の上面及び側面を覆い、全面に形成されている。また、キャップ膜１０７上には、第２の絶縁膜１０８が形成されている。
〔製造方法〕
以下、配線構造１の製造方法を図１から図９を参照して説明する。
図１に示すように、半導体素子が形成された基板（図示せず）の上に、ＣＶＤ法により、酸化シリコンＳｉＯ２からなる膜厚５００ｎｍの絶縁膜１０１を形成し、ホトリソグラフィー、エッチングにより、配線形成予定領域（配線パターンを形成する領域）に複数の溝部１０２を形成する。溝部１０２は、幅２００ｎｍ、深さ３５０ｎｍであり、隣接する溝部１０２の間隔は２００ｎｍとする。溝部１０２のエッチングは、例えば、マグネトロン型反応性イオンエッチング（ＲＩＥ: Reactive Ion Etching）装置を用いる。なお、絶縁膜１０１のエッチングは、マグネトロン型カソードカップルエッチング装置、二周波励起容量結合プラズマエッチング装置、ＩＣＰ（Inductive coupled plasma）型エッチング装置から適宜選択されたエッチング装置を好適に用いることができる。絶縁膜１０１のエッチングに使用するエッチングガスは、オクタフルオロシクロブタンＣ４Ｆ８と一酸化炭素ＣＯと酸素Ｏ２とアルゴンＡｒとを使用した。エッチングの条件は、例えば、ガス流量Ｃ４Ｆ８／ＣＯ／Ｏ２／Ａｒ＝１４／５０／５／３０ｓｃｃｍ、ＲＦ電力１．５ｋＷ、チャンバー圧力５０ｍＴｏｒｒとする。
次に、図２に示すように、絶縁膜１０１に窒化タンタルＴａＮからなる膜厚５０ｎｍのバリア膜１０３を形成する。具体的には、絶縁膜１０１の溝部１０２の内面（底面及び側面）と、絶縁膜１０１の表面とにバリア膜１０３を形成する。バリア膜１０３の形成では、例えば、ターゲットにＴａ、プロセスガスにＡｒ／Ｎ２混合ガスを用い、雰囲気圧力３ｍＴｏｒｒ、成膜温度１５０℃、ＤＣ電力６ｋＷの条件で、指向性の高いスパッタリングにより窒化タンタルＴａＮを堆積する。なお、バリア膜１０３は、窒化タンタルＴａＮに限られるものではなく、Ｃｕ拡散を防止する同様な機能を有する材料、例えばＴａ、ＴａｘＳｉｙＮｚ等のタンタルを主成分とする金属膜、ＴｉｘＮｙ、ＴｉｘＳｉｙＮｚ等のチタンを主成分とする金属膜またはＷｘＮｙ、ＷｘＳｉｙＮｚ等のタングステンを主成分とする金属膜等の導電材料で形成しても良い。
次に、図３に示すように、バリア膜１０３の表面にメッキ膜の種となる膜厚１５０ｎｍのＣｕシード膜１０４を形成する。Ｃｕシード膜１０４の形成では、例えば、ターゲットにＣｕ、プロセスガスにＡｒを用い、雰囲気の圧力を２ｍＴｏｒｒ、成膜温度を３０℃、ＤＣ電力を１２ｋＷの条件で、指向性の高いスパッタリングによりＣｕを堆積する。なお、Ｃｕシード膜１０４は、ＣｕまたはＣｕを主成分とする合金であっても良い。
次に、図４に示すように、Ｃｕシード膜１０４の表面に電界メッキ法によりＣｕからなる配線膜１０５を堆積する。配線膜１０５は、溝部１０２を埋め尽くす膜厚以上だけ堆積すれば良いが、ここでは、配線膜１０５を絶縁膜１０１の表面よりも数百ｎｍ高い位置まで堆積する。電界メッキには、例えば、Ｃｕ成分を析出させる元になる硫酸銅ＣｕＳＯ４・５Ｈ２Ｏ、電導性を高めるための硫酸Ｈ２ＳＯ４、高電流密度部の光沢性や溶解性アノード（例えば、リン含有銅）の溶解を促進するための塩素Ｃｌ、埋込性を向上させる添加剤などを含むメッキ液を使用する。電界メッキは、例えば、上記メッキ液を用いて、液温２５℃、定電流の条件で、電流密度を２段階に切り換えて行う。電流密度の切換えは、例えば、第１段階では低電流密度０．２Ａ／ｄｍ２とし、第２段階では高電流密度２Ａ／ｄｍ２とする。このように電流密度を２段階に変化させる理由は、高電流密度のみで電界メッキを実行すると、微細パターンである溝部１０２の入り口でメッキ膜（配線膜１０５）が閉じてしまいボイドが形成される虞がある一方、低電流密度のみで電界メッキを実行すると、配線膜１０５の堆積速度が遅く、溝部１０２の埋め込みに時間を要するからである。以下の説明では、Ｃｕシード膜１０４も含めて配線膜１０５と称す。
配線膜１０５を電界メッキした後、炉内にて例えば温度１００〜３５０℃、窒素Ｎ２及び水素Ｈ２の混合雰囲気中で１〜３００分間の熱処理を行う。或いは、基板をホットプレートに戴載して熱処理しても良い。この熱処理により、配線膜１０５の微細なＣｕ結晶粒の成長を促すとともに、膜の硬度、結晶性、比抵抗等の安定化を図る。
・ 次に、図５に示すように、配線膜１０５、バリア膜１０３をＣＭＰ法により研磨し、配線膜１０５及びバリア膜１０３を平坦化する。より詳細には、絶縁膜１０１が露出するまで配線膜１０５、バリア膜１０３を除去して、配線膜１０５及びバリア膜１０３を溝部１０２内にのみ残す。この結果、配線膜１０５及びバリア膜１０３の上面が絶縁膜１０１の表面と一致するようになる。
このＣＭＰによる研磨は、例えば２段階の研磨を含んでいる。第１段階では、バリア膜１０３をストッパーにして、絶縁膜１０１の表面にあるバリア膜１０３の表面が露出するまで配線膜１０５を研磨、除去する。第１段階では、研磨粒子としてシリカを含む溶液に銅錯体形成促進剤として過酸化水素Ｈ２Ｏ２を加えたものをスラリーとして使用する。また、研磨パッドには、不織布と独立発砲体の積層構造を用い、スラリー流量２００ｍｌ／ｍｉｎ、研磨荷重２ｐｓｉ、キャリアヘッド回転数１２０ｒｐｍ、テーブル回転数１２０ｒｐｍとする。続いて第２段階では、絶縁膜１０１をストッパーにして、絶縁膜１０１の表面にあるバリア膜１０３を除去する。第２段階でも、研磨粒子としてシリカを含む溶液に過酸化水素Ｈ２Ｏ２を加えたものをスラリーとして使用する。また、研磨パッドには、不織布と独立発泡体の積層構造を用い、スラリー流量２００ｍｌ／ｍｉｎ、研磨荷重２ｐｓｉ、キャリアヘッド回転数８０ｒｐｍ、テーブル回転数８０ｒｐｍとする。
なお、配線膜１０５及びバリア膜１０３の平坦化では、理想的には、配線膜１０５及びバリア膜１０３の上面が一致することが好ましいが、実際には、バリア膜１０３を除去する際（第２段階の研磨）に、図１２に示すように溝１０２内の配線膜１０５がバリア膜１０３よりも研磨されるディッシングが発生するため、配線膜１０５の上面１０５ａの中央部がバリア膜１０３の上面に対して５ｎｍ〜１０ｎｍだけ窪む。この場合にも、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａは、後述する絶縁膜１０１の薄膜化によって絶縁膜１０１の界面１０１ａよりも突出する。
次に、図６に示すように、配線膜１０５上に第１のキャップ膜１０６を形成する。キャップ膜１０６は、例えば、膜厚２０ｎｍのコバルトタングステンリンＣｏｘＷｙＰｚを無電解メッキ法で堆積する。無電解メッキの手順の一例は、以下の通りである。まず、配線膜１０５の表面に触媒活性層を形成する前処理を行う。前処理では、配線膜１０５が露出したウエハ表面を塩化パラジウムＰｄＣｌ２溶液に浸漬することにより、配線膜１０５の最表面（上面）においてＣｕ原子をＰｄ原子に置換させ、触媒活性層を形成する。ＰｄはＣｕよりもイオン化傾向が小さいため、配線膜１０５の表面にはＰｄの置換メッキが起こる。触媒活性層を形成した後、ＣｏｘＷｙＰｚを無電解メッキにより成膜する。ＣｏｘＷｙＰｚは、触媒活性層のＰｄが存在する場所のみに成膜されるが、Ｐｄによる触媒活性層が配線膜１０５の上面にしか形成されていないため、配線膜１０５の上面のみにＣｏｘＷｙＰｚ膜（キャップ膜１０６）が形成される。
なお、キャップ膜１０６をＣｏｘＷｙＰｚからなる金属膜としたが、キャップ膜１０６をＣｏ、ＣｏｘＰｙ、ＣｏｘＭｏｙＰｚなどのＣｏを主成分とする金属膜、または、ＮｉｘＷｙＰｚ、ＮｉｘＭｏｙＰｚなどのニッケルＮｉを主成分とする金属膜としてもよい。
次に、図７に示すように、キャップ膜１０６をマスクとして絶縁膜１０１をエッチングして薄膜化し、バリア膜１０３及び配線膜１０５を絶縁膜１０１の界面１０１ａよりも凸状に突出させる。これにより、配線膜１０５の上面１０５ａの縁部と界面１０１ａとは上下方向に分離される。絶縁膜１０１の薄膜化は、例えば絶縁膜１０１を膜厚２０ｎｍ除去することにより行う。絶縁膜１０１のエッチングに使用するエッチングガスは、Ｃ４Ｆ８とＣＯとＯ２とＡｒとを使用した。エッチングの条件は、例えば、ガス流量Ｃ４Ｆ８／ＣＯ／Ｏ２／Ａｒ＝１４／５０／５／３０ｓｃｃｍ、チャンバー圧力５０ｍＴｏｒｒ、ＲＦ電力１．５ｋＷとする。なお、絶縁膜１０１のエッチングは、ドライエッチングに限られず、フッ酸（０．３％ＨＦ等）薬液を使用したウェットエッチングを適用することもできる。
次に、図８に示すように、膜厚５０ｎｍのＳｉｘＮｙからなる第２のキャップ膜１０７をＣＶＤ法により堆積する。なお、キャップ膜１０７の材料は、ＳｉｘＮｙに限られず、ＳｉｘＣｙ、ＳｉｘＯｙＮｚ、または、ＳｉｘＣｙを主成分とする絶縁膜であっても良い。次に、図９に示すように、ＣＶＤ法により、酸化シリコンＳｉＯ２からなる膜厚７００ｎｍの絶縁膜１０８を堆積する。
〔作用効果〕
本実施形態に係る配線構造１では、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａの縁部と、リーク電流のパスとなる絶縁膜１０１の界面１０１ａとが上下方向に離れているため、配線膜１０５の上面１０５ａの縁部からＣｕイオン又はＣｕヒロックが絶縁膜の界面１０１ａに到達し難い。さらに、配線膜１０５の上面１０５ａを金属膜からなるキャップ膜１０６で覆っているので、配線膜１０５とキャップ膜１０６との界面、即ち配線膜１０５の上面１０５ａでの密着性が高く、配線膜１０５の上面１０５ａにおいてエレクトロマイグレーションを抑制することができる。また、配線膜１０５及びバリア膜１０３の側面が絶縁効果の大きい第２のキャップ膜１０７で覆われているので、隣接する配線間でのリーク電流を抑制し、配線間での絶縁耐性を高めることができる。
また、ＣｏｘＷｙＰｚ等からなるキャップ膜１０６は、バリア膜１０３上には成膜が困難であり、バリア膜１０３との境界である配線膜１０５の上面１０５の縁部では、酸素が進入する虞があるが、配線膜１０５の上面１０５の縁部を第２のキャップ膜１０７で覆うことによって、配線膜１０５が上面１０５の縁部から酸化されることを防止できる。
また、図５に示す工程において配線膜１０５及びバリア膜１０３をＣＭＰ法により研磨して平坦化する際には、図１２に示すように、配線膜１０５の上面１０５ａの中央部がバリア膜１０３の上面よりも５ｎｍ〜１０ｎｍ窪むことがある。このような場合であっても、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａは、リーク電流のパスとなる絶縁膜１０１の界面１０１ａよりも上方に突出し、配線膜１０５の上面１０５ａの縁部と界面１０１ａとが上下方向に分離されているので、配線膜１０５の上面１０５ａからＣｕイオン又はＣｕヒロックが絶縁膜１０１の界面１０１ａに到達し難い。
（２）第２実施形態
〔構成〕
図１１は、本発明の第２実施形態に係る配線構造１の断面図である。この配線構造１は、第１実施形態に係る配線構造１において、キャップ膜１０７が、溝部１０２ごとに分離され、キャップ膜１０６及びバリア膜１０３の側面に形成されている。より詳細には、配線構造１は、絶縁膜１０１と、複数のバリア膜１０３と、銅Ｃｕ又は銅合金からなる複数の配線膜１０５と、ＣｏｘＷｙＰｚ、Ｃｏ、ＣｏｘＭｏｙＰｚなどのコバルトＣｏを主成分とする金属膜またはＮｉｘＷｙＰｚ、ＮｉｘＭｏｙＰｚなどのニッケルＮｉを主成分とする金属膜からなる第１のキャップ膜１０６と、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉｘＣｙを主成分とする絶縁体からなる第２のキャップ膜１０７とを備えている。
絶縁膜１０１の表面には複数の溝部１０２（配線溝）が形成されている。また、絶縁膜１０１は、隣接する溝部１０２の間に水平方向の上面としての界面１０１ａを有している。配線膜１０５は、絶縁膜１０１の溝部１０２ごとに形成されている。配線膜１０５は、絶縁膜１０１の界面１０１ａよりも凸状に突出して形成されており、配線膜１０５の界面１０５ａは界面１０１ａよりも上方に位置している。従って、配線膜１０５の上面１０５ａの縁部と界面１０１ａとは上下方向に分離されている。バリア膜１０３は、配線膜１０５の底面に形成されるとともに、配線膜１０５の側面において界面１０１ａより上方まで形成されている。キャップ膜１０６は、配線膜１０５の上面１０５ａに選択的に形成されている。キャップ膜１０７は、キャップ膜１０６の上面及び絶縁膜１０１上で取り除かれ、キャップ膜１０６及びバリア膜１０３の側面のみに形成されている。また、キャップ膜１０７上には、第２の絶縁膜１０８が形成されている。
〔製造方法〕
図１１乃至図１２は、第２実施形態に係る配線構造１の製造方法を説明する図である。
第１実施形態における図１乃至図８の工程が終了した後、図１０に示すように、窒化シリコンＳｉｘＮｙからなる第２のキャップ膜１０７を絶縁膜１０１の界面１０１ａが露出するまでエッチバックする。これにより、第１のキャップ膜１０６の上面にある第２のキャップ膜１０７と、絶縁膜第１０１の界面１０１ａ上の第２のキャップ膜１０７とが除去されて、第２のキャップ膜１０７が溝部１０２ごとに分離されるとともに、第１のキャップ膜１０６及びバリア膜１０３の側面に第２のキャップ膜１０７が残る。このとき、第１のキャップ膜１０６の上面が露出されるが、第１のキャップ膜１０６は、上述したようにコバルトＣｏを主成分とする金属膜またはニッケルＮｉを主成分とする金属膜であり、これらの金属膜は酸化され難い。エッチングの条件は、例えば、ガス流量ＣＨＦ３／Ｏ２／Ａｒ＝３０／２／１５０ｓｃｃｍ、チャンバー圧力３０ｍＴｏｒｒ、ＲＦ電力８００Ｗである。次に、図１１に示すように、ＣＶＤ法により、酸化シリコンＳｉＯ２からなる膜厚７００ｎｍの絶縁膜１０８を堆積する。
なお、本実施形態のようにキャップ膜１０７をエッチバックによって溝部１０２ごとに分離する場合には、キャップ膜１０７をＴａ、ＴａｘＮｙ，ＴａｘＳｉｙＮｚ等のタンタルを主成分とする金属膜、ＴｉｘＮｙ、ＴｉｘＳｉｙＮｚ等のチタンを主成分とする金属膜またはＷＮ、ＷｘＳｉｙＮｚ等のタングステンを主成分とする金属膜等の導電材料で形成しても良い。このように、キャップ膜１０７を金属を含む導電材料で形成すれば、第２のキャップ膜１０７と第１のキャップ膜１０６及びバリア膜１０３との密着性が高まり、さらにＣｕの拡散（Ｃｕイオンの拡散及びＣｕヒロックの拡大）を抑制する効果が高まる。
〔作用効果〕
本実施形態でも、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａの縁部と、リーク電流のパスとなる絶縁膜１０１の界面１０１ａとが上下方向に離れているため、配線膜１０５の上面１０５ａの縁部からＣｕイオン又はＣｕヒロックが絶縁膜の界面１０１ａに到達し難い。さらに、配線膜１０５の上面１０５ａを金属膜からなるキャップ膜１０６で覆っているので、配線膜１０５とキャップ膜１０６との界面、即ち配線膜１０５の上面１０５ａでの密着性が高く、配線膜１０５の上面１０５ａにおいてエレクトロマイグレーションを抑制することができる。また、配線膜１０５及びバリア膜１０３の側面が絶縁効果の大きい第２のキャップ膜１０７で覆われているので、隣接する配線間でのリーク電流を抑制し、配線間での絶縁耐性を高めることができる。
比誘電率の高い材料を用いて第２のキャップ膜１０７を全面に形成する場合には、配線間容量の増大が問題となる。特に、多層配線構造においては、層間での配線間容量が増大し、信号遅延の要因となる虞がある。これに対して、本実施形態のように第２のキャップ膜１０７を溝部１０２ごとに分離すれば、層間の絶縁材料であるキャップ膜１０７及び絶縁膜１０８全体での比誘電率、即ち実効比誘電率を低減することができるので、層間での配線間容量を抑制することができる。特に、キャップ膜１０７を比誘電率７．０のＳｉｘＮｙで形成する場合には、比誘電率４．２の酸化シリコンＳｉＯ２で形成する絶縁膜１０８よりも大幅に大きいため、比誘電率の高いキャップ膜１０７の体積を減少させれば、層間の配線間容量を大幅に低減することができる。
また、配線間容量の低減するためには、絶縁膜１０８の材料として、低比誘電率のフッ素ドープのＳｉＯ２（ＦＳＧ膜、比誘電率３．５程度）などを使用する場合があるが、絶縁膜１０８の比誘電率が低下するほどキャップ膜が実効誘電率に与える影響が大きくなるので、本実施形態で示したようにキャップ膜を溝部１０２ごとに分離する構成は実効誘電率の低減に有効である。
また、ＣｏｘＷｙＰｚ等からなるキャップ膜１０６は、バリア膜１０３上には成膜が困難であり、バリア膜１０３との境界である配線膜１０５の上面１０５の縁部では、酸素が進入する虞があるが、配線膜１０５の上面１０５の縁部を第２のキャップ膜１０７で覆うことによって、配線膜１０５が上面１０５の縁部から酸化されることを防止できる。
第１実施形態に係る配線構造の製造方法を説明する図（その１）。 第１実施形態に係る配線構造の製造方法を説明する図（その２）。 第１実施形態に係る配線構造の製造方法を説明する図（その３）。 第１実施形態に係る配線構造の製造方法を説明する図（その４）。 第１実施形態に係る配線構造の製造方法を説明する図（その５）。 第１実施形態に係る配線構造の製造方法を説明する図（その６）。 第１実施形態に係る配線構造の製造方法を説明する図（その７）。 第１実施形態に係る配線構造の製造方法を説明する図（その８）。 第１実施形態に係る配線構造の製造方法を説明する図（その９）。 第２実施形態に係る配線構造の製造方法を説明する図（その１）。 第２実施形態に係る配線構造の製造方法を説明する図（その２）。 ディッシングによる配線膜１０５の形状を示す図。
符号の説明
１０１ 第１の絶縁膜
１０１ａ 第１の絶縁膜の界面
１０２ 溝部
１０３ バリア膜
１０４ Ｃｕシード膜
１０５ 配線膜
１０５ａ 配線膜の上面
１０６ 第１のキャップ膜
１０７ 第２のキャップ膜
１０８ 第２の絶縁膜

Claims (31)

  1. 複数の溝部を有する第１絶縁膜と、
    前記溝部間の前記第１絶縁膜の上面よりも突出するように形成された複数の配線膜と、
    前記配線膜の底面に形成されるとともに、前記配線膜の側面において前記上面より上方まで形成されている複数のバリア膜と、
    前記配線膜の上面に形成された金属膜からなる第１キャップ膜と、
    少なくとも前記第１キャップ膜及び前記バリア膜の側面に形成されている第２キャップ膜と、を備えることを特徴とする半導体装置の配線構造。
  2. 前記第１キャップ膜は、無電界メッキによって形成されていることを特徴とする、請求項１に記載の半導体装置の配線構造。
  3. 前記第１キャップ膜は、ＣｏまたはＮｉを主成分とする金属膜であることを特徴とする、請求項２に記載の半導体装置の配線構造。
  4. 前記配線膜は、ＣｕまたはＣｕを主成分とする金属膜であることを特徴とする、請求項３に記載の半導体装置の配線構造。
  5. 前記第２キャップ膜は、前記第１キャップ膜の上面から前記第１絶縁膜の前記上面に渡って全面に形成されていることを特徴とする、請求項１に記載の半導体装置の配線構造。
  6. 前記第２キャップ膜は、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉｘＣｙまたはＳｉｘＣｙを主成分とする絶縁膜であることを特徴とする、請求項５に記載の半導体装置の配線構造。
  7. 前記第２キャップ膜は、前記溝部ごとに分離されて形成されていることを特徴とする、請求項１に記載の半導体装置の配線構造。
  8. 前記第２キャップ膜は、前記第１キャップ膜及び前記バリア膜の側面にのみ形成されていることを特徴とする、請求項７に記載の半導体装置の配線構造。
  9. 前記第２キャップ膜は、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉｘＣｙ又はＳｉｘＣｙを主成分とする絶縁膜であることを特徴とする、請求項８に記載の半導体装置の配線構造。
  10. 前記第２キャップ膜は、ＴａｘＮｙ、ＴａまたはＴａｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項８に記載の半導体装置の配線構造。
  11. 前記第２キャップ膜は、ＴｉｘＮｙまたはＴｉｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項８に記載の半導体装置の配線構造。
  12. 前記第２キャップ膜は、ＷｘＮｙまたはＷｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項８に記載の半導体装置の配線構造。
  13. 前記バリア膜は、ＴａｘＮｙ、ＴａまたはＴａｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項１に記載の半導体装置の配線構造。
  14. 前記バリア膜は、ＴｉｘＮｙまたはＴｉｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項１に記載の半導体装置の配線構造。
  15. 前記バリア膜は、ＷｘＮｙまたはＷｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項１に記載の半導体装置の配線構造。
  16. 前記配線膜は前記バリア膜よりも窪んでいることを特徴とする、請求項１に記載の半導体装置の配線構造。
  17. 第１絶縁膜上に複数の溝部を形成するステップと、
    前記第１絶縁膜上にバリア膜を形成するステップと、
    前記溝部内の前記バリア膜上に配線膜を形成するステップと、
    前記溝部間の前記第１絶縁膜が露出するように、前記配線膜及び前記バリア膜を除去するステップと、
    前記配線膜上に金属膜からなる第１のキャップ膜を形成するステップと、
    前記第１絶縁膜を薄膜化して、前記配線膜及び前記バリア膜を前記第１絶縁膜の上面よりも突出させるステップと、
    第２のキャップ膜を全面に形成するステップと、
    を含むことを特徴とする半導体装置の配線構造の製造方法。
  18. 前記第１キャップ膜を無電界メッキによって形成することを特徴とする、請求項１７に記載の半導体装置の配線構造の製造方法。
  19. 前記第１キャップ膜は、ＣｏまたはＮｉを主成分とする金属膜であることを特徴とする、請求項１８に記載の半導体装置の配線構造の製造方法。
  20. 前記配線膜は、ＣｕまたはＣｕを主成分とする金属膜であることを特徴とする、請求項１９に記載の半導体装置の配線構造の製造方法。
  21. 前記第２キャップ膜をエッチバックすることにより、前記第２キャップ膜を前記溝部ごとに分離するステップをさらに含むことを特徴とする、請求項１７に記載の半導体装置の配線構造の製造方法。
  22. 前記第１キャップ膜及び前記バリア膜の側面にのみ前記第２キャップ膜を残すことを特徴とする、請求項２１に記載の半導体装置の配線構造の製造方法。
  23. 前記第２キャップ膜は、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉｘＣｙ又はＳｉｘＣｙを主成分とする絶縁膜であることを特徴とする、請求項２２に記載の半導体装置の配線構造の製造方法。
  24. 前記第２キャップ膜は、ＴａｘＮｙ、ＴａまたはＴａｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２２に記載の半導体装置の配線構造の製造方法。
  25. 前記第２キャップ膜は、ＴｉｘＮｙまたはＴｉｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２２に記載の半導体装置の配線構造の製造方法。
  26. 前記第２キャップ膜は、ＷｘＮｙまたはＷｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２２に記載の半導体装置の配線構造の製造方法。
  27. 前記配線膜及び前記バリア膜を除去するステップは、
    前記バリア膜をストッパーとして前記配線膜を研磨するステップと、
    前記第１絶縁膜をストッパーとして前記配線膜及び前記バリア膜を研磨するステップと、を含むことを特徴とする請求項１７に記載の半導体装置の配線構造の製造方法。
  28. 前記配線膜及び前記バリア膜を研磨するステップでは、前記配線膜の上面が前記バリア膜の上面よりも窪むように研磨することを特徴とする、請求項２７に記載の半導体装置の配線構造の製造方法。
  29. 前記バリア膜は、ＴａｘＮｙ、ＴａまたはＴａｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２７に記載の半導体装置の配線構造の製造方法。
  30. 前記バリア膜は、ＴｉｘＮｙまたはＴｉｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２７に記載の半導体装置の配線構造の製造方法。
  31. 前記バリア膜は、ＷｘＮｙまたはＷｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２７に記載の半導体装置の配線構造の製造方法。
JP2003365238A 2003-10-24 2003-10-24 半導体装置の配線構造及びその製造方法 Expired - Fee Related JP3647853B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003365238A JP3647853B1 (ja) 2003-10-24 2003-10-24 半導体装置の配線構造及びその製造方法
US10/760,457 US6969911B2 (en) 2003-10-24 2004-01-21 Wiring structure of semiconductor device and production method of the device
US11/230,525 US7211505B2 (en) 2003-10-24 2005-09-21 Production method for wiring structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003365238A JP3647853B1 (ja) 2003-10-24 2003-10-24 半導体装置の配線構造及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004319168A Division JP4238815B2 (ja) 2004-11-02 2004-11-02 半導体装置の配線構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP3647853B1 JP3647853B1 (ja) 2005-05-18
JP2005129808A true JP2005129808A (ja) 2005-05-19

Family

ID=34510162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003365238A Expired - Fee Related JP3647853B1 (ja) 2003-10-24 2003-10-24 半導体装置の配線構造及びその製造方法

Country Status (2)

Country Link
US (2) US6969911B2 (ja)
JP (1) JP3647853B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034633A (ja) * 2006-07-28 2008-02-14 Nec Electronics Corp 半導体装置およびその製造方法
US7553757B2 (en) 2006-02-06 2009-06-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2012146752A (ja) * 2011-01-07 2012-08-02 Fujitsu Ltd 半導体装置及びその製造方法
US8378488B2 (en) 2008-08-12 2013-02-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2014183127A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置およびその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
JP4207749B2 (ja) * 2003-10-28 2009-01-14 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US7348272B2 (en) * 2005-08-03 2008-03-25 United Microelectronics Corp. Method of fabricating interconnect
US7394154B2 (en) * 2005-09-13 2008-07-01 International Business Machines Corporation Embedded barrier for dielectric encapsulation
US7737556B2 (en) * 2005-09-30 2010-06-15 Taiwan Semiconductor Manufacturing Co., Ltd Encapsulated damascene with improved overlayer adhesion
KR20070071020A (ko) * 2005-12-29 2007-07-04 동부일렉트로닉스 주식회사 캐핑 금속층에 의해 보호된 구리 금속 배선 및 그 제조방법
TW200735274A (en) * 2005-12-29 2007-09-16 Koninkl Philips Electronics Nv Reliability improvement of metal-interconnect structure by capping spacers
TWI315560B (en) * 2006-09-19 2009-10-01 Nat Univ Tsing Hua Interconnection structure and manufacturing method thereof
US20080197499A1 (en) * 2007-02-15 2008-08-21 International Business Machines Corporation Structure for metal cap applications
US8084356B2 (en) * 2007-09-29 2011-12-27 Lam Research Corporation Methods of low-K dielectric and metal process integration
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US20100055422A1 (en) * 2008-08-28 2010-03-04 Bob Kong Electroless Deposition of Platinum on Copper
US7745324B1 (en) * 2009-01-09 2010-06-29 International Business Machines Corporation Interconnect with recessed dielectric adjacent a noble metal cap
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8669176B1 (en) * 2012-08-28 2014-03-11 Globalfoundries Inc. BEOL integration scheme for copper CMP to prevent dendrite formation
US9490209B2 (en) 2013-03-13 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-migration barrier for Cu interconnect
US20150357236A1 (en) 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects
FR3024205B1 (fr) * 2014-07-28 2017-02-03 Total Raffinage Chimie Vanne guillotine destinee a la regulation de flux dans une unite de craquage catalytique fluide
US9870994B2 (en) 2014-09-17 2018-01-16 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US20180144973A1 (en) * 2016-11-01 2018-05-24 Applied Materials, Inc. Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10276505B2 (en) 2017-03-08 2019-04-30 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
CN108573949B (zh) * 2017-03-08 2022-04-05 三星电子株式会社 集成电路器件及其制造方法
KR102248788B1 (ko) * 2017-03-08 2021-05-06 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US11239165B2 (en) 2020-03-10 2022-02-01 International Business Machines Corporation Method of forming an interconnect structure with enhanced corner connection

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JPH06120210A (ja) 1992-10-01 1994-04-28 Nec Corp 半導体装置の製造方法
JP3422056B2 (ja) 1993-10-27 2003-06-30 ソニー株式会社 配線形成方法、銀薄膜形成方法、並びにケミカルメカニカルポリッシュ法
JP2867934B2 (ja) * 1996-01-04 1999-03-10 日本電気株式会社 半導体装置及びその製造方法
JPH10189590A (ja) 1996-12-24 1998-07-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3285509B2 (ja) 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
JP3277855B2 (ja) * 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
JPH10270448A (ja) 1998-04-21 1998-10-09 Seiko Epson Corp 半導体装置
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
JP2000323479A (ja) 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
US6465345B1 (en) * 1999-05-28 2002-10-15 Advanced Micro Devices, Inc. Prevention of inter-channel current leakage in semiconductors
US6261952B1 (en) * 1999-10-04 2001-07-17 Advanced Micro Devices, Inc. Method of forming copper interconnects with reduced in-line diffusion
US6329701B1 (en) 1999-10-04 2001-12-11 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line diffusion
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
JP4342075B2 (ja) * 2000-03-28 2009-10-14 株式会社東芝 半導体装置およびその製造方法
JP2001358105A (ja) 2000-06-12 2001-12-26 Mitsubishi Electric Corp 埋め込み配線の形成方法およびｃｍｐ装置、並びに半導体装置およびその製造方法
US6380084B1 (en) 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
US6680514B1 (en) * 2000-12-20 2004-01-20 International Business Machines Corporation Contact capping local interconnect
KR100385951B1 (ko) * 2001-01-17 2003-06-02 삼성전자주식회사 다중층의 스토리지 노드 콘택 플러그를 갖는 반도체메모리 소자 및 그 제조방법
JP2002329780A (ja) 2001-04-27 2002-11-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP3820975B2 (ja) 2001-12-12 2006-09-13 ソニー株式会社 半導体装置及びその製造方法
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
JP3647853B1 (ja) 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
JP4207749B2 (ja) * 2003-10-28 2009-01-14 沖電気工業株式会社 半導体装置の配線構造及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7553757B2 (en) 2006-02-06 2009-06-30 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2008034633A (ja) * 2006-07-28 2008-02-14 Nec Electronics Corp 半導体装置およびその製造方法
US8378488B2 (en) 2008-08-12 2013-02-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2012146752A (ja) * 2011-01-07 2012-08-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2014183127A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7211505B2 (en) 2007-05-01
US20050087871A1 (en) 2005-04-28
US20060014380A1 (en) 2006-01-19
US6969911B2 (en) 2005-11-29
JP3647853B1 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
JP3647853B1 (ja) 半導体装置の配線構造及びその製造方法
US11139235B2 (en) Semiconductor device and manufacturing method thereof
US6638863B2 (en) Electropolishing metal layers on wafers having trenches or vias with dummy structures
TWI326903B (en) Method of manufacturing semiconductor device
US6245663B1 (en) IC interconnect structures and methods for making same
US7666781B2 (en) Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US20070111522A1 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
US6908863B2 (en) Sacrificial dielectric planarization layer
JP2005500687A (ja) 平面化法と電解研磨との組み合わせを使用する半導体構造物の形成
JP4207749B2 (ja) 半導体装置の配線構造及びその製造方法
JP2000156406A (ja) 半導体装置およびその製造方法
JP4238815B2 (ja) 半導体装置の配線構造及びその製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
KR20110047568A (ko) 반도체 소자의 금속 배선 형성방법
KR20070031237A (ko) 반도체 장치를 제조하는 방법
KR100588376B1 (ko) 반도체소자의 패드 형성방법
JP2006054326A (ja) 半導体装置の製造方法及び半導体装置
KR20080022872A (ko) 반도체 소자의 구리 금속배선 형성 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050209

R150 Certificate of patent or registration of utility model

Ref document number: 3647853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees