KR19990057890A - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR19990057890A
KR19990057890A KR1019970077969A KR19970077969A KR19990057890A KR 19990057890 A KR19990057890 A KR 19990057890A KR 1019970077969 A KR1019970077969 A KR 1019970077969A KR 19970077969 A KR19970077969 A KR 19970077969A KR 19990057890 A KR19990057890 A KR 19990057890A
Authority
KR
South Korea
Prior art keywords
semiconductor device
photoresist
reflection film
forming
contact hole
Prior art date
Application number
KR1019970077969A
Other languages
English (en)
Inventor
이철수
이동기
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077969A priority Critical patent/KR19990057890A/ko
Publication of KR19990057890A publication Critical patent/KR19990057890A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야.
반도체 소자 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제.
미세 콘택홀을 갖는 반도체 소자의 형성시, 미세한 콘택홀 형성을 위한 I라인을 사용한 식각마스크의 노광공정으로도 미세 패턴을 얻을 수 있는 반도체 소자의 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
3. 발명의 해결 방법의 요지.
절연막 상부에 반사방지막을 형성하는 제1단계; 상기 반사방지막 상부에 포토레지스트를 도포하는 제2단계; 상기 제2단계가 완료된 결과물에 180℃를 넘는 공정 온도와, 60초를 넘는 공정시간으로 열공정을 실시하는 제3단계; 상기 포토레지스트를 현상하는 제4단계; 및 상기 제4단계 후에 노출되는 상기 반사 방지막 및 상기 절연막을 식각 하는 제5단계를 포함하여 이루어진다.
4. 발명이 중요한 용도.
반도체 소자 제조 공정에 이용됨.

Description

반도체 소자의 미세 패턴 형성 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조시 패턴 형성은, 포토레지스트의 패턴 형성을 위한 리소그라피(lithography) 및 리소그라피로 형성된 포토레지스트 패턴으로 그 하부층(폴리 실리콘막, 산화막, 금속막)의 패턴을 위한 식각공정(etching)으로 이루어진다.
우선, 일반적으로 포토레지스트의 패턴 형성을 위한 리소그라피는 HMDS도포, 포토레지스트막의 회전 도포, 소프트 베이크 공정, 노광, 노광후 베이크 공정, 현상의 공정 단계를 거쳐 진행된다.
잘 알려진 바와 같이, 0.3㎛ 이상의 콘택홀 및 포토레지스트 미세 패턴을 얻기 위한 노광 공정시는 문제가 되지 않지만, 소자의 고집적화에 따른 스케일 다운으로 0.3㎛이하의 콘택홀이 요구되고 있는 실정에 따라 문제점이 대두된다.
도1a 및 도1b는 종래의 반도체 소자의 미세 패턴 형성 단면도 및 그 문제점을 나타내는 단면도이다.
도1에 도시된 바와 같이, 인유리막(11)상부에 포토레지스트(12)를 형성한다. 그리고, 패턴이 형성된 포토마스크(도시되지 않음, 레티클)를 이용한 I라인을 사용하는 노광 공정을 실시하여 포토레지스트(12)패턴을 형성한다.
도1b에 도시된 바와 같이 큰 패턴의 포토마스크(도시되지 않음)를 사용하여 포토레지스트(12)의 패턴을 형성할 경우에는 문제가 되지 않지만 0.3㎛ 이하의 미세 패턴을 얻고자 할 경우, I라인으로 노광 하면 포토레지스트(12)가 완전히 노광 및 현상되지 않는 문제점이 유발된다. 따라서, 포토레지스트 패턴(12)을 식각마스크로 하여 하부층의 식각이 이루어지는데 하부층이 식각 되지 않아 콘택홀을 얻을 수 없는 것은 당연한 일이다.
전술한 바와 같은 문제점으로 DUV(deep ultra violet) 파장을 사용하는 노광 공정을 실시하여 미세 패턴을 얻어야 하는데 이러한 장비의 교체 없이 I라인을 사용하여 이루어지는 미세 패턴 형성 방법의 개발이 필요하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 미세 콘택홀을 갖는 반도체 소자의 형성시, 미세한 콘택홀 형성을 위한 I라인을 사용하는 노광공정으로도 0.3㎛이하의 미세 패턴을 얻을 수 있는 반도체 소자 제조 방법을 제공함을 그 목적으로 한다.
도1a 및 도1b는 종래의 반도체 소자의 미세 패턴 형성 단면도 및 그 문제점을 나타내는 단면도.
도2a 내지 도2d는 본 발명의 일실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 나타내는 공정 단면도.
* 도면의 주요 부분에 대한 간단한 설명
21 : 인유리막
22 : 바닥 반사방지막
23 : 포토레지스트
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 소자 제조 방법은, 절연막 상부에 반사방지막을 형성하는 제1단계; 상기 반사방지막 상부에 포토레지스트를 도포하는 제2단계; 상기 제2단계가 완료된 결과물에 180℃를 넘는 공정 온도와, 60초를 넘는 공정시간으로 열공정을 실시하는 제3단계; 상기 포토레지스트를 현상하는 제4단계; 및 상기 제4단계 후에 노출되는 상기 반사 방지막 및 상기 절연막을 식각 하는 제5단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2a 내지 도2d는 본 발명의 일실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 나타내는 공정 단면도이다.
먼저, 도2a에 도시된 바와 같이, 인유리막(21)상부에 습식(wet type)의 바닥반사방지막(22)을 형성한다. 여기서 반사방지막(22)의 두께는 1000Å 내지 1400Å로 설정되게 형성한다. 이러한 습식의 바닥 반사방지막(22)은 추후 진행되는 포토레지스트의 현상공정에 사용되는 현상액에 용해되는 성질을 갖는 것을 특징으로 하며, 일반적인 포토레지스트를 사용한다.
다음으로, 도2b에 도시된 바와 같이, 기형성된 습식의 반사방지막(22) 상부에 포토레지스트(23)를 형성하고, 도2c에 도시된 바와 같이, 도시되지 않은 포토 마스크를 이용한 노광 및 현상 공정을 실시하여 포토레지스트 패턴(23)을 형성한다.
여기서 180℃ 이상의 고온에서 프리베이크 공정을 실시하고, 이러한 프리베이크 공정을 60초 이상 실시하면, 습식의 반사방지막(22)과 포토레지스트(23)간의 화학작용으로 잔류물(A, 이하 테일이라함)이 형성된다. 따라서, 현상되어져야 할 부분의 습식의 반사방지막(22)이 현상되지 못하고, 잔류되는 테일 현상을 유발한다.
다음으로, 도2d에 도시된 바와 같이, 이러한 습식의 반사방지막(22)에 형성된 테일(A)을 갖는 포토레지스트 패턴(23)에 의하여 오픈되는 인유리막(21)을 식각 한다. 결과적으로 종래와 같은 크기의 포토마스크를 사용하여 포토리소그라피 공정을 실시하더라도, 테일(A)에 의하여 미세한 콘택홀의 패턴을 얻을 수 있다.
전술한 바와 같이 이루어지는 본 발명은, 기존의 I라인으로 정의하기 힘든 미세 콘택홀을 장비의 교체 없이 식각 하고자 하는 하부층 상부에 반사방지막을 형성하여 미세 콘택홀 형성을 가능하게 한다. 여기서 반사방지막의 특성은, 바닥 반사방지막의 코팅후 프리베이크 공정에서 기인되는 것으로써 베이크 공정의 온도180℃이상, 베이크 공정시간 60초 이상에서는 포토레지스트와 바닥 반사방지막간의 혼합에 의해 발생되는 테일 현상이 유발된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 미세 콘택홀을 갖는 반도체 소자의 제조시, 포토레지스트를 형성하기 전에 반사방지막을 형성하여, 반사방지막과 포토레지스트의 화학작용을 유도하여 기존의 포토마스크를 사용하더라도 미세한 콘택홀을 얻을 수 있어 결과적으로 소자의 수율을 향상시킨다.

Claims (2)

  1. 절연막 상부에 반사방지막을 형성하는 제1단계;
    상기 반사방지막 상부에 포토레지스트를 도포하는 제2단계;
    상기 제2단계가 완료된 결과물에 180℃를 넘는 공정 온도와, 60초를 넘는 공정시간으로 열공정을 실시하는 제3단계;
    상기 포토레지스트를 현상하는 제4단계; 및
    상기 제4단계 후에 노출되는 상기 반사 방지막 및 상기 절연막을 식각 하는 제5단계
    를 포함하여 이루어지는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 반사방지막은 현상액에 용해되는 반도체 소자 제조 방법.
KR1019970077969A 1997-12-30 1997-12-30 반도체 소자의 미세 패턴 형성 방법 KR19990057890A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077969A KR19990057890A (ko) 1997-12-30 1997-12-30 반도체 소자의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077969A KR19990057890A (ko) 1997-12-30 1997-12-30 반도체 소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR19990057890A true KR19990057890A (ko) 1999-07-15

Family

ID=66172205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077969A KR19990057890A (ko) 1997-12-30 1997-12-30 반도체 소자의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR19990057890A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009384A (ko) * 2002-07-23 2004-01-31 삼성전자주식회사 포토레지스트용 현상액에 용해되는 유기 바닥 반사 방지조성물과 이를 이용한 사진 식각 공정

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009384A (ko) * 2002-07-23 2004-01-31 삼성전자주식회사 포토레지스트용 현상액에 용해되는 유기 바닥 반사 방지조성물과 이를 이용한 사진 식각 공정

Similar Documents

Publication Publication Date Title
JP2919004B2 (ja) パターン形成方法
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
KR100777927B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100907898B1 (ko) 반도체 소자 제조 방법
KR19990057890A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100498716B1 (ko) 미세 패턴 형성방법
KR20110114046A (ko) 반도체 소자의 제조 방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
KR20120025761A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR101034540B1 (ko) 위상 반전 마스크 제조 방법
KR20000004485A (ko) 반도체 소자의 미세패턴 형성방법
KR100755140B1 (ko) 반도체 소자의 컨택 홀 형성방법
KR0171985B1 (ko) 반도체 장치의 감광막 패턴 형성방법
KR100510616B1 (ko) 반도체 제조 공정에서의 barc 패터닝 및 식각 방법
KR20030032179A (ko) 레지스트 패턴의 형성방법
KR19980057145A (ko) 반도체 소자 제조용 포토마스크
KR20010063481A (ko) 반도체 소자의 미세 패턴 형성 방법
JPS6224941B2 (ko)
KR20000003434A (ko) 이중코팅을 이용한 반도체 소자의 미세 콘택홀 형성 방법
KR20050030343A (ko) 반도체소자의 콘택홀 형성방법
JPH0562872A (ja) パターン形成方法
KR20050059794A (ko) 반도체 소자의 초미세 콘택홀 형성방법
KR20030044473A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination