JP3310197B2 - レジストパターン形成方法 - Google Patents

レジストパターン形成方法

Info

Publication number
JP3310197B2
JP3310197B2 JP14915597A JP14915597A JP3310197B2 JP 3310197 B2 JP3310197 B2 JP 3310197B2 JP 14915597 A JP14915597 A JP 14915597A JP 14915597 A JP14915597 A JP 14915597A JP 3310197 B2 JP3310197 B2 JP 3310197B2
Authority
JP
Japan
Prior art keywords
resist
development
film
reticle
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14915597A
Other languages
English (en)
Other versions
JPH10340838A (ja
Inventor
昌史 浅野
英志 塩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14915597A priority Critical patent/JP3310197B2/ja
Publication of JPH10340838A publication Critical patent/JPH10340838A/ja
Application granted granted Critical
Publication of JP3310197B2 publication Critical patent/JP3310197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造プロセ
スにおけるリソグラフィ工程に関し、特にレチクルに起
因するレジスト寸法のバラツキを低減するためレジスト
パターン形成方法に関する。
【0002】
【従来の技術】レジストパターン形成、該レジストパタ
ーンをマスクとするエッチングを含むリソグラフィ工程
は、半導体装置の製造にかかすことのでできない技術で
ある。通常のリソグラフィ工程を図7を用いて説明す
る。先ず、酸化膜や金属膜等の各種の膜が形成された半
導体基板41上に、感光性材料を含有するレジスト膜4
2をコーティングする(図7(a))。次いで、レチク
ル43に描かれたデバイスパターンを遠紫外線光等を光
源とした露光装置を用いてレジスト42に転写する(図
7(b))。レジスト42は光が当たることで化学反応
が生じ、アルカリ現像液に対する溶解性が変化する。次
いで、ベーキングを行った後、アルカリ現像液を用いて
現像処理を行う。所定時間現像液に浸した後、純水等で
十分リンスを行う(図7(c))。続いて得られたレジ
スト42をマスクとして半導体基板41の加工等を行う
(図7(d))。
【0003】上記したリソグラフィ工程において、レジ
ストパターンの寸法制御は最も重要である。ウエハ毎、
同一ウエハ内或いは同一ショット内において、均一性良
く寸法をそろえなければならない。
【0004】ところが、所定の設計寸法に対して変動が
存在するレチクルを用いてレジスト上にパターンを転写
した場合、レジストに転写されたパターンには、レチク
ルの寸法変動がそのまま反映されてしまい、寸法制御性
が悪くなるという問題がある。ところが、寸法変動が存
在するレチクルを用いて、レジストパターンの寸法を設
計寸法に補正して形成することとはい難しい。
【0005】
【発明が解決しようとする課題】上述したように、寸法
変動が存在するレチクルを用いて、寸法均一性に優れた
レジストパターンを形成することは難しいという問題が
あった。本発明の目的は、寸法変動が存在するレチクル
を用いて、設計寸法に対するズレが少なく寸法均一性に
優れたレジストパターンを形成するレジストパターン形
成方法を提供することにある。
【0006】
【課題を解決するための手段】
[構成]本発明は、上記目的を達成するために以下のよ
うに構成されている。 (1) 本発明(請求項1)のレジストパターン形成方
法は、基体上にレジストを形成する工程と、開口部に寸
法変動が存在するレチクルを用いて前記レジストの所定
領域を感光させ、前記レジストの溶解部及び残存部を定
義する工程と、前記レジストの現像を途中で止めて現像
を行う第1の現像工程と、前記レジスト上に、現像液に
可溶、且つ該レジストの溶解速度より遅い現像調整膜を
形成する工程と、前記現像調整膜及びレジストの現像を
行い、レジストパターンを形成する第2の現像工程とを
含むことを特徴とする。
【0007】本発明の好ましい実施態様は以下の通りで
ある。第1の現像工程において、前記レジストパターン
が溶解して前記基体が露出しない。
【0008】前記現像調整膜は、水溶性の材料からな
る。前記レジストパターンは、ライン&スペースパター
ン,或いはコンタクトホールパターン等の繰り返しパタ
ーンである。
【0009】また、前記レジストパターンは、同一の線
幅によって形成されたパターンである。 [作用]本発明の原理を図8を用いて説明する。なお、
以下の説明は、前述の[構成]に示した第1の現像工程
からの工程である。
【0010】基体51が露出していない現像初期におい
て、レジスト52の溶解部が設計寸法に対して大きく定
義された大溶解部分53と小さくされた小溶解部分54
との差が、レジスト52の深さ方向の溶解量に現れる。
そして、大溶解部分53が全て現像されない状態で、第
1の現像工程を終える(図8(a))。
【0011】次いで、レジスト52より溶解速度が遅い
現像調整膜55をレジスト52上に形成する(図8
(b))。レジスト52の既に現像されているホールに
埋め込まれる現像調整膜55の膜厚は、第1の現像工程
におけるレジスト52の溶解量による。従って、大溶解
部分53には現像調整膜55が厚く埋め込まれ、小溶解
部分54には薄く埋め込まれる。
【0012】そして、第2の現像工程を行う。大溶解部
分53では埋め込まれた現像調整膜55の膜厚が大きい
ために、その下層のレジスト52まで現像液56が達す
るのに時間がかかる。逆に、小溶解部分54では埋め込
まれた現像調整膜55の膜厚が薄いために、その下層の
レジスト52まで現像液56が達するのに短い時間です
む(図8(c))。
【0013】このため、現像調整膜55の下層のレジス
ト52の現像に費やされる時間は、大溶解部分53では
短く、小溶解部分54では長く余分にとれることができ
る。つまり、小溶解部分54においては、大溶解部分5
3より先に基体51が露出する(図8(d))。
【0014】そして、小溶解部分54の現像は大溶解部
分54より先に終了する。そして、その後の大溶解部分
53の現像時間を調節することによって、レジスト52
の大溶解部分53の開口寸法を変えることができる(図
8(e))。
【0015】従って、レチクルの開口寸法に差がありレ
ジスト上の光強度に差があっても、第1の現像時間,レ
ジスト52と現像調整膜との溶解速度比を適宜決定し、
大溶解部分53と小溶解部分54との現像時間に差を付
けることで、最終的なレジストパターン底部の開口寸法
をそろえることが可能となる。
【0016】また、本プロセスのポイントの一つとし
て、第1の現像工程において、溶解されるべき部分を全
て現像させるのではなく、現像初期で現像工程を止め
て、ボトム部分の現像を調整するところにある。そのた
め、第1の現像工程での現像時間を短くして、基体が露
出しないところで止めた方が都合が良い。
【0017】また、現像調整膜に要求される条件は、現
像液に対する溶解速度がレジスト膜より遅いことであ
る。例えば、ポジ型レジストを用いる場合、現像調整膜
としてネガ型レジスト(未露光部が現像液に溶解)も候
補の一つに挙げられる。しかし、一般に溶媒として有機
溶剤が用いられているレジスト膜上に、同様な有機溶剤
を溶媒として用いるレジスト膜をコーティングすること
は難しい。何故ならば、同種の有機溶剤が溶媒として用
いられている場合、スピンコーティング法における塗布
時に、下層のポジ型レジスト膜と上層のネガ型レジスト
膜(現像調整膜)とのミキシングが起こり、均一なコー
ティングが難しいからである。
【0018】そこで、有機溶剤を一般に用いているレジ
スト膜上に塗布するのは、レジストとのミキシングが生
じにくい水を溶媒とした水溶性の膜等をが考えられる。
水溶性の膜は現像液に容易に溶けるが、レジストよりも
溶解速度を遅くするためにPH等の調整をすることが望
ましい。
【0019】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。 [第1実施形態]本実施形態では、本発明のレジストパ
ターン形成方法を用いてホールパターンを形成した例に
ついて説明する。
【0020】図1は本発明の第1実施形態に係わるレジ
ストパターンの形成方法を示す工程断面図である。先
ず、図1(a)に示すように、Si基板11上にCD−
9(ブリューワサイエンス社製)を塗布した後、180
℃,90秒間のベーキングを行い膜厚110nmの反射
防止膜12を形成する。次いで、図1(b)に示すよう
に、反射防止膜12上に化学増幅型ポジレジスト:AP
EX−E(シプレー社製)を塗布した後、90℃,60
秒間のプレベーキングを行い、610nmの厚さのポジ
レジスト13を形成する。
【0021】次いで、図1(c)に示すように、設計寸
法1.2μmに対してズレが生じたコンタクトホールが
一様に形成されたレチクル20と、1/4縮小型のKr
FエキシマステッパーNSR.S201A(ニコン社
製)とを用いて、レジスト13を溶解させる部分を感光
させて、ポジレジスト13の溶解部を定義する。そし
て、90℃,90秒間のPEBを行う。
【0022】次いで、図1(d)に示すように、0.2
1規定テトラメチルアンモニウムハイドライド(TMA
H)水溶液を用いて10秒間現像を行った後、純水でリ
ンスし現像が進まないようにする。ここでの現像時間
は、レチクルの一番大きい開口部に対応するレジスト1
3の溶解部が全て溶解しないように選択される。
【0023】次いで、図2(e)に示すように、ポリビ
ニールフェノールの側鎖の一部(10%)をt−ブトキ
シカルボニル基で置換した樹脂膜からなる現像調整膜1
4をレジスト13上にスピンコーティングし、70℃程
度の温度でベーキングを行う。
【0024】次いで、再び0.21規定TMAH水溶液
を用いて60秒間現像を行って現像調整膜14及びレジ
スト13の溶解部を溶解させる。この現像の途中におい
て、図2(f)に示すように、レチクルの小さい開口部
に対応するレジスト13の溶解部に埋め込まれた現像調
整膜14が無くなり、反射防止膜12が露出する。そし
て、レチクルの大きい開口部に対応するレジスト13の
溶解部に埋め込まれた現像調整膜14は残っている。そ
して、さらに現像を行うことによって、図2(g)に示
すように、最終的なレジストパターンを得る。なお、こ
こでの現像時間は、レチクルの一番大きい開口部に対応
するレジスト13の溶解部の底の開口部の寸法が、設計
寸法と同様になるように決定される。
【0025】本実施形態の効果を確かめるために、従来
プロセスによるパターンとの比較を行った。つまり、同
じレチクルを用いて露光を行い、PEBの後、0.21
規定TMAH水溶液で60秒間の現像を行い純水でリン
スした。
【0026】本実施形態及び従来プロセスで得られたレ
ジストパターン底部の寸法を測長SEMで調べた結果を
図3に示す。従来プロセスで得られたレジストパターン
の寸法は、レチクルの寸法変動をそのまま反映してい
る。それに対し、本実施形態のプロセスによって得られ
たレジストパターンは、レチクルの寸法バラツキが緩和
されていることが分かる。
【0027】[第2実施形態]本実施形態では、本発明
のレジストパターン形成方法を用いてL&Sパターンを
形成した例について説明する。
【0028】先ず、第1実施形態と同様に、Si基板1
1上に反射防止膜12を形成した後(図4(a))、ポ
ジレジスト13を形成する(図4(b))。次いで、図
4(c)に示すように、設計寸法1μmのライン&スペ
ースパターンに対してズレが生じているレチクル30
を、1/4縮小型のKrFエキシマステッパーを用いて
ポジレジスト13を露光し、設計寸法0.25μmのラ
イン&スペースパターンを転写する。そして、90℃,
90秒間のPEBを行う。
【0029】次いで、図4(d)に示すように、0.2
1規定TMAH水溶液を用いて10秒間現像を行った
後、純水でリンスし現像が進まないようにする。ここで
の現像時間は、レチクルの一番大きい開口部に対応する
溶解部が全て現像されないように選択される。
【0030】次いで、第1実施形態と同様に、レジスト
13上に現像調整膜14をスピンコーティングし、70
℃程度でベーキングを行う(図5(e))。次いで、再
び0.21規定TMAH水溶液を用いて60秒間現像を
行って現像調整膜14及びレジスト13の溶解部を溶解
させる。この現像の途中において、図5(f)に示すよ
うに、レチクルの小さい開口部に対応するレジスト13
の溶解部に埋め込まれた現像調整膜14が無くなり、反
射防止膜12が露出する。そして、レチクルの大きい開
口部に対応するレジスト13の溶解部に埋め込まれた現
像調整膜14は残っている。そして、さらに現像を行う
ことによって、図5(g)に示すように、最終的なレジ
ストパターンを得る。なお、ここでの現像時間は、レチ
クルの一番大きい開口部に対応するレジスト13の溶解
部の底の開口部の寸法が、設計寸法と同様になるように
決定される。
【0031】本実施形態及び従来プロセスで得られたレ
ジストパターン底部の寸法を測長SEMで調べた結果を
図6に示す。従来プロセスで得られたレジストパターン
の寸法は、レチクルの寸法バラツキをそのまま反映して
いる。それに対し、本実施形態のレジストパターンは、
レチクルの寸法バラツキが緩和されていることが分か
る。
【0032】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、ポジ型レ
ジストの場合について説明したが、ネガ型レジストにも
適用することが可能である。
【0033】なお、現像時間等は上記実施形態に限定さ
れるものではなく、2回の現像時間,レジストと現像調
整膜との溶解速度比は、予めレチクルのパターン幅を測
定して設定寸法からのズレを求めることによって決定さ
れる。
【0034】また、上記実施形態ではL&Sパターン或
いはコンタクトホールパターンの形成について説明した
が、それ以外にも、同一の線幅を持つ配線パターン等に
も本発明を適用することが可能である。その他、本発明
は、その要旨を逸脱しない範囲で、種々変形して実施す
ることが可能である。
【0035】
【発明の効果】以上説明したように本発明によれば、現
像を途中で止め、現像調整膜を形成した後再び現像を行
うことによって、レチクルに寸法変動が存在しても寸法
均一性に優れたレジストパターンを形成することができ
る。
【図面の簡単な説明】
【図1】第1実施形態に係わるレジストパターンの製造
工程を示す工程断面図。
【図2】第1実施形態に係わるレジストパターンの製造
工程を示す工程断面図。
【図3】第1実施形態の効果を示す特性図。
【図4】第2実施形態に係わるレジストパターンの製造
工程を示す工程断面図。
【図5】第2実施形態に係わるレジストパターンの製造
工程を示す工程断面図。
【図6】第2実施形態の効果を示す特性図。
【図7】従来のレジストパターンの製造工程を示す工程
断面図。
【図8】本発明の原理を説明する工程断面図。
【符号の説明】
11…Si基板 12…反射防止膜 13…化学増幅型ポジレジスト 14…現像調整膜 20…レチクル 30…レチクル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 7/30

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】基体上にレジストを形成する工程と、 開口部に寸法変動が存在するレチクルを用いて前記レジ
    ストの所定領域を感光させ、前記レジストの溶解部及び
    残存部を定義する工程と、 前記レジストの現像を途中で止めて現像を行う第1の現
    像工程と、 前記レジスト上に、現像液に可溶、且つ該レジストの溶
    解速度より遅い現像調整膜を形成する工程と、 前記現像調整膜及びレジストの現像を行い、レジストパ
    ターンを形成する第2の現像工程とを含むことを特徴と
    するレジストパターン形成方法。
  2. 【請求項2】第1の現像工程において、前記基体が露出
    しないことを特徴とする請求項1記載のレジストパター
    ン形成方法。
  3. 【請求項3】前記現像調整膜は、水溶性の材料からなる
    ことを特徴とする請求項1記載のレジストパターン形成
    方法。
  4. 【請求項4】前記レジストパターンは、繰り返しパター
    ンであることを特徴とする請求項1記載のレジストパタ
    ーン形成方法。
JP14915597A 1997-06-06 1997-06-06 レジストパターン形成方法 Expired - Fee Related JP3310197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14915597A JP3310197B2 (ja) 1997-06-06 1997-06-06 レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14915597A JP3310197B2 (ja) 1997-06-06 1997-06-06 レジストパターン形成方法

Publications (2)

Publication Number Publication Date
JPH10340838A JPH10340838A (ja) 1998-12-22
JP3310197B2 true JP3310197B2 (ja) 2002-07-29

Family

ID=15469000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14915597A Expired - Fee Related JP3310197B2 (ja) 1997-06-06 1997-06-06 レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JP3310197B2 (ja)

Also Published As

Publication number Publication date
JPH10340838A (ja) 1998-12-22

Similar Documents

Publication Publication Date Title
JP3189773B2 (ja) レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
KR100275433B1 (ko) 미세 패턴 형성 재료와 이것을 이용한 반도체 장치의제조 방법 및 반도체 장치
EP1223470A1 (en) Method for forming pattern
US20060246380A1 (en) Micropattern forming material and method for forming micropattern
JPH1073927A (ja) 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
JP2004086203A (ja) 微細パターン形成材料および電子デバイスの製造方法
JP2000298356A (ja) 微細パターン形成材料を用いた半導体装置の製造方法および半導体装置
JP4302065B2 (ja) パターン形成方法
JPH08203929A (ja) 半導体装置の製造方法
JP3874989B2 (ja) パターンの形成方法
JP2000031025A (ja) レジストパターンの形成方法
JP3310197B2 (ja) レジストパターン形成方法
JP2002184673A (ja) レジストパターン形成方法
JP2003218009A (ja) エッチングパターン形成方法、及び微細パターン加工品
JP2000267298A (ja) 化学増幅系レジストのパターン形成方法
US20020187434A1 (en) Process for device fabrication in which the size of lithographically produced features is subsequently reduced
TW449799B (en) Method of manufacturing a semiconductor device having a fine pattern, and semiconductor device manufactured thereby
JPH086256A (ja) レジストパターンの形成方法および該方法に用いられる酸性の水溶性材料組成物
US11682559B2 (en) Method to form narrow slot contacts
JPH06348036A (ja) レジストパターン形成方法
JP2000241990A (ja) フォトレジストパターンの形成方法
KR100905598B1 (ko) 포토레지스트 패턴 형성 방법
JPH10144586A (ja) 半導体装置及びその製造方法
JPH0878305A (ja) 半導体装置の製造方法
JPH0895255A (ja) 現像液およびこの現像液を用いるパターン形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100524

LAPS Cancellation because of no payment of annual fees