JP2009184107A - Mems装置を製造するためのシステムおよび方法 - Google Patents
Mems装置を製造するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2009184107A JP2009184107A JP2009025000A JP2009025000A JP2009184107A JP 2009184107 A JP2009184107 A JP 2009184107A JP 2009025000 A JP2009025000 A JP 2009025000A JP 2009025000 A JP2009025000 A JP 2009025000A JP 2009184107 A JP2009184107 A JP 2009184107A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoresist
- metal
- region
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
- B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0361—Tips, pillars
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
- B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Micromachines (AREA)
Abstract
【課題】プロセス時間を短縮したバンプの形成方法を提供する。
【解決手段】基板32上にフォトレジスト層が形成される。基板の第1の領域がフォトマスクを通じて発光源に露出される。露光された領域を第1の深さまでエッチングするために、露光されたフォトレジストの第1の領域が現像液で現像される。第2の領域が第2のフォトマスクを通じて発光源に露出される。第2のフォトマスクは、基板上のバンプ特徴を想定している領域を画定する。第2の領域は現像液で現像され、金属層34のための露光された第1および第2の領域を準備する。金属が基板および基板上に残っている任意のフォトレジストの両方に接着するように、金属層が基板上に堆積される。残っているフォトレジストおよびそこに付着している金属は溶解し、相互接続パターンおよび少なくとも1つのバンプ36が残る。
【選択図】図1
【解決手段】基板32上にフォトレジスト層が形成される。基板の第1の領域がフォトマスクを通じて発光源に露出される。露光された領域を第1の深さまでエッチングするために、露光されたフォトレジストの第1の領域が現像液で現像される。第2の領域が第2のフォトマスクを通じて発光源に露出される。第2のフォトマスクは、基板上のバンプ特徴を想定している領域を画定する。第2の領域は現像液で現像され、金属層34のための露光された第1および第2の領域を準備する。金属が基板および基板上に残っている任意のフォトレジストの両方に接着するように、金属層が基板上に堆積される。残っているフォトレジストおよびそこに付着している金属は溶解し、相互接続パターンおよび少なくとも1つのバンプ36が残る。
【選択図】図1
Description
本発明はMEMS装置を製造するためのシステムおよび方法に関する。
微小電気機械素子(Micro-Electro-Mechanical System)「MEMS」装置は、典型的には可動部分を備え、可動部分が自由に可動できるようになったときに、可動部分が基板にとどまる性質を制限するためのいくつかの抗静止摩擦特徴の形態を必要とすることがある。これを行う一つの方法は、基板から突き出す小さな特徴を形成し、可動部分の基板に接触する性質をこれらの領域だけに制限することである。これは、たとえば装置の製造中に液体中への浸漬の後に装置を乾燥させるときに、可動部分の固着を引き起こす力を大幅に低減することができる。これらの抗静止摩擦特徴の一例は、MEMSジャイロを形成するときに用いる金属パッドまたは「バンプ」である。これらのバンプは、典型的には、装置の接続および容量の読み出しに用いられる他の金属特徴の頂部に配置される。これらのバンプは、可動部分への電気接続を増強ために用いることもできる。
金属特徴を形成するための1つの方法は、像反転フォトリソグラフィー(image reversal photolithography)、金属堆積およびリフトオフの使用である。このシーケンスは、所望の構造を形成するのに必要なだけ繰り返すことができる。像反転フォトリソグラフィーを用いる場合、この方法により形成されたパターン形成されたフォトレジスト層は、後続ステップにおける第2の露光の使用により変更することができない。像反転は、レジストパターンにリフトオフにおいて助けとなるプロファイルを形成することができるので好ましい。像反転ステップは、標準的なフォトリソグラフィーステップよりもかなり長く、それゆえサイクルタイムを短くする代替プロセスが望まれる。
図2は、現在のMEMS装置集積回路の断面を示している。装置22は、基板28、第1金属26、および適用されたバンプ金属24からなる。この例において、フォトレジストは基板28に適用され、その後、露光され現像される。その後、第1金属26が堆積され、リフトオフされて第1金属26を備える基板28を形成する。バンプ24は、フォトレジスト、露光およびバンプ領域の現像を適用することにより追加される。その後、金属を堆積させ、リフトオフしバンプを形成する。2つの別個の金属被覆ステップがあり、この結果、金属26の第1層、および金属の第2層であるバンプ金属24が得られる。
本発明は、2つのフォトマスク、および、単一化された堆積およびリフトオフステップを用いて、微小電気機械素子(Micro-Electro-Mechanical Systems)「MEMS」装置集積回路を製造する。フォトレジストの層は基板上に形成される。基板の第1の領域が、フォトマスクを通じて発光源に露出される。露出されたフォトレジストの第1の領域は、露出された領域を第1の深さにエッチングするために、現像溶液で現像される。第2の領域は、第2のフォトマスクを通じて発光源に露出される。第2のフォトマスクは、基板上にバンプ特徴を意図している領域を画定する。第2の領域は、現像溶液で現像され、金属層のための第1および第2の露光領域を準備する。金属層は基板上に、金属が基板および基板上の任意の残りのフォトレジストの両方に接着するように堆積される。この残りのフォトレジストおよびそこに接着した金属は、エッチング除去され、相互接続パターンおよび少なくとも1つのバンプ特徴が残る。
以上の概要から分かるように、本発明は、MEMS装置集積回路の製造のために改良されたプロセスを提供する。
本発明の好ましい実施形態および代替実施形態が図面を参照しながら以下に詳細に説明する。
図1は本発明の一実施形態により製造された微小電気機械素子「MEMS」装置30の断面を示す。一実施形態において、MEMS装置(たとえば、加速度計、温度センサまたは圧力センサなど)30は、基板32、金属層34、および金属バンプ36の所定パターンを含む。装置30を製造するために一連の製造ステップが用いられる。始めに、基板32は、リフトオフ金属被覆プロセスに適合的なポジ型フォトレジスト42で覆われる。このプロセスは図3に示される。現在、入手できるこのような製品の1つはSIPR9864Mであり、信越化学工業株式会社より入手できる。基板32の領域は、フォトマスクを使用して、基板32上のポジ型フォトレジストと反応することができる発光源に露出される。露光されたら、現像液が基板32に適用され、露光されたフォトレジスト42が現像される。基板32の露光された領域は、好ましくは、所望のバンプ36の寸法に等しい深さだけエッチングされる。フォトレジストの残っている第2の領域は、第2のフォトマスクを用いて、発光源に露出されて現像される。このプロセスは図4に示されている。金属層34が基板32上に形成される。金属層34は、現像された領域およびまだフォトレジスト42が残っている領域の両方に付着する。残っているフォトレジスト42は溶解し、フォトレジスト42上に堆積した金属34はリフトオフされ、一連のバンプ36および集積回路のための相互接続パターンの両方が得られる。
図1は本発明の一実施形態により製造された微小電気機械素子「MEMS」装置30の断面を示す。一実施形態において、MEMS装置(たとえば、加速度計、温度センサまたは圧力センサなど)30は、基板32、金属層34、および金属バンプ36の所定パターンを含む。装置30を製造するために一連の製造ステップが用いられる。始めに、基板32は、リフトオフ金属被覆プロセスに適合的なポジ型フォトレジスト42で覆われる。このプロセスは図3に示される。現在、入手できるこのような製品の1つはSIPR9864Mであり、信越化学工業株式会社より入手できる。基板32の領域は、フォトマスクを使用して、基板32上のポジ型フォトレジストと反応することができる発光源に露出される。露光されたら、現像液が基板32に適用され、露光されたフォトレジスト42が現像される。基板32の露光された領域は、好ましくは、所望のバンプ36の寸法に等しい深さだけエッチングされる。フォトレジストの残っている第2の領域は、第2のフォトマスクを用いて、発光源に露出されて現像される。このプロセスは図4に示されている。金属層34が基板32上に形成される。金属層34は、現像された領域およびまだフォトレジスト42が残っている領域の両方に付着する。残っているフォトレジスト42は溶解し、フォトレジスト42上に堆積した金属34はリフトオフされ、一連のバンプ36および集積回路のための相互接続パターンの両方が得られる。
図3は、基板32上のポジ型フォトレジスト42の被膜を示す断面図である。一実施形態において、MEMS装置30のベースを形成するためにガラス基板が用いられる。ポジ型フォトレジスト層42が基板32上に適用される。ポジ型フォトレジスト層42は、好ましくは金属のリフトオフと適合的である。フォトレジスト42は通常のプロセス温度に耐えることができ、または汚染源とならない。
図4は、基板32上のバンプ36の断面を示す図である。所定のフォトマスク(図示せず)が、基板32の領域を発光源に露出するために構成される。フォトマスクにより、光がバンプ36を画定するこれらの領域に到達し、この領域がエッチングされて金属を受け入れる。領域44が露光されたら、現像液がフォトレジスト42に適用され、露光領域44を現像する。露光され現像された領域は、バンプ36の高さと等しい深さまでエッチングされる。エッチングプロセスは、基板32上に残っているフォトレジスト42の他の領域を現像する波長を備えない光の下で行われる。
エッチングプロセスが完了したら第2のフォトマスクが適用される。このフォトマスクは、光がフォトレジスト42を備えるバンプ36だけを露光するように設計される。露光されたバンプ44は、現像液が適用され、高くなったバンプ部分36およびエッチングされた凹部38が残る。基板32は、いまだフォトレジスト42で覆われた領域を備え、相互接続パターンを画定する。このプロセスは図5に示される。
図5A−5Bは、本発明の一実施形態のリフトオフステップの断面を示す。金属層が基板32上に適用される。金属層34は、現像された全ての領域に付着し、また、任意の残りのフォトレジスト42に付着する。この残っているフォトレジスト42は溶解されそこに付着している任意の金属34を除去(リフトオフ)し、金属34で覆われた凹部38、金属34で覆われたバンプ部分36、基板32になんらの金属も付着していない領域46が残る。金属のないこの領域は、一般にMEMS装置のための相互接続パターンを画定する。
本発明の好ましい実施形態が図示および説明されたが、上述のように、本発明の趣旨および範囲から逸脱することなく多くの変更が可能である。従って、本発明の範囲は、好ましい実施形態の開示により限定されない。むしろ本発明は添付の特許請求の範囲により完全に画定されるべきである。
Claims (3)
- MEMS装置集積回路を製造する方法であって、前記方法は、
基板(32)上にポジ型フォトレジスト層(42)を形成するステップと、
前記基板の第1の領域を、発光源に選択的に露出させるステップと、
前記基板の前記第1の領域を現像液で現像して第1の深さにエッチングするステップと、
少なくとも1つのバンプ特徴を画定する前記基板の第2の領域を、発光源に露出させるステップと、
前記基板上に金属層を堆積させるために、前記基板の前記第2の領域を現像液で現像するステップと、
前記基板上に金属層を形成するステップと、
残っているフォトレジストを取り除くことで、前記フォトレジスト上に堆積している金属を取り除くステップと、
を有する方法。 - 請求項1に記載の方法であって、エッチングステップはさらに、
前記基板をエッチングするステップを有し、該エッチングプロセスは、前記フォトレジストを感光させない波長を備える光の下で行われ、さらに、堆積された前記金属の中から相互接続パターンを形成するステップを有する、方法 - MEMS装置集積回路であって、
少なくとも1つのバンプを画定する基板を有し、前記バンプは前記基板中に形成され、
前記基板は、堆積およびリフトオフステップにより堆積された少なくとも1つの金属層により被覆され、前記基板は相互接続パターンを画定する、MEMS装置集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/029,433 US7851244B2 (en) | 2008-02-11 | 2008-02-11 | Methods for forming metal layers for a MEMS device integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009184107A true JP2009184107A (ja) | 2009-08-20 |
Family
ID=40379985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009025000A Pending JP2009184107A (ja) | 2008-02-11 | 2009-02-05 | Mems装置を製造するためのシステムおよび方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7851244B2 (ja) |
EP (1) | EP2088120A2 (ja) |
JP (1) | JP2009184107A (ja) |
KR (1) | KR20090086921A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8723280B2 (en) * | 2012-08-01 | 2014-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid MEMS bump design to prevent in-process and in-use stiction |
CN106904567B (zh) * | 2015-12-23 | 2018-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
US9884755B2 (en) | 2016-01-26 | 2018-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Rough anti-stiction layer for MEMS device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142685A (ja) * | 1993-06-17 | 1995-06-02 | Fujitsu Ltd | 半導体集積回路装置とその製造方法 |
JPH09113534A (ja) * | 1995-10-23 | 1997-05-02 | Yoshinobu Matsumoto | 加速度センサー |
JP2003218009A (ja) * | 2002-01-23 | 2003-07-31 | Seiko Epson Corp | エッチングパターン形成方法、及び微細パターン加工品 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7381583B1 (en) * | 2004-05-24 | 2008-06-03 | The United States Of America As Represented By The Secretary Of The Air Force | MEMS RF switch integrated process |
KR100647483B1 (ko) * | 2005-08-19 | 2006-11-23 | 삼성전자주식회사 | 반도체 패키지의 배선 구조물 및 이의 제조 방법, 이를이용한 웨이퍼 레벨 패키지 및 이의 제조 방법 |
-
2008
- 2008-02-11 US US12/029,433 patent/US7851244B2/en not_active Expired - Fee Related
-
2009
- 2009-02-02 EP EP09151895A patent/EP2088120A2/en not_active Withdrawn
- 2009-02-05 JP JP2009025000A patent/JP2009184107A/ja active Pending
- 2009-02-11 KR KR1020090011042A patent/KR20090086921A/ko not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142685A (ja) * | 1993-06-17 | 1995-06-02 | Fujitsu Ltd | 半導体集積回路装置とその製造方法 |
JPH09113534A (ja) * | 1995-10-23 | 1997-05-02 | Yoshinobu Matsumoto | 加速度センサー |
JP2003218009A (ja) * | 2002-01-23 | 2003-07-31 | Seiko Epson Corp | エッチングパターン形成方法、及び微細パターン加工品 |
Also Published As
Publication number | Publication date |
---|---|
US20090200619A1 (en) | 2009-08-13 |
US7851244B2 (en) | 2010-12-14 |
EP2088120A2 (en) | 2009-08-12 |
KR20090086921A (ko) | 2009-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8530147B2 (en) | Patterning process | |
TWI404141B (zh) | 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置 | |
JP2009200510A (ja) | リソグラフィックテンプレート | |
JP2007521645A (ja) | インプリント・リソグラフィによる単一デュアルダマシン製法 | |
US7314834B2 (en) | Semiconductor device fabrication method | |
JP2009184107A (ja) | Mems装置を製造するためのシステムおよび方法 | |
JP2007073684A (ja) | パターン形成方法 | |
CN112320752A (zh) | 负性光刻胶图形化膜层的制备方法 | |
US10095115B2 (en) | Forming edge etch protection using dual layer of positive-negative tone resists | |
TW201312647A (zh) | 形成蝕刻遮罩之方法 | |
JP5966808B2 (ja) | 半導体装置の製造方法 | |
JP2011176042A (ja) | 半導体回路パターンの形成方法 | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
JP5059397B2 (ja) | 半導体素子のパターン形成方法 | |
KR100818389B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
Radak | Department Physics Iran University of Science and Technology, Tehran* Responsible author: m_radak@ physics. iust. ac. ir | |
JP2011192906A (ja) | レジストパターンの形成方法および微細構造体の製造方法 | |
KR20050089291A (ko) | 반도체 소자의 미세패턴 형성 방법 | |
JPH06349728A (ja) | レジストパターンの形成方法 | |
US6288411B1 (en) | Defect collecting structures for photolithography | |
JP2985884B1 (ja) | 半導体装置の製造方法 | |
JPH088162A (ja) | フォトレジストパターンの形成方法 | |
KR20050030343A (ko) | 반도체소자의 콘택홀 형성방법 | |
JP2006318969A (ja) | 微細構造の製造方法、及び半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131010 |