JPH0143450B2 - - Google Patents

Info

Publication number
JPH0143450B2
JPH0143450B2 JP56142385A JP14238581A JPH0143450B2 JP H0143450 B2 JPH0143450 B2 JP H0143450B2 JP 56142385 A JP56142385 A JP 56142385A JP 14238581 A JP14238581 A JP 14238581A JP H0143450 B2 JPH0143450 B2 JP H0143450B2
Authority
JP
Japan
Prior art keywords
pattern
resist
etched
etching
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56142385A
Other languages
English (en)
Other versions
JPS5844715A (ja
Inventor
Toshihiko Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56142385A priority Critical patent/JPS5844715A/ja
Publication of JPS5844715A publication Critical patent/JPS5844715A/ja
Publication of JPH0143450B2 publication Critical patent/JPH0143450B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/075Silicon-containing compounds
    • G03F7/0751Silicon-containing compounds used as adhesion-promoting additives or as means to improve adhesion

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は基板の上に設けた上下2層の被エツチ
ング層のエツチングを行なうために、2層のレジ
ストパターンを精度よく形成する微細パターン形
成方法に関する。
一般にレジストパターンの形成方法は、レジス
トをスピンコートし、これをプリベークしてレジ
ストから溶剤を蒸発させて固形化し、紫外線など
で露光して潜像を形成し、現像液でパターンを形
成し、さらにポストベーキングによつて強化し、
かつ基板との密着性を高める。
さて上下2層の被エツチング層のエツチングを
行なうには2層のレジストを必要とする場合があ
る。上層のエツチングを行なう第1のレジストパ
ターンに特別の処理を施さないで、この上に第2
のレジストをスピンコートすると、第1のレジス
トがこれに溶解し、次に第2の露光に感光し、さ
らに現像液および洗浄液に溶解する。このように
第1のレジストパターンが変化すると、第2層の
パターン形成が乱れる欠点があつた。
本発明の目的は上記欠点を解消することであ
る。
本発明の上記目的は、上下2層の被エツチング
層の上に、常法によつて第1のレジスト膜をスピ
ンコーテイング、プリベーキング、露光、現像、
洗浄およびポストベーキングして第1のレジスト
パターンを形成し、このパターンによつて上層の
被エツチング層をエツチングした後、常法によつ
て第2のレジストパターンを形成し、このパター
ンによつて下層の被エツチング層のエツチングを
行なつて下層のパターンを形成する微細パターン
形成方法において、第1および第2のレジスト膜
をノボラツク系ポジレジストで形成し、第1のレ
ジストパターンの形成の後、または上層のパター
ンを形成した後に、第1のレジスト膜にヘキサメ
チルジシラザンを含浸させて温度110〜150℃に加
熱する第3ベーキングを行なうことを特徴とする
微細パターン形成方法によつて達成することがで
きる。
本発明で使用する第1および第2のポジレジス
トは、アルカリ性のヘキサメチルジシラザンと反
応して結合する酸性のフエノール樹脂からなるポ
ジレジストであればよく、たとえば東京応化工業
製OFPR#800、シツプレイ製AZ1350、ハント製
HPR−204などのノボラツク系ポジレジストを使
用する。
本発明の特徴はこのような第1および第2のレ
ジストを使用し、かつ通常のレジストパターン形
成工程によつてポストベーキングを終了した第1
のレジストパターンをヘキサメチルジシラザン
に、たとえば25℃で浸漬した後、温度110〜150
℃、好ましくは130℃において第3ベーキングを
行なつて、第1のレジストパターンを強化し、こ
れによつて第2のレジストパターン形成工程にお
いて、パターンが乱れることを防止することがで
きる。この第3ベーキングは、上層のパターンを
形成する第1のエツチングの前、すなわち通常の
ポストベーキングの後であつてもよいが、第1の
エツチングの後でもよい。
次に実施例によつて本発明を詳細に説明する。
シリコン基板の上に厚み0.5μmのポリシリコン
層をCVD法によつて沈着させ、その表面を酸化
して厚み0.1μmの酸化膜を形成し、さらに厚み
0.5μmのポリシリコン層を沈着させた。ポジレジ
ストは東京応化工業製OFPR#800を5000rpmで
スピンコートして厚み約1.0μmとし、温度85℃で
20分プリベークし、波長436nmの紫外光で露光し
て潜像を形成し、東京応化工業製NMD−3で現
像し、水洗の後に温度130℃で20分ポストベーク
した。以上は通常の処理である。こうして形成し
たポジパターンによつて、O25%を含むCF4でプ
ラズマエツチングして、上層のポリシリコン層の
パターンを形成した。
次に本発明に従つて、基板を温度25℃のヘキサ
メチルジシラザンに40分浸漬して引上げ、これを
温度130℃で20分第3ベーキングを行なつて、第
1のレジストパターンを強化した。
さらに通常の方法によつて第2のポジレジスト
として通常の東京応化工業製OFPR#800を
5000rpmでスピンコートして厚み1.0μmとし、温
度85℃で20分間プリベークし、波長436nmの紫外
光で露光して潜像を形成し、東京応化工業製
NMD−3で現像し、水洗して温度130℃で20分
ポストベークして第2のポジレジストパターンを
形成した。このパターンによつて、まずフツ酸系
エツチング液で酸化膜をエツチングし、次にO25
%を含むCF4プラズマエツチングによつて下層の
ポリシリコン層をエツチングした。これによつて
上下2層とも精度の高いパターンを形成すること
ができた。

Claims (1)

  1. 【特許請求の範囲】 1 上下2層の被エツチング層の上に、常法によ
    つて第1のレジスト膜をスピンコーテイング、プ
    リベーキング、露光、現像、洗浄およびポストベ
    ーキングして第1のレジストパターンを形成し、
    このパターンによつて上層の被エツチング層をエ
    ツチングした後、常法によつて第2のレジストパ
    ターンを形成し、このパターンによつて下層の被
    エツチング層のエツチングを行なつて下層のパタ
    ーンを形成する微細パターン形成方法において、 第1および第2のレジスト膜をノボラツク系ポ
    ジレジストで形成し、 第1のレジストパターンの形成の後、または上
    層のパターンを形成した後に、第1のレジスト膜
    にヘキサメチルジシラザンを含浸させて温度110
    〜150℃に加熱する第3ベーキングを行なう ことを特徴とする方法。
JP56142385A 1981-09-11 1981-09-11 微細パタ−ン形成方法 Granted JPS5844715A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56142385A JPS5844715A (ja) 1981-09-11 1981-09-11 微細パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56142385A JPS5844715A (ja) 1981-09-11 1981-09-11 微細パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS5844715A JPS5844715A (ja) 1983-03-15
JPH0143450B2 true JPH0143450B2 (ja) 1989-09-20

Family

ID=15314129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56142385A Granted JPS5844715A (ja) 1981-09-11 1981-09-11 微細パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS5844715A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810601A (en) * 1984-12-07 1989-03-07 International Business Machines Corporation Top imaged resists
CA1282273C (en) * 1985-03-19 1991-04-02 International Business Machines Corporation Method of creating patterned multilayer films for use in production of semiconductor circuits and systems
JPH0727221B2 (ja) * 1985-07-24 1995-03-29 日本電信電話株式会社 パタン形成方法
JPH07107605B2 (ja) * 1985-07-26 1995-11-15 日本電信電話株式会社 パタ−ン形成法
US4657845A (en) * 1986-01-14 1987-04-14 International Business Machines Corporation Positive tone oxygen plasma developable photoresist
EP0244572B1 (en) * 1986-04-24 1990-09-05 International Business Machines Corporation Capped two-layer resist process
US4737425A (en) * 1986-06-10 1988-04-12 International Business Machines Corporation Patterned resist and process
JPH02158737A (ja) * 1988-10-31 1990-06-19 Internatl Business Mach Corp <Ibm> レリーフパターンの作成およびその用途
US4999280A (en) * 1989-03-17 1991-03-12 International Business Machines Corporation Spray silylation of photoresist images
JP5698922B2 (ja) * 2009-06-26 2015-04-08 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 電子デバイスを形成する方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267270A (en) * 1975-12-01 1977-06-03 Toshiba Corp Photo etching method
JPS52152173A (en) * 1976-06-14 1977-12-17 Tokyo Ouka Kougiyou Kk Method of hardening aqueousssoluble resist pattern
JPS5429574A (en) * 1977-08-08 1979-03-05 Ibm Method of forming antiifluidity resist mask
JPS5448485A (en) * 1977-09-26 1979-04-17 Hitachi Ltd Photo etching method
JPS5649526A (en) * 1979-09-29 1981-05-06 Toshiba Corp Manufacture of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267270A (en) * 1975-12-01 1977-06-03 Toshiba Corp Photo etching method
JPS52152173A (en) * 1976-06-14 1977-12-17 Tokyo Ouka Kougiyou Kk Method of hardening aqueousssoluble resist pattern
JPS5429574A (en) * 1977-08-08 1979-03-05 Ibm Method of forming antiifluidity resist mask
JPS5448485A (en) * 1977-09-26 1979-04-17 Hitachi Ltd Photo etching method
JPS5649526A (en) * 1979-09-29 1981-05-06 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS5844715A (ja) 1983-03-15

Similar Documents

Publication Publication Date Title
JP2731516B2 (ja) レジストパターン形成方法
JP2829555B2 (ja) 微細レジストパターンの形成方法
JPS6366939A (ja) 集積回路の製法
US4599137A (en) Method of forming resist pattern
JPH0143450B2 (ja)
JPH07135140A (ja) レジストパターン形成方法
JP2000031025A (ja) レジストパターンの形成方法
JP3879478B2 (ja) レジストパターンの形成方法、該レジストパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
JPH03770B2 (ja)
JP3140369B2 (ja) 深溝底部における電極パターン形成方法
JP2713061B2 (ja) レジストパターンの形成方法
JPH02156244A (ja) パターン形成方法
JPS5978586A (ja) Nbのパタ−ン形成法
JPH034899B2 (ja)
JPS62138843A (ja) 複合レジスト構造体
Shibayama et al. New Approach for ArFi Extension by Dry Development Rinse Process
JP4052336B2 (ja) レジストパターン及び該レジストパターンの形成方法
JP3017776B2 (ja) パターン形成方法
JPS6236823A (ja) レジストパタ−ン形成方法
JPH09115806A (ja) 半導体集積回路装置の製造方法
JP2000260765A (ja) 有機絶縁膜のパターン形成方法
KR19990057381A (ko) 반도체 소자의 미세패턴 제조방법
JPH0661616A (ja) フォトレジスト膜の形成方法
JPH03268427A (ja) 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
JP3243904B2 (ja) レジストパターンの形成方法