JP3471335B2 - 半導体素子の微細パターンの形成方法 - Google Patents

半導体素子の微細パターンの形成方法

Info

Publication number
JP3471335B2
JP3471335B2 JP2001200116A JP2001200116A JP3471335B2 JP 3471335 B2 JP3471335 B2 JP 3471335B2 JP 2001200116 A JP2001200116 A JP 2001200116A JP 2001200116 A JP2001200116 A JP 2001200116A JP 3471335 B2 JP3471335 B2 JP 3471335B2
Authority
JP
Japan
Prior art keywords
forming
semiconductor device
photoresist
fine pattern
antireflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001200116A
Other languages
English (en)
Other versions
JP2002064059A (ja
Inventor
ウォン コー チャ
ユン ホン サン
ホー ユン ミン
スー キム ジン
スー リー ジュン
チャン ユン ジャエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002064059A publication Critical patent/JP2002064059A/ja
Application granted granted Critical
Publication of JP3471335B2 publication Critical patent/JP3471335B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の微細パ
ターンの形成方法に関するもので、特に、有機反射防止
膜の使用時に発生するフッティングやアンダーカッティ
ングのようなフォトレジストパターンの不良が防止でき
る半導体素子の微細パターンの形成方法に関するもので
ある。
【０００２】
【従来の技術】一般的に、半導体素子の集積度が増加す
るほどリソグラフィー技術は高集積度のメモリー素子を
製造する工程において非常に重要となる。特に、フォト
レジストパターンの形成工程は半導体装置の製造工程に
おいて非常に重要である。
【０００３】通常、フォトレジストパターンは露光工程
により決定される。露光工程においては、下部半導体基
板による反射光の影響を強く受けるという問題がある。
これを解決するために、フォトレジストパターンの形成
工程以前に反射防止膜を更に形成させる。
【０００４】これまで広く知らされた反射防止膜として
の無機SiON膜には、KrF lineを用いたリソグラフィー工
程で主に使われる下部反射防止膜(BARL、Bottom Anti-R
eflective Layer)がある。
【０００５】しかし、エッチング工程の時に無機SiON膜
と半導体基板とのエッチング選択度(etching selectivi
ty)に問題があって、エッチング工程の後、半導体基板
上に不必要な無機SiON膜が存在すると、素子の性能に悪
影響を与える。従って、無機SiONは完全に除去しなけれ
ばならないという問題があった。
【０００６】また、下部半導体基板に複雑な段差がある
透明なシリコン酸化膜が形成されている場合、形成され
る無機SiON膜の厚さが全ての部分に渡って一定ではなく
て、下部半導体基板の反射光の強度も一定ではなかっ
た。
【０００７】そして無機SiON膜は空気中の酸素に敏感で
あり、時間が経過すれば、不均一な薄い酸化膜が形成さ
れるので、この後に無機SiON膜の上部に形成される化学
増幅型レジスト(CAR;Chemically Amplified Resist)に
不良が生じてしまう。従って、酸化膜を酸素プラズマ工
程で除去しなければならないという問題があった。
【０００８】一方、９０年代の後半になって解像度を向
上させるために、化学増幅型レジストを使用している。
このレジストは高透過度を持ちながら高反射基板ではフ
ォトレジストパターンが劣化される根本的な問題があっ
た。このような状況で無機SiON膜だけを反射防止膜で使
用することには多くの制約があった。
【０００９】そこで、無機SiON膜の役割を分担または代
替することができる反射防止膜の材料開発が始められ
た。その結果、９０年代の半ばには開発が完了された
が、その需要は多くなかった。そのかわり、それまで使
用していなかった有機反射防止膜という材料を再度使用
し始めた。
【００１０】これらの有機反射防止膜は既存のベンジル
基が含まれた樹脂より脱皮して、メタクリレート(metac
rylate)系の樹脂を使用することによって、エッチング
速度を画期的に増加させて、１０００Å以下の厚さでも
反射防止膜の役割を担える技術を確保した。また化合物
TAG(Thermal Acid Generator)を使用して薄い厚さの有
機反射防止膜の内部が互いにクロス-リンキング(cross-
linking)されるようにして、有機反射防止膜の表面を固
くすることによって、有機反射防止膜の上部に形成され
るフォトレジストとの界面で両立性(compatibility)が
調節できる技術を確保できるようになった。
【００１１】
【発明が解決しようとする課題】ところが、前述のよう
な有機反射防止膜の使用時、一部のフォトレジストにマ
ッチングに関する問題点が発生した。すなわち、たびた
び製造会社によって有機反射防止膜とフォトレジストと
の間に相互混合が発生して、図１のa点及び図２のb点に
示すように、フッティングaやアンダーカッティングbの
ようなフォトレジストパターンの不良が発生した。
【００１２】本発明の目的は、有機反射防止膜上部の表
面にイオン注入工程や電子ビーム硬化工程などの硬化工
程で炭化膜を形成することによって、有機反射防止膜と
フォトレジストとの間に相互混合の発生によるアンダー
カッティングやフッティングのようなフォトレジストパ
ターンの不良が防止できる半導体素子の微細パターンの
形成方法を提供することにある。
【００１３】
【課題を解決するための手段】前述の目的を達成するた
めに、本発明の半導体素子の微細パターンの形成方法
は、半導体基板の上部に有機反射防止膜を形成してハー
ドベーキング工程を実施する段階と、前記有機反射防止
膜に硬化工程を実施してその表面に炭化膜を形成する段
階と、前記炭化膜の上部にフォトレジストを塗布してソ
フトベーキング工程を実施する段階と、前記フォトレジ
ストが塗布された基板に露光及び現象工程を実施してフ
ォトレジストパターンを形成する段階と、前記結果物を
洗浄する段階と、を含むことを特徴とする。
【００１４】
【発明の実施の形態】以下、図面を参照しながら本発明
の好ましい実施の形態について説明する。
【００１５】図３ないし図６は本発明に係る微細パター
ンの形成方法を示す断面図であり、図７は本発明によっ
て形成された優れたフォトレジストのパターンを示す図
面である。
【００１６】まず、図３に示すように、リソグラフィー
工程が実施される半導体基板１００の上部に有機反射防
止膜１２０を１０〜１００nm程度に薄く形成する。この
時、前記半導体基板１００は表面を予めHMDS(Hexamethy
l Disilazane)で処理して有機反射防止膜との接着力を
高める。
【００１７】次に、有機反射防止膜１２０にハードベー
キング工程を実施して、有機反射防止膜１２０内のソル
ベント(solvent)を蒸発させる。この時、前記ハードベ
ーキング工程は１５０〜２５０℃で１０〜３００秒間実
施する。
【００１８】そして、図４に示すように、前記有機反射
防止膜１２０の表面に硬化工程を実施して炭化膜１２
０'を形成する。この時、前記硬化工程はイオン注入工
程や電子ビームの硬化工程の中のいずれかを用いて実施
する。
【００１９】前記イオン注入工程はアルゴン、水素、ネ
オン、砒素の中のいずれかのイオンを利用して２０〜６
０keVの加速電圧で実施し、前記電子ビームの硬化工程
では、ドース(dose)は５００〜４０００uC/ cm2にす
る。
【００２０】このようにして形成した前記炭化膜１２
０'により、有機反射防止膜１２０とフォトレジスト１
４０との間の相互混合が防止できるので、これを利用す
ればフォトレジストのパターン形成工程の時に発生する
アンダーカッティングaやフッティングb現象（図１、図
２）が防止できる。
【００２１】次に、図５に示すように、前記炭化膜１２
０'の上部に１００〜１０００nmの薄膜のフォトレジス
ト１４０を塗布する。この時、前記フォトレジスト１４
０はg-lins用、KrF用及びArF用フォトレジストの中のい
ずれかを使用する。
【００２２】続いて、前記フォトレジスト１４０に９０
〜１３０℃で６０〜１５０秒間ソフトベーキング工程を
実施して前記フォトレジスト１４０内のソルベントを蒸
発させる。
【００２３】次に、図６に示すように、前記フォトレジ
スト１４０上部に形成しようとするパターンを有するマ
スク(不図示)を被せて、g-line、KrF及びArF露光器の
中、前記フォトレジスト１４０に適当ないずれかを使用
して前記フォトレジスト１４０が塗布された半導体基板
１００に露光工程を実施する。続いて、後露光ベーク(P
ost exposure bake)工程を実施する。その後、前記結果
物に０.１〜１０%のTMAH(Tetramethyl Ammonium Hydrox
ide)でフォト工程を実施してフォトレジストパターン１
４０'を形成する。
【００２４】最後に、脱イオン純水(Deionized water)
を使用して前記結果物を洗浄する。
【００２５】前述のような工程でフォトレジストパター
ンの形成工程時、有機反射防止膜１２０とフォトレジス
ト１４０との間の炭化膜により前記有機反射防止膜とフ
ォトレジストとの間に相互混合の発生が防止されるの
で、図７に示すような優れたフォトレジストのパターン
を得ることができる。
【００２６】
【発明の効果】以上のように、有機反射防止膜の表面に
硬化工程で炭化膜を形成させて有機反射防止膜とフォト
レジストとの間の相互混合を防止することによって、有
機反射防止膜の使用時に発生するアンダーカッティング
やフッティングの発生問題が解決でき、それによって半
導体素子のフォトレジストパターンの不良が防止できる
効果がある。
【００２７】そして、本発明を２８M、２５６M級から１
G、４G級以上の高集積半導体素子の微細パターン形成工
程に用いることができるので、半導体素子の生産歩留り
率を向上する効果がある。
【図面の簡単な説明】
【図１】 図１は従来の微細パターンの形成時、反射防
止膜とフォトレジストとの間の相互混合により発生する
フッティング現象を示す図面である。
【図２】 図２は従来の微細パターンの形成時、反射防
止膜とフォトレジストとの間の相互混合により発生する
アンダーカッティング現象を示す図面である。
【図３】 図３は本発明に係る半導体素子の微細パター
ンの形成方法を示す断面図である。
【図４】 図４は本発明に係る半導体素子の微細パター
ンの形成方法を示す断面図である。
【図５】 図５は本発明に係る半導体素子の微細パター
ンの形成方法を示す断面図である。
【図６】 図６は本発明に係る半導体素子の微細パター
ンの形成方法を示す断面図である。
【図７】 図７は本発明による形成された優れたフォト
レジストのパターンを示す図面である。
【符号の説明】
a フッティング、b アンダーカッティング、１００
半導体基板、１２０有機反射防止膜、１２０' 炭化
膜、１４０ フォトレジスト、１４０' フォトレジス
トパターン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミン ホー ユン 大韓民国 ギュンギ−ドー イーチョン −シ ジュンポ−ドン スンキュン ア パートメント 205−1102 (72)発明者 ジン スー キム 大韓民国 ダエジョン−シ ユスン−グ アウエン−ドン 99 ハンビット ア パートメント 127−305 (72)発明者 ジュン スー リー 大韓民国 ギュンギ−ドー イーチョン −シ ブバル−エウプ シンハ−リ サ ミク アパートメント 103−302 (72)発明者 ジャエ チャン ユン 大韓民国 ギュンギ−ドー イーチョン −シ ダエワル−ミュン サンドン−リ ヒュンダイ アパートメント 107− 1304 (56)参考文献 特開 平６−97061（ＪＰ，Ａ) 特開 平９−80755（ＪＰ，Ａ) 特開 平６−333815（ＪＰ，Ａ) 特開 平６−110212（ＪＰ，Ａ) 特開 平６−35206（ＪＰ，Ａ) 特開 平５−114558（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 7/11

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の上部に有機反射防止膜を形
    成してハードベーキング工程を実施する段階と、 前記有機反射防止膜に硬化工程を実施してその表面に炭
    化膜を形成する段階と、 前記炭化膜の上部にフォトレジストを塗布してソフトベ
    ーキング工程を実施する段階と、 前記フォトレジストが塗布された基板に露光及び現象工
    程を実施してフォトレジストパターンを形成する段階
    と、 前記結果物を洗浄する段階と、 を含むことを特徴とする半導体素子の微細パターンの形
    成方法。
  2. 【請求項２】 前記有機反射防止膜は、１０〜１００nm
    で薄く形成することを特徴とする請求項１に記載の半導
    体素子の微細パターンの形成方法。
  3. 【請求項３】 前記ハードベーキング工程は、１５０〜
    ２５０℃で１０〜３００秒間実施することを特徴とする
    請求項１に記載の半導体素子の微細パターンの形成方
    法。
  4. 【請求項４】 前記硬化工程は、イオン注入工程、電子
    ビーム硬化工程の中のいずれかを使用することを請求項
    １に記載の特徴とする半導体素子の微細パターンの形成
    方法。
  5. 【請求項５】 前記イオン注入工程は、アルゴン、水
    素、ネオン、砒素の中のいずれかを利用して、２０〜６
    ０eVの加速電圧で進行することを特徴とする請求項４に
    記載の半導体素子の微細パターンの形成方法。
  6. 【請求項６】 前記電子ビーム硬化工程では、ドース
    は、５００〜４０００uC/cm2であることを特徴とする請
    求項４に記載の半導体素子の微細パターンの形成方法。
  7. 【請求項７】 前記フォトレジストは、g-line用、KrF
    用及びArF用フォトレジストの中のいずれかを使用し、
    １００〜１０００nmの厚さで形成されることを特徴とす
    る請求項１に記載の半導体素子の微細パターンの形成方
    法。
  8. 【請求項８】 前記ソフトベーキング工程は、９０〜１
    ３０℃で６０〜１５０秒間実施することを特徴とする請
    求項１に記載の半導体素子の微細パターンの形成方法。
  9. 【請求項９】 前記露光工程は、g-line、KrF及びArF露
    光器の中の前記フォトレジストに適合したいずれかを使
    用して実施することを特徴とする請求項１に記載の半導
    体素子の微細パターンの形成方法。
  10. 【請求項１０】 前記現象工程は、０.１〜１０%のTMAH
    を用いて実施することを特徴とする請求項１に記載の半
    導体素子の微細パターンの形成方法。
JP2001200116A 2000-06-30 2001-06-29 半導体素子の微細パターンの形成方法 Expired - Fee Related JP3471335B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000037246A KR100363700B1 (ko) 2000-06-30 2000-06-30 반도체소자의 미세패턴 형성방법
KR2000-37246 2000-06-30

Publications (2)

Publication Number Publication Date
JP2002064059A JP2002064059A (ja) 2002-02-28
JP3471335B2 true JP3471335B2 (ja) 2003-12-02

Family

ID=19675481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200116A Expired - Fee Related JP3471335B2 (ja) 2000-06-30 2001-06-29 半導体素子の微細パターンの形成方法

Country Status (7)

Country Link
US (1) US6610616B2 (ja)
JP (1) JP3471335B2 (ja)
KR (1) KR100363700B1 (ja)
CN (1) CN1165072C (ja)
DE (1) DE10134501A1 (ja)
GB (1) GB2364393B (ja)
TW (1) TW505976B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390918B1 (ko) * 2001-08-30 2003-07-12 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법
TW523807B (en) * 2002-03-21 2003-03-11 Nanya Technology Corp Method for improving photolithography pattern profile
TW527699B (en) * 2002-04-16 2003-04-11 Macronix Int Co Ltd Method for manufacturing a semiconductor device
US7265431B2 (en) * 2002-05-17 2007-09-04 Intel Corporation Imageable bottom anti-reflective coating for high resolution lithography
KR100905996B1 (ko) * 2002-06-29 2009-07-06 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체소자 제조방법
KR100472031B1 (ko) * 2002-08-07 2005-03-10 동부아남반도체 주식회사 반도체 소자 제조 방법
JP4146755B2 (ja) * 2003-05-09 2008-09-10 松下電器産業株式会社 パターン形成方法
KR100490680B1 (ko) * 2003-05-12 2005-05-19 주식회사 젯텍 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법
JP2007288108A (ja) * 2006-04-20 2007-11-01 Nikon Corp デバイス製造方法
KR100866681B1 (ko) * 2007-08-29 2008-11-04 주식회사 동부하이텍 반도체 소자의 패턴 형성방법
US8124323B2 (en) 2007-09-25 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning a photosensitive layer
KR101002484B1 (ko) 2009-01-21 2010-12-17 주식회사 하이닉스반도체 포토레지스트 패턴 형성방법
KR101098062B1 (ko) 2009-11-05 2011-12-26 주식회사 하이닉스반도체 반도체 소자의 형성방법
KR20120007305A (ko) 2010-07-14 2012-01-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102530534B1 (ko) * 2016-02-17 2023-05-09 삼성전자주식회사 포토마스크 및 이를 이용한 반도체 소자의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137751A (en) 1990-03-09 1992-08-11 Amoco Corporation Process for making thick multilayers of polyimide
KR950011563B1 (ko) 1990-11-27 1995-10-06 가부시끼가이샤 도시바 반도체장치의 제조방법
US6117618A (en) * 1998-11-04 2000-09-12 Advanced Micro Devices, Inc. Carbonized antireflective coating produced by spin-on polymer material

Also Published As

Publication number Publication date
KR20020002891A (ko) 2002-01-10
GB2364393A (en) 2002-01-23
JP2002064059A (ja) 2002-02-28
TW505976B (en) 2002-10-11
US6610616B2 (en) 2003-08-26
US20020090832A1 (en) 2002-07-11
CN1165072C (zh) 2004-09-01
GB2364393B (en) 2002-04-03
CN1331486A (zh) 2002-01-16
DE10134501A1 (de) 2002-05-29
GB0115805D0 (en) 2001-08-22
KR100363700B1 (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
JP3471335B2 (ja) 半導体素子の微細パターンの形成方法
TW565740B (en) Method of optically patterning a photomask using a direct write continuous wave laser
TW522290B (en) Organic bottom antireflective coating for high performance mask making using optical imaging
TWI387998B (zh) 微影方法
JPH0150896B2 (ja)
JPS59153A (ja) プラズマエツチングに耐性を有するレジストマスクを形成する方法
JP3003657B2 (ja) 半導体装置の製造方法
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
US6833326B2 (en) Method for forming fine patterns in semiconductor device
JP3202649B2 (ja) 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法
JP2674589B2 (ja) レジストパターンの形成方法
JP2982776B2 (ja) 半導体装置の製造方法
JP3032089B2 (ja) フォトマスク形成方法
US6989227B2 (en) E-beam curable resist and process for e-beam curing the resist
JPH1124272A (ja) 放射線感光材料及びパターン形成方法
JP2647011B2 (ja) レジストパターンの形成方法
TW445532B (en) Method to enhance etching selectivity between photo resist layer and etched layer
TW419721B (en) Method of reducing line width of pattern by resist silylation process
JP2618978B2 (ja) レジスト材料およびこのレジスト材料を使用するパターン形成方法
JP2004134728A (ja) 半導体素子のパターン形成方法
JPH0513325A (ja) パターン形成方法
JPH0313949A (ja) レジストパターンの形成方法
KR20060070659A (ko) Ｂａｒｃ 실리레이션를 이용한 반도체 소자의 제조 방법
JPS60138541A (ja) パタ−ン形成方法
JP2001023971A (ja) パターン形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100912

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100912

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees