JP2005079226A

JP2005079226A - 半導体装置の製造方法

Info

Publication number: JP2005079226A
Application number: JP2003305879A
Authority: JP
Inventors: Toshihiko Tanaka; 稔彦田中
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-08-29
Filing date: 2003-08-29
Publication date: 2005-03-24
Also published as: US20050048410A1; CN1591782A; KR20050022273A; TW200509200A

Abstract

【課題】
半導体装置の高速化および高集積化の進展に伴い、微細なゲートパターンと微細かつ高密度なパターン形成が同時に求められている。
これを実現する従来技術に、全面スリミング法やシフタエッジ位相シフト露光法などがあるが、前者はゲートパターンと同時にゲート電極配線も細くなり、配線部分が断線しやく歩留まり低下を起こす。後者はシフタ間の干渉やシフタ配置の制約などの関係で強いレイアウト制限を受けるという課題がある。
これらの課題を同時に解決すべく高集積かつ極めて微細なゲート電極を有する半導体装置の製造方法を提供する。
【解決手段】
レジストパターンを形成した後、所望の部分にDUVあるいは電子線を照射して選択的にレジストをスリミングする。
【選択図】図１

Description

本発明は半導体装置の製造方法に係り、特に微細かつ高密度に形成されたゲート電極を有する半導体装置を製造する方法に関する。

ゲートを微細にするほどMOSトランジスタの動作速度が向上することから近年特にゲートの微細化が進められている。配線長を短くすると時定数の関係で動作速度が向上し、また低消費電力化に寄与することから配線密度の向上が進められている。また半導体装置の高集積化は微細かつ密集度の高いパターン形成によってなされる。これらのことから微細なゲートパターンと微細かつ密なパターン形成が同時に求められている。

このような背景により、リソグラフィに用いられる光の波長を短くし、また使用するレンズの開口数(NA)を上げて、解像度を向上させてきた。しかし、レンズの開口数が１に近づき、また露光波長がArFエキシマレーザを使った波長193nmといった真空紫外の領域に到るようになって、解像度向上のスピードはデバイスからの要求を満たさなくなり、新たな工夫が必須となってきた。

その一つの方法が全面スリミング法である。全面スリミング法とは、まず通常のリソグラフィで高密度な微細レジストパターンを形成し、その後アッシャや等方性エッチングにより寸法を全面的に一様に細らせるという方法である。この方法では高密度微細パターンに合わせたリソグラフィ条件を選択することが可能でパターンピッチが詰まり、またスリミングにより細いゲートを得ることも可能となる。

もう一つの方法がシフタエッジ位相シフト露光法に代表される超解像露光法の適用である。位相シフト露光法とは隣り合う露光部の位相が反転するようにマスクに位相シフタと呼ばれている位相差を生む部材を形成し、そのマスクを介して露光する超解像露光法である。干渉を利用して光学像コントラストを上げる解像度向上法である。細いゲートを作る場合は位相の隣り合う部分の境界、すなわち位相シフタのエッジを活用することになることからシフタエッジ露光法と呼ばれる。位相変化を利用することにより通常露光の場合より解像度が向上して細いゲートパターンを解像させることが可能になる。
通常露光法で形成することが困難な微細ゲートを形成する場合には従来は上記のような方法が用いられていた。

なお、全面スリミング法については例えば、特許文献１に開示されている。またシフタエッジ露光法に関しては例えば、特許文献２に開示されている。

特開2001-265011号公報

特開平5-158244号公報

上記全面スリミング法やシフタエッジ露光法の問題点をゲート周りのパターンレイアウトを示した図２から４を用いて説明する。図２は目的とするパターンのレイアウトを示す。２２がゲート配線電極パターンであり、２１がゲート部を示す。２３は導通用電極孔パターンである。トランジスタを高速に動作させるためゲートパターン２１は細い細線となっている。ゲート電極の配線パターンは断線を防ぎ、ある程度抵抗も下げる目的でゲート２１より太くレイアウトされている。また集積度を高めたり、配線長を短くして配線抵抗を減らしたり、あるいはコスト削減のためチップ面積を小さくしたりするため、ゲート配線電極間の距離を縮めてパターン密度を向上させている。ゲート電極２１の両端およびゲート電極配線２２上には別層で形成された配線と電気的導通をとるための導通用電極孔パターン２３が形成されている。
全面スリミング法で形成したパターンの例を図３に示す。通常露光法ではゲートパターン２１を所望の寸法ほど小さく形成できないため、一旦レジストパターンを形成した後アッシャなどをかけてパターンを細らせる。すなわちスリミングをかける。このようにすればゲートパターン部２１は所望の寸法に細くなるが、ゲート電極配線２４も細くなる。配線部分が断線しやすくなって歩留まり低下を起こす。また電気抵抗も大きくなる。ゲート配線電極上の導通孔電極２３との合わせマージンも減少し、合わせ不良頻度が高まり、電気的信頼度も低下するなどの問題が発生する。
シフタエッジ露光法で形成したパターンレイアウトの例を図４に示す。ゲートパターン２５は強い超解像露光法である位相シフト法で形成されるため所望の細線パターンがリソグラフィで形成できる。しかしながら通常露光法とは異なり、シフタ間の干渉やシフタ配置の制約などの関係で強いレイアウト制限を受ける。すなわち任意の場所へのゲート配置が制限される。またシフタエッジ部の位相変化を利用して形成しているため、基本的にはシフタエッジ露光だけでは閉ループのパターンしか形成できない。そこでもう一枚マスクを用いて多重露光を行い、閉ループ部を切る。それとともにゲート配線電極部２２を形成する。ゲート部２５とゲート配線電極部２２を２枚のマスクを用いて多重露光で形成するためその間には合わせずれが生じる。そうするとゲートパターン２５かゲート配線電極部２２のどちらかで導通孔電極２３との合わせマージンが減少し、歩留まり低下のもととなる。シフタエッジ露光法には上記パターンレイアウト制限と合わせずれマージン低下という問題があった。

上記課題は、レジストパターンを形成した後、所望の部分にDUVあるいは電子線を照射して選択的にレジストをスリミングすることによって解決される。

ここで、スリミングとは露光形成されたレジストパターンより線幅を細らせる事を言い、特に、本発明ではレジストの除去をすることなくレジスト材をコンデンスさせる事により線幅を細らせる事も含む。

レジスト材をコンデンスさせた場合は、エッチング耐性が向上し、スリミング工程で生じたレジストパターン膜厚減少によるレジストのエッチングマスク不足を補えるという特長がある。

本願によってきわめて微細なゲートを有するとともに微細で高集積な配線、あるいはきわめて微細なロジック部のゲートと極めて高集積なメモリ部のゲートを有する半導体装置を製造することが可能となる。このことにより半導体装置の動作速度が向上し、また集積度向上により機能が向上する。

（実施形態１）
最初に第1の実施例の概要を図1を参照しながら説明する。図１の１は電子線源、２は電子線、３はコリメートレンズ、４はマスク、５は半導体基板、６は酸化膜、７はポリシリコン膜、８および１０はレジストパターン、そして９はゲートチャネルである。電子線源１から出た電子線２はコリメートレンズ３でコリメートされ、ゲート部に開口を持つマスク４に垂直に入射される。マスク４とウエハは近接されて配置され、ゲート部分のレジストパターン１０に選択的に電子線が照射される。この電子線照射によりゲート部以外のレジストパターン８に比べゲート部のレジストパターン１０が選択的にシュリンクされる。

次にスリミング用電子線照射装置の概要を装置要部断面構造図である図１６を用いて説明する。本装置は大きく分けて電子レンズ系筺体４０１、電子線照射処理室４０２、ウエハストッカ４０３、マスクストッカ４０５からなり、ウエハストッカ４０３と電子線照射処理室４０２とはロードロック室４０４でつながれており、またマスクストッカ４０５と電子線照射処理室４０２とはロードロック室４０６でつながれている。各々の部屋の間にはシャッタ４０７、４０８、４０９、４１０が置かれており、また電子線照射処理室４０２、ロードロック室４０４、４０６には個別に真空ポンプ４１１、４１２、４１３がつながれている。このような構成により電子線照射処理室４０２の真空度を維持したままで、マスクやウエハが外部から電子線処理室へ受け渡しできるような構成になっている。電子レンズ系筺体４０１には電子銃４１４と電子レンズ系４１５が配置され、電子線照射処理室４０２にはマスク４１６、ウエハ４１７およびウエハステージ４１８が配置される。ここでマスク４１６とウエハ４１７の位置合わせとその近接距離の調整がなされるような機構が組み込まれている。（図示せず）ウエハストッカ４０３内にはウエハキャリア４１９があり、エレベータ４２１を上下させて所望のウエハ４２０を取り出せるような機構が組み込まれている。またマスクストッカ４０５内にはマスク棚４２２があり、エレベータ４２４を上下させて所望のウエハ４２３を取り出せるような機構が組み込まれている。

次に製造工程の詳細を要部断面構造図である図５を用いて説明する。最初に図5(a)に示すように基板１０１上に被加工膜１０２が形成されたウエハ上に反射防止膜１０３とレジスト膜１０４を形成した。ここでは被加工膜としてポリシリコン膜を、反射防止膜としてSiON膜を用いたが、これに限らずポリシリコン膜の代わりにタングステンとポリシリコンの積層膜を、SiON膜の代わりに塗布形成有機反射防止膜（ＢＡＲＣ）などを用いてもよい。レジストとしてはメタクリレート樹脂のArFレジストを用いた。次に図5(c)に示すように通常のリソグラフィ方法で反射防止膜１０３上にレジストパターン１０５を形成した。露光装置としてはArFスキャナを用いた。その後所望のゲート部分に開口を有するマスク１０６をウエハに近接させて電子線１０７を所望のゲートレジストパターン１０５に照射した。電子線の加速電圧はここでは2.5kVとした。加速電圧が200Vといような小さな値であると電子線がレジスト表面のみにトラップされシュリンクおよびレジストハードニング効果が小さい。加速電圧が100KVというように大きくなりすぎると大部分の電子線がレジストにトラップされずに素通りしてしまうため効率が極端に低下する。このため、加速電圧としては500Vから10KVが好ましかった。照射効率に重きを置くととりわけ1KVから5KVが効果的であった。このようにして電子線を選択的に照射した結果、図５(d)に示すように他の部分のレジストパターン寸法はそのままに、パターンの細いゲートレジストパターン１０８を形成することができた。ゲートレジストパターン１０８は寸法を決める横方向のみならず縦方向、すなわち膜厚方向もシュリンクされたが、レジスト密度が高まってハードニングされたため、エッチング耐性が高いものとなった。そのため図５(e)に示すように反射防止膜および被加工膜をエッチングした後もレジスト膜厚の薄いゲートパターン部にレジスト１０８'が残り、十分なエッチングマスクとなって加工することができた。なお、同図の１０９はエッチング加工後の反射防止膜パターン、１１０は加工後の被加工膜パターン、１０５'は所望のゲート部以外のレジストパターンを示す。このようにしてレイアウト制約の少ない通常露光を使って所望のゲート部のみを選択的に細らせたパターンを形成することができた。細線を電子線選択照射というプロセスで形成できるため、レジストパターンの露光条件をラインアンドスペースのような密なパターン形成の条件、例えば輪帯照明やコヒーレント性の少ない照明条件に合わせることができる。このため配線ピッチなどを詰めることができ、集積度向上に効果があった。露光波長をλ、レンズの開口数をNAとしたときに密な配線はパターンピッチ0.7λ/NA以下、ゲート幅は0.2λ/NA以下のパターン形成が可能となった。

次にパターン形成の状況を上面から見た図６から９を用いて説明を加える。
まず図６に示すように通常の露光方法により配線部を含むゲートレジストパターン５１を一部がアクティブ領域５０にかかるように形成する。この時密なパターン形成に好適な露光、照明条件でリソグラフィを行う。次に図７に示すように所望のゲート部分に開口５２を有するマスクをかけ、電子線を照射して、図８に示すようにゲートレジストパターン５３を細らせる。その後図９に示すように加工を行ってゲート５３'やゲート電極配線５１'を形成し、その後導通孔電極２３を形成する。この製造工程により、(1)細いゲートを有し、(2)密で集積度が高くかつ所望の配線幅が得られているため断線等の歩留まり低下が少なく、(3)導通孔電極との合わせ余裕もとれて電気的信頼性が高く、歩留まりの高い半導体装置を製造することが可能になった。

次にここで用いた電子線照射装置の概要を図１０を用いて説明する。この電子線照射装置は電子源２０１、電子線偏向レンズ２０３、選択アパーチャ２０４、電子線偏向レンズおよびコリメートレンズ２０６、ウエハステージ２０９、およびウエハステージ駆動系２１０からなる。ウエハステージ２０９上にウエハ２０７が置かれ、そのウエハに近接するようにステンシルマスク２０８が置かれる。電子源２０１から射出される電子線２０２は電子線偏向レンズ２０３により電子線を振ることにより選択アパーチャ２０４によりオン、オフされる。選択アパーチャ２０４を抜けてきた電子線２０５は電子線偏向レンズおよびコリメートレンズ２０６によりマスク２０８に垂直に入射され、マスクの開口を抜けてきた電子線はウエハ２０７に照射される。ウエハステージをステップアンドリピート送りしながらこの照射を行う。あるいは電子線偏向レンズおよびコリメートレンズ２０６によりスキャンしながら、ウエハステージの方もスキャンアンドステップ送りして照射する。両方法ともマスクはチップ単位、あるいはブロック単位のものでよくなるため、マスク作製が簡便となる。ちなみにここでは４インチサイズのマスク２０８を用いて300mmウエハの照射を行った。本装置では、300mmウエハというような大口径のウエハ全面を一括で照射する必要がなくなるため電子線源や電子線レンズ系の負担が軽減され、装置構成が簡便となる。

電子線照射によるレジストパターンのシュリンク量、すなわちパターンの細り量を図１１に示す。電子線照射によりパターンが細るがドーズ量に対し飽和する特性を有するため、制御性は十分あった。また0.4mC/cm²の照射でレジストエッチング耐性は約８０％向上したため、レジストシュリンクによるレジスト膜厚減少はエッチングに問題とはならなかった。なお、ここではレジストとしてメタクリレート樹脂のレジストを用いたが、シクロオレフィン樹脂系レジスト、ノボラック樹脂系レジスト、フェノール樹脂系レジストでも本方法は効果があった。ただし、メタクリレート樹脂系レジストが電子線照射によるシュリンク量が大きく、しかも少ないドーズ量でシュリンクするため特に効果が高かった。例えばメタクリレート系樹脂はフェノール樹脂系レジストに比べ５倍から１０倍シュリンク量が大きかった。

（実施形態２）
ここでは遠紫外線を用いた場合の実施例を装置概要図である図１２を用いて説明する。本装置は遠紫外光源(DUV光源)３０１、レンズ３０３、マスクホルダ３０６、マスク駆動系３０９、ウエハステージ３１１、ウエハステージ駆動系３１３からなり、マスクホルダ３０６とマスク駆動系３０９の間はロッド３０８で繋がれている。同様にウエハステージ３１１とウエハステージ駆動系３１３の間もロッド３１２で繋がれている。ウエハステージ３１１上にはウエハ３０５が載置され、またマスク３０５がマスクホルダ３０６に吸着載置されている。マスク３０６はウエハ３１０に近接されて置かれており、マスク３０５とウエハ３１０の位置は各々の駆動系３０９、３１３で制御されて、合わせが行われる。遠紫外光源３０１から発せられる遠紫外光３０２はレンズ３０３で平行光線３０４に調整され、マスク３０６に垂直に入射される。ここでは遠紫外光として波長２２２nmのエキシマランプを用いたが、波長１７２nmのエキシマランプ、波長２５４nmの水銀ランプ、波長２４８nmのKrFエキシマレーザなど遠紫外から真空紫外に至る短波長の光を用いることもできる。エキシマランプはランプ安く、連続光であるため取扱いが容易であるという特長がある。詳細に検討したところ波長が３５０nmのような紫外線はスリミングやレジストハードニング効果が少なく、本方法には適さなかった。本装置を選択的レジストスリミングのための照射装置として適用したところ所望のゲートパターンを本方法を適用しない場合に比べ20%縮小することが可能となった。なお、本実施例ではマスクとウエハの径が同じ一括転写方法を説明したが、実施例１で示したようなステップアンドリピート方式とすることもできる。一括方式はスループットが優れ、ステップアンドリピート方式は合わせやマスク作製が容易になるという特長がある。本方法は真空系とする必要が無く、装置が簡便となる特長がある。

（実施形態３）
ここではマスクを用いない場合の実施例を装置概要図である図１３を用いて説明する。本装置の基本構成は実施例１の図１０に示した照射装置に準拠している。異なる点はマスクがなく、その代わりに結像レンズ系２１１が組み込まれている点である。本装置ではマスクを介してではなく、所望のゲート部分に直接電子線を結像レンズ系２１１を介して照射する。本方法ではマスクを製作する必要がなく、工数削減ができる特長がある。一方、実施例１の場合は少なくともブロック単位で一括照射できるため、大量生産する場合のスループットに優れる。したがって実施例１は大量生産に、実施例３は開発工程や少量生産に好適である。

（実施形態４）
本実施例は基本的には実施の形態３に準拠しているが、寸法のフィードバック法を導入してさらに高い寸法精度を確保するものである。図１７に本発明の処理工程フローを示す。まずレジストをウエハに塗布２５１し、通常のパターン露光２５２を行う。引き続き通常の現像２５３を行ってレジストパターンをウエハ上に形成する。その後所望の部分に電子線を照射してスリミング２５４をかける。ここでは電子線の照射の方法はマスクを介さない直接照射する方法を用いたがマスクを介してある領域ごとに照射する方法でもかまわない。その後電子線をスリミング工程時より少なく照射し、かつその反射電子像をモニタすることによって所望の場所（ゲート部）の寸法をSEMの要領で測る２５５。その場所の寸法が規定値の中に納まっている場合は検査合格として次工程へ進む。太い場合は再度スリミングのための電子線照射２５４を行い、所望の寸法に収まるまでこのループをまわす。本方法によれば実施の形態３の場合よりも所望のスリミングをかける場所の寸法精度が向上する。電子線照射装置内でこのスリミング用の電子線照射と寸法検査のための電子線照射が共用できるため効率に優れる。

（実施形態５）
ここでは図１４および１５を参照しながらシステムLSI適用例を説明する。図１４は上面からウエハを見たときの概観図で９０がウエハ、９１がロジック部、９２がメモリ部、９３がI/O部である。ロジック部、メモリ部、I/O部ともにゲートが形成されている。この中でロジック部９１のゲート部分に実施例２に従って遠紫外線を照射した。ここではゲート部分とその近傍のみに開口を設けるのではなく、図１５の９４に示すようにロジック部に開口を持つマスクを用いてロジック部を遠紫外線照射した。この方法にはマスク作製が容易になり、かつ合わせ精度も十分ゆるくてすむという特長がある。本方法によりメモリ部のゲートピッチの細かなゲート群と細いゲートのロジックゲート部が高い歩留まりで共存できた。このため、ロジック部の動作速度が速く、かつ集積度の高いメモリを混載したシステムＬＳＩを歩留まり高く形成できた。

（実施形態６）
ここでは図１８から２１を参照しながら第２のシステムLSI適用例を説明する。図１８は上面からこのLSIの各機能部の配置を見たもので、６１がロジック部、６２がSRAMマット部、６３がSRAM周辺回路部である。図１９から２１はそれぞれロジック要部、SRAMマット要部、SRAM周辺回路要部のパターンレイアウトを示したもので、７１、７５、７９が拡散層、７２、７６、８０がゲート（含むゲート配線）、７３、７４、７７、７８、８１、８２が接続用ホールを示す。この一連のパターン群の中でロジック部６１およびSRAMマット部６２の全面と、SRAM周辺回路部６３の一部に電子線が照射されるような開口を持ったマスクを用いてゲート（配線）のパターンスリミングを行った。ここでSRAM周辺回路部の電子線照射領域は図２１中の８３で示された開口部である。このスリミング工程により極めて細いゲートを作成することができた。また図２１中のAで示された導通孔の配置の関係で対向パターン隣接間隔が取れず、また導通孔とゲート配線とのあわせ余裕も十分取れない密なゲート配線レイアウトにおいても導通不良や配線ショートなどの不良を発生することなく、きわめて細いゲートを持った高機能システムLSIを製造することが可能になった。

図２２に本選択スリミング法の適用例を示す。レイアウト上のゲートパターン８０は拡散層７９をまたぎ、またゲートと導通をとるため導通孔８２が落ちるゲートパターン部は合わせ余裕もとるため広がっている。この直線でないレイアウトのため実際のレジストパターン転写像は８５に示すようにコンタクトパッド部が緩やかに膨らんだ形状となる。拡散層７９上のゲートは精度と微細性が要求されるため、ゲートパターンはほぼ直線状になった状態で使われる。このためコンタクトパッド部まで拡散層からＬ２の距離はなされてレイアウトされる。このＬ２の距離はゲートパターン変形距離Ｌ１に合わせ精度を加味された大きさとなる。通常150nm以上の距離となる。スリミング用露光の照射部、つまりスリミングマスクの開口部８３はこのコンタクトパッドと拡散層までの間に境界を持つように設定されるがＬ２が150nm以上あるためレジストパターンとマスクとの合わせ精度（通常50nm)を考えても拡散層７９内のゲートをスリミングし、かつコンタクトパッド部はスリミングのかからない十分な大きさを確保することができる。

本発明の構成を説明する概念図。本発明の目的とするパターンレイアウトを説明する要部平面図。従来法の第１のパターン形成例を示すパターン要部平面図。従来法の第２のパターン形成例を示すパターン要部平面図。本発明の製造方法を示す要部断面工程図。本発明の製造方法を示す要部平面図。本発明の製造方法を示す要部平面図。本発明の製造方法を示す要部平面図。本発明の製造方法を示す要部平面図。本発明で用いた装置の構成を示す装置構成図。本発明の特徴を示す特性図。本発明で用いた第２の装置の構成を示す装置構成図。本発明で用いた第３の装置の構成を示す装置構成図。本発明の半導体装置の概要を示す構成図。本発明で用いたマスクの平面図。本発明の装置の構成を示す装置断面構造図。本発明の処理工程を示す工程図。本発明の適用デバイスの概要構成を示す構成図。本発明のロジック要部のパターンレイアウトを示すレイアウト図。本発明のSRAMマット要部のパターンレイアウトを示すレイアウト図。本発明のSRAM周辺回路要部のパターンレイアウトを示すレイアウト図。本発明を適用したパターンレイアウトを示すレイアウト図。

符号の説明

１…電子線源、２０１…電子源、２,１０７,２０２,２０５…電子線、３…コリメートレンズ、４,１０６,３０５…マスク、５…半導体基板、６…酸化膜、７…ポリシリコン膜、８,１０,１０５…レジストパターン、９…ゲートチャネル、２１,２５…ゲート部、２２…ゲート配線電極パターン、２３…導通用電極孔パターン、２４…ゲート電極配線、５０…アクティブ領域、５１,５３…ゲートレジストパターン、５２…開口、１０１…基板上、１０２…被加工膜、１０３…反射防止膜、１０４…レジスト膜、１０８…レジスト、１０９…エッチング加工後の反射防止膜パターン、１１０…加工後の被加工膜パターン、２０３…電子線偏向レンズ、２０４…選択アパーチャ、２０６…電子線偏向レンズおよびコリメートレンズ、２０７,３１０…ウエハ、２０８…ステンシルマスク、２０９,３１１…ウエハステージ、２１０,３１３…ウエハステージ駆動系、２１１…結像レンズ系、３０１…遠紫外光源(DUV光源)、３０２…遠紫外光、３０３…レンズ、３０４…平行光線、３０６…マスクホルダ、３０８,３１２…ロッド、３０９…マスク駆動系、４０１…電子レンズ系筺体、４０２…電子線照射処理室、４０３…ウエハストッカ、４０４…ロードロック室、４０５…マスクストッカ、４０６…ロードロック室、４０７,４０８,４０９,４１０…シャッタ、４１１,４１２,４１３…真空ポンプ、４１４…電子銃、４１５…電子レンズ系、４１６…マスク、４１７,４２０,４２３…ウエハ、４１８…ウエハステージ、４１９…ウエハキャリア、４２１,４２４…エレベータ、４２２…マスク棚。

Claims

半導体基板上に線状感光性被膜パターンを形成する工程と、
前記線状感光性被膜パターンの一部にエネルギー線を照射して細らせる工程と、
前記エネルギー線を照射して細らせた線状感光性被膜パターンを前記半導体基板に転写する工程とを有することを特徴とする半導体装置の製造方法。
前記エネルギー線は、遮蔽領域に設けられた透過部を有するマスクを介して前記線状感光性被膜パターンの一部に照射されることを特徴とする請求項1に記載の半導体装置の製造方法。
前記線状感光性被膜パターンは、前記半導体基板に形成された反射防止膜上に形成されることを特徴とする請求項1又は２に記載の半導体装置の製造方法。
前記半導体基板上にはゲートとなるべき導電膜が形成されており、前記エネルギー線が照射される前記線状感光性被膜パターンはゲートパターンであり、前記転写する工程は前記導電膜のエッチングを含むことを特徴とする請求項１乃至３の何れか一に記載の半導体装置の製造方法。
前記半導体基板はトランジスタが形成される複数のアクティブ領域とそれらの間の絶縁膜とを有し、前記エネルギー線が照射される領域は前記線状感光性被膜パターンが形成された前記アクティブ領域を含むことを特徴とする請求項１乃至４の何れか一に記載の半導体装置の製造方法。
導電膜上にレジスト膜が形成された半導体基板を準備する工程と、
遮光領域の中に複数の線状開口部を有し、隣接する前記線状開口部を通過する露光光の位相が互いに反転する位相シフトマスクを用いて前記レジスト膜に前記位相シフトマスクのパターンを転写し、前記半導体基板上に線状レジスト膜パターンを形成する工程と、
前記線状レジスト膜パターンの一部にエネルギー線を照射して細らせる工程とを有することを特徴とする半導体装置の製造方法。
前記線状レジスト膜パターンのラインのピッチは、０．７λ／ＮＡ（但し、λは露光光の波長、ＮＡは露光装置のレンズの開口数）以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
前記エネルギー線を照射して細らせた後の前記線状レジスト膜パターンの線幅は、０．２λ／ＮＡ（但し、λは露光光の波長、ＮＡは露光装置のレンズの開口数）以下であることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
前記半導体基板はトランジスタが形成される複数のアクティブ領域とそれらの間の絶縁領域とを有し、前記エネルギー線が照射される領域は前記線状レジスト膜パターンが形成された前記アクティブ領域を含むことを特徴とする請求項６乃至８の何れか一に記載の半導体装置の製造方法。
前記エネルギー線を照射した後の前記線状レジスト膜パターンは、前記導電膜に転写されることを特徴とする請求項６乃至９の何れか一に記載の半導体装置の製造方法。
前記導電膜は多結晶シリコンを含むことを特徴とする請求項６乃至１０の何れか一に記載の半導体装置の製造方法。
前記導電膜はタングステンを含むことを特徴とする請求項６乃至１０の何れか一に記載の半導体装置の製造方法。
線状パターンが転写された前記導電膜は、前記エネルギー線の照射がなされていない領域内にコンタクト部分が設けられることを特徴とする請求項６乃至１２の何れか一に記載の半導体装置の製造方法。
メモリ部とロジック部とを形成すべき半導体基板上にゲート電極用のレジストパターンを形成する工程と、
前記ロジック部に形成された前記レジストパターンの一部にエネルギー線を照射し、前記メモリ部に形成された前記レジストパターンよりも細らせる工程とを有することを特徴とする半導体装置の製造方法。
前記エネルギー線を照射された前記ゲート電極用のレジストパターンの幅は光リソグラフィの解像限界以下の寸法を有することを特徴とする請求項１４に記載の半導体装置の製造方法。
前記レジストパターンは、前記半導体基板に形成された反射防止膜上に形成されることを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
前記エネルギー線は荷電粒子線であることを特徴とする請求項１４乃至１６の何れか一に記載の半導体装置の製造方法。
前記エネルギー線は２５４ｎｍ以下の光であることを特徴とする請求項１４乃至１６の何れか一に記載の半導体装置の製造方法。
前記エネルギー線は、遮蔽領域に設けられた透過部を有するマスクを介して前記レジストパターンの一部に照射されることを特徴とする請求項１４乃至１８の何れか一に記載の半導体装置の製造方法。
前記マスクの寸法は前記半導体基板と略同じ大きさであることを特徴とする請求項１９に記載の半導体装置の製造方法。