JP2000299282A - 改善されたcd制御のためのarc - Google Patents

改善されたcd制御のためのarc

Info

Publication number
JP2000299282A
JP2000299282A JP2000086623A JP2000086623A JP2000299282A JP 2000299282 A JP2000299282 A JP 2000299282A JP 2000086623 A JP2000086623 A JP 2000086623A JP 2000086623 A JP2000086623 A JP 2000086623A JP 2000299282 A JP2000299282 A JP 2000299282A
Authority
JP
Japan
Prior art keywords
resist
section
refractive index
arc
arc section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000086623A
Other languages
English (en)
Inventor
Dirk Dr Toebben
テッベン ディルク
Gill Young Lee
ヨン リー ジル
Zhijian Lu
ルー チージャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of JP2000299282A publication Critical patent/JP2000299282A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

(57)【要約】 【課題】 従来技術における欠点を解消すべく、より改
善されたCD(クリティカル・ディメンション;限界寸
法)制御をもたらすARC(反射防止コーティング)層
を提供すること。 【解決手段】 基板上に反射防止コーティング層をデポ
ジットし、前記ARC層上にレジスト層をデポジット
し、前記ARC層は第1のセクションと第2のセクショ
ンからなり、前記第1のセクションは、吸収モードで動
作し、前記第2のセクションは、前記第1のセクション
の屈折率とレジストの屈折率の間の差分を低減するよう
な、屈折率を有するようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リソグラフィにお
けるレジスト内の反射率低減のための方法であって、基
本的には集積回路の製造に関するものであり、詳細に
は、パターンニングの際のより改善されたCD(クリテ
ィカル・ディメンション;限界寸法)制御に関するもの
である。
【0002】また本発明は、“IMPROVED CD CONTROL”
のタイトルの付された公知文献 USSN09/221,092 (atto
rney docket number 98 P 7982 US)の一部を継続するも
のであり、これはあらゆる用途に対する参照文献として
挙げられる。
【0003】
【従来の技術】半導体集積回路(IC)の形成において
は、そのフィーチャーが基板に形成される。このフィー
チャーは、例えばトランジスタ、コンデンサ、抵抗など
のデバイスに対応する。これらのデバイスは、所期の電
気的機能の達成のために相互接続される。
【0004】これらのデバイスの形成に対しては、複数
の層が基板上にデポジットされ、所期のようにパターン
化される。このデバイスの層(もしくは複数の層)のパ
ターン化にはリソグラフィ技術が用いられている。その
ような技法では、マスクから基板の表面上に形成された
ホトレジスト層への光投影像の投射のための露光源を使
用する。この光はレジスト層を照明し、それを所期のパ
ターンでもって露光する。ポジ型のレジストが使用され
ているのかまたはネガ型のレジストが使用されているの
かに依存して、レジスト層の露光部位または非露光部位
が剥離される。レジストによって保護されていない部位
は、基板におけるフィーチャー形成のために例えばエッ
チングされる。
【0005】このフィーチャーのディメンションは、リ
ソグラフィ装置の解像力に依存する。リソグラフィ装置
の既知世代によって達成される最小フィーチャーサイズ
(F)は、リソグラフィ・グランドルール(GR)に携
わる。クリティカル・ディメンション(以下では単にC
D(Critical dimension)とも称す)は、制御されるべき
最小フィーチャーサイズとして定められる。これには例
えばライン幅、スペーシング、コンタクト幅が含まれて
いる。
【0006】レジスト層内への光または反射率の変化の
ために、クリティカルディメンションの変更が実施され
る。このクリティカルディメンションの変更の制御(以
下では単にCD制御とも称する)は、クリティカルな問
題、特に積極的な縮小化が伴う(例えば0.25ミクロ
ンないしそれ以下)。CD制御は、下方層によって引き
起こされるレジスト内での反射変化の低減のためのレジ
スト下方での反射防止膜ないし反射防止コーティング
(以下では単にARC(Antireflective coating)とも称
する)の使用によって容易になる。
【0007】ARCは、レジスト内での反射変化を防ぐ
ために1つまたは2つの作動モードで使用可能である。
第1の作動モードは吸収であり、第2の作動モードは弱
め合い干渉である。
【0008】吸収モードでは、ARCがそれを透過した
光を吸収する。このようにして散乱光によるレジストの
不所望な露光が防がれる。このARCは、適切な消光係
数(k)と光吸収のための厚さを完全に有すべきであ
る。この完全な光吸収のために求められる消光係数
(k)と厚さは、露光源の波長に非常に左右される。比
較的高い消光係数kは、所定の波長の所定量の光の完全
な吸収のためには薄いARC層を必要とする。逆に比較
的低い消光係数kは、所定の波長の所定量の光の完全な
吸収のためには厚いARC層を必要とする。例えば消光
係数が約0.5の場合では、248nmの光の吸収のた
めには約1000オングストロームのARC層の厚さが
必要とされる。
【0009】弱め合い干渉モードにおいては、ARCの
底部面の境界面によって引き起こされる反射率が、AR
C上部面における境界面によって引き起こされる反射率
のフェーズに関してフェーズのシフトアウトを生じさせ
る。この反射率シフティングによれば相応の相互位相シ
フトアウトによりそれらが互いに打ち消し合う(弱め合
い相殺)。
【0010】従来は種々の有機ARC及び無機ARCが
使用されていた。有機ARCは例えば“Shipley”社の
商標名“AR2”“AR3”コンパウンドを含み、無機
ARCは、例えば窒化ケイ素、シリコン・オキシニトリ
ド、ハイドロジェネティック・シリコン・オキシニトリ
ド、窒化チタン、アモルファスシリコン、炭化ケイ素、
無定形炭素などを含んでいる。
【0011】有機ARCは、通常はスピンオンプロセス
によってデポジットされる。この有機ARCは比較的固
定的な屈折率を有しており、異なる有機ARCは異なる
屈折率を有する。ARC/レジスト境界面での反射を低
減するためには有機ARCの屈折率をレジストの屈折率
と整合させることが望ましい。有機ARCは比較的固定
的な屈折率を有しているので、それらは通常は吸収モー
ドにおいてのみ使用される。
【0012】典型的にはARC下方の積層薄膜は、例え
ば薄膜デポジット又は化学機械的研磨(CMP)などの
プロセスのために重要な厚み変化を有している。この厚
み変化によって引き起こされる作用を抑制するために、
厚めの有機ARCが求められる。厚めの有機ARCはそ
れぞれ、ARCオープンプロセスの間のエッチングマス
クとして十分に利用できるように、厚めのレジストを要
求する。しかしながらこの厚めのレジストは、焦点深度
の低下を引き起こし、すなわち小さなグランドルール
(例えば0.25μmもしくはそれ以下)での低下を引
き起こし、結果的にプロセスウインドウの制約となる。
このことは有機ARCの使用に対し0.25μmもしく
はそれ以下のグランドルールでのプロセスでは不利に働
く。
【0013】それに対して無機ARCは、より一層汎用
的に用いられる。なぜならそれらは有機ARCのような
欠点を有していないからである。その上さらにこの無機
ARCは、調整可能な特性、例えば低い欠陥レベル、良
好なコンフォーマル特性、レジストに対する高いエッチ
ング選択特性、低い揺動率などを有している。
【0014】すなわち無機ARCは、通常は比較的小さ
なグランドルールにおける弱め合いモードで使用される
ものであるが、全てのモードにおいても使用可能であ
る。このことは、無機ARCが吸収モードでの作動に対
して十分に高い消光係数kを有しているため、レジスト
の屈折率に整合させることができない。比較的小さなグ
ランドルールにおいては、屈折率におけるミスマッチに
よって定在波が生じこれが結果的に不所望なパターン低
下につながる。
【0015】弱め合いモードでの作動時の減衰相殺を実
施するために、無機ARCは不透明材料または非常に均
質な透過材料上での形成を必要とする。例えばケイ酸塩
ガラスなどの透過材料が無機ARCの下方におかれてい
るケースでは、この透過材料の厚みの変化が反射率強度
レベルの不均一性を生ぜしめる。このことは弱め合い干
渉作用の利点の利用を困難にする。
【0016】弱め合いモードにより課せられる制限は、
無機ARCプロセスにおいて良好なCD制御と共にいく
つかの困難も引き起こす。なぜなら下方の層が通常は透
過材料、例えばケイ酸塩ガラスなどで構成され、厚みに
大きな変動があるからである。その上さらに無機ARC
は、幾つかのケースではレジストよりも汚染がひどい。
酸化ケイ素(SiO2)などの覆層(cap layer)では、
レジスト汚染の回避が求められる。この覆層とレジスト
の間の屈折率のミスマッチは、レジスト内で定在波の作
用を引き起こし、CD制御に悪影響を及ぼす。
【0017】
【発明が解決しようとする課題】本発明の課題は前述し
たような従来技術における欠点の解消を目的とし、より
改善されたCD(クリティカル・ディメンション;限界
寸法)制御をもたらすARC(反射防止コーティング)
層を提供することである。
【0018】
【課題を解決するための手段】前記課題は本発明によ
り、基板上に反射防止コーティング(ARC)層をデポ
ジットし、前記ARC層上にレジスト層をデポジット
し、前記ARC層は第1のセクションと第2のセクショ
ンからなり、前記第1のセクションは、吸収モードで動
作し、前記第2のセクションは、前記第1のセクション
の屈折率とレジストの屈折率の間の差分を低減するよう
な、屈折率を有しているようにして解決される。
【0019】
【発明の実施の形態】本発明は詳細にはリソグラフィに
おける改善されたCD制御に関してり、本発明によれ
ば、より改善されたCD制御が第1セクションと第2セ
クションを有する無機ARCを使用することによって達
成される。第1のセクションは吸収モードで機能し、第
2のセクションは第1のセクションとホトレジストの屈
折率の差を低減する。それによりレジストにおける反射
率が低減されCD制御が向上される。
【0020】別の実施例によれば、無機ARC層の第2
のセクションが、第1のセクションとレジストの間の屈
折率の差の低減のためにグレーデッド・リフラクティブ
・インデックス(以下では単にグレーデッドインデック
スとも称す)で構成される。第2のセクションの下方面
では、屈折率がほぼ第1のARC層の屈折率に等しくな
る。第2の無機ARC上方面に近付くにつれて屈折率
は、ほぼレジストの屈折率に等化すべく徐々に低減され
る。グレーデッドインデックスの提供によって、レジス
トの反射率は、良好なCD制御達成のために低減され
る。
【0021】
【実施例】次に本発明を図面に基づき以下の明細書で詳
細に説明する。本発明は半導体プロセスに関しており、
詳細には、より改善されたCD制御に関し、それによっ
てリソグラフィプロセスウインドウの幅が広げられる。
本発明によれば、より改善されたCD制御は、吸収プロ
パティと弱め合い干渉プロパティが組み合わされた無機
ARCの使用によって達成される。
【0022】図1には、本発明の1つの実施例によるA
RC層が示されている。この図示のARC層130は、
半導体基板110とレジスト層170の間に設けられ
る。このレジスト層170は、例えばリソグラフィにお
いて汎用的に使用されるものであってもよい。そのよう
なレジストは、ポジ型レジストまたはネガ型レジストで
あってもよい。
【0023】半導体基板は例えばシリコンウエハからな
る。その他の基板のタイプ、例えばヒ化ガリウム、ゲル
マニウム、シリコンオンインシュレータなどからなる半
導体や、他の半導体材料ないし非半導体材料も使用可能
である。またこの基板はプロセスシーケンスの種々異な
るステップでも可能である。例えば基板はプロセスシー
ケンスの開始時であってもよい(フィーチャーを含んだ
プロセス)。このフィーチャーは、例えばDRAMなど
の集積回路やその他のタイプの集積回路または電気機械
的デバイスの形成のために使用される。当該説明の中で
はこの“基板”とは基本的には複数のステップのプロセ
スの流れで形成される基板に関して用いられる。
【0024】無機ARC層130は、基板上に形成され
る。この無機ARC層は、例えば誘電性ARC(以下で
はDARCとも称する)、金属性ARC、あるいはその
他の無機反射防止材料からなる。1つの実施例では、こ
の無機ARCがシリコン窒化物(Sixy)、シリコン
オキシニトリド(SiNxy)、ハイドロジェネティッ
ク・シリコン・オキシニトリドもしくはその他のタイプ
の誘電性反射防止材料からなる。有利な実施例では、D
ARCがシリコン・オキシニトリドからなっている。無
機ARC層は従来の技法、例えば化学蒸着法(CVD)
を用いてデポジットされる。
【0025】レジストは、ARC層の上に形成される。
この場合従来のレジスト材料が用いられてもよい。典型
的にはこのレジスト材料は、値n例えば1.74からな
る。このレジストは従来技法によって形成される。この
レジストの厚みは、ARCオープンプロセスのためのエ
ッチングマスクとしての使用に十分耐えられるものであ
る。典型的にはレジスト層の厚みは約0.2μm〜10
μmである。
【0026】本発明の1つの実施例によれば、無機AR
C層が第1のセクション135と第2のセクション14
0からなっている。第1の無機ARCセクション135
は、吸収モードにおいて機能する。第2の無機ARCセ
クションは、第1の無機ARCセクションとホトレジス
トの間の屈折率の差を低減する。そのようなレジスト内
の反射率低減コンフィグレーションは結果的にCD制御
の改善に結び付けられる。
【0027】有利な実施例によれば、第1の無機ARC
セクション135が基板とコンタクトされる。この第1
の無機ARCセクションは、吸収モードで機能する。基
板はその能力への影響なしで特徴付けられる。
【0028】第1の無機ARCセクションは実質的にそ
の中を等化したもしくはそこで反射した全ての光を吸収
する。有利な実施例では、この第1の無機セクション
は、少なくとも約0.2有利には0.5の消光係数kを有
する。屈折率はこの消光係数kに依存する。さらに別の
実施例では、第1の無機ARCセクションの消光係数k
が約0.56で、屈折率nが約2.1である。
【0029】所定の消光係数kに対する第1の無機AR
Cセクションの厚みは、その中を透過したりそこで反射
された光を吸収するのに十分であるべきである。有利な
実施例では、この厚みは約5〜150nmである。もち
ろんこの厚みは消光係数kの阿智と第2のARCセクシ
ョンが吸収に必要とする光の量に依存して変動してもよ
い。
【0030】第2の無機ARCセクション140(これ
は第1の無機ARCセクションの上に設けられる)は、
2つの層、すなわちレジスト層と第1の無機ARCセク
ションの間の屈折率の差を低減するのに用いられる。図
からは第1の無機ARCセクションとレジスト層の間の
屈折率の差分が約0.36である(すなわち2.1−1.
74)ことが示されている。第2の無機ARCセクショ
ンはこの差分の大きさ(0.36)を低減し、ひいては
レジスト内の反射率を低減させる。2つの層の屈折率の
間の差分の低減のために、第2の無機ARCセクション
の屈折率nは、これらの2つの層の屈折率の間の値を有
すべく選択される。
【0031】有利な実施例では、第2の無機ARCセク
ションがグレーデッドインデックスを有している。この
グレーデッドインデックスは、第1の無機ARCセクシ
ョンとレジストの屈折率の間の差分を低減させる。1つ
の実施例では、このグレーデッドインデックスが当該第
2の無機ARCセクションの底面から上面にむけて、第
1の無機ARCセクションにほぼ等しい値からレジスト
にほぼ等しい値まで低減している。
【0032】図2のaには、第2の無機ARCセクショ
ンの屈折率が線グラフで示されている。この図からは第
1のセクションの屈折率nの値が約2.1で、レジスト
層の屈折率nの値が約1.74であることが見て取れ
る。これらの値は吸収モードで機能する第1の無機AR
Cセクションと従来のレジストに対して典型的な値であ
る。もちろん第1の無機ARCセクションとレジストは
それ以外の屈折率の値nを有していてもよい。
【0033】第1の無機ARCセクションと第2の無機
ARCセクションの界面では、第2の無機ARCセクシ
ョンの屈折率の値がほぼ第1のARCセクションの値に
等しい。このnの値は、第2の無機ARCセクション内
においてこの第2の無機ARCセクションを通過してレ
ジスト層方向に移動するのに伴って低減される。すなわ
ちこの第2の無機ARCセクションの屈折率の値nは、
第2の無機ARCセクションとレジスト層の間の境界面
においてほぼレジスト層の屈折率の値に等しい値まで低
減する。
【0034】消光係数はこの屈折率の値nに依存してい
る。つまり値nが低減すれば、消光係数kも低減する。
図2のbには、図2のaにプロットされている屈折率n
に相応した第2の無機ARCセクションの消光係数kの
関係が表されている。図からも明らかなように、層の組
成内容に付随して消光係数kも屈折率nの変化に伴って
急激に低減している。
【0035】第2の無機ARCセクションのグレーデッ
ドインデックスは、スムーズな遷移特性として図2のa
に示されている。段階的なステップを有したグレーデッ
ドインデックスを有する第2の無機ARCセクションは
図3に示されている。
【0036】図からも明らかなように、図2のaと同じ
ように屈折率の値nは、第2の無機ARCセクションの
下方部位にてほぼ第1の無機ARCセクションの値に等
しい値でスタートして上方部位ではほぼレジストの屈折
率に等しい値まで低減する。この屈折率の値nは、第2
の無機ARCセクションの各部位において変動し得る。
例えばnは、第2の無機ARCセクションの下方部位と
上方部位の間でそれぞれ第1の無機ARCセクションの
値またはレジストの値よりも大きくまたは小さくなり続
けることが可能である。さらに屈折率のレベルは、種々
異なるパラメータ、例えば第1の無機ARCセクション
とレジストの間の屈折率の差分の大きさや厚みに依存し
て変化させることも可能である。第1の無機ARCセク
ションとレジストの間の屈折率の差分値が低減されるな
らば、レジストの反射率の低減も達成される。
【0037】反射は、異なる屈折率の2つの層を有して
いる場合に生じる。下位層が吸収モードで機能している
場合には、下位層底面の境界面は上位相における反射率
に寄与しないものとなり得る。そのような上位層におけ
る反射率は以下の関係式で表される。
【0038】 R=Iref/Iin=[(n1−n2)/(n1+n2)]2 この場合前記Rは、反射率であり、前記Irefは、反射
光の強度、前記Iinは、入射光の強度、前記n1は、下
位層の屈折率、前記n2は、上位相の屈折率である。
【0039】図4には本発明の別の実施例が示されてい
る。ここでは第2の無機ARCセクション140が第1
の無機ARCセクション135とレジスト170の間で
付加的な境界面141を備えたグレーデッドインデック
スを有している。レジスト内の反射率は、吸収モードで
動作する第1の無機ARCセクション135を用いて以
下の関係式によって得られる。
【0040】 RR = R2+R1 = [(n2−nR)/(n2+nR)]2+[(n1−n2)/(n1+n2)]2 この場合前記RRは、レジスト170内の反射率、前記
2は、第2の無機ARCの上方部位139内の反射
率、前記R1は、第2の無機ARCの下方部位137内
の反射率、前記nRは、レジスト層170内の屈折率、
前記n2は、第2の無機ARCの上方部位139内の屈
折率、前記n1は、第2の無機ARCの下方部位137
内の屈折率である。
【0041】反射率と屈折率の間の非線形的(すなわち
二次的)な関係のために、付加的な境界面によって提供
される隣接層の間の屈折率の間の差分の低減が上位層内
の反射率における総括的な低減を引き起こす。
【0042】別の実施例では、第2の無機ARCセクシ
ョンがステップ関数であるグレーデッドインデックスを
有している。そのようなグレーデッドインデックスは、
第2の無機ARCセクション内に複数のサブセクション
を形成し得る。それらの各々は隣接するサブセクション
間の屈折率の値の差分を低減すべく選択された種々異な
る値nを有している。x個のサブセクションを有する第
2の無機ARCセクションと吸収モードで動作する第1
の無機ARCセクションを有するレジスト層の反射率は
以下の関係式に従って得られる。
【0043】RR=R1+R2………+Rx この場合前記RRは、レジスト内の反射率、前記R1は、
レジスト下方の第2の無機ARCセクションのサブセク
ション内の反射率、前記R2は、第2の無機ARCセク
ションの前記R1よりも下位のサブセクション内の反射
率、前記Rxは、第2の無機ARCセクションの第1の
無機ARCセクションとコンタクトしているサブセクシ
ョン内の反射率である。
【0044】一連の境界面を有している場合には、隣接
するサブセクション間の屈折率の差分が低減され、これ
によってレジスト内の反射率も低減する。第2の無機A
RCセクション内のサブセクションの数の増加は、基本
的に隣接するサブセクション間の屈折率の値の差分もさ
らに低減し、ひいてはレジスト内の総括的反射率におけ
るより一層の低減を引き起こす。隣接するサブセクショ
ン間の屈折率の値の差分がゼロに近付くか無限小であ
り、この場合のグレーデッドインデックスも連続的にか
つなめらかであるならば、上位相またはレジスト内の総
括的反射率もゼロに近付く。
【0045】既に前述したように、第2の無機ARCセ
クションは、第1の無機ARCセクションとレジストの
屈折率の間の差分における所期の低減を生ぜしめるため
に、種々異なる数の層とグレードを有するグレーデッド
インデックス値で形成されていてもよい。また前記層の
数または特有のグレーデッド値インデックスは、特有の
プロセスのための最適化もしくは必要性に即して選択し
てもよい。さらに第2の無機ARCセクションまたはサ
ブセクション全体の厚みには必ずしも何らかの限定を加
える必要はない。しかしながら、実際上の理由から、第
2の無機ARCセクションは、消費とコストの関係でレ
ジスト低減のために比較的薄い方がよい。つまり隣接す
るサブセクションの屈折率の変更を同じにする必要はな
い。さらに、第2の無機ARCセクションと第2の無機
ARCセクションは同じタイプの無機ARCからなる必
要もない。第1の無機ARCセクションとレジストの間
の屈折率の低減達成のために、異なる無機ARCセクシ
ョンを、第1の無機ARCセクションと第2の無機AR
Cセクションの形成に用いることもできる。すなわち有
利には第1の無機ARCセクションを無機ARCに取換
えることも可能である。
【0046】グレーデッドインデックスを生成するため
に第2の無機ARCセクションのデポジットは、所期の
屈折率nを有する無機ARCの調整によって達成でき
る。例えば第1の無機ARCセクションのデポジットが
完了した後で、第2の無機ARCセクションのCVDデ
ポジット期間中にプレカーサーガス流を連続的に変化さ
せ、屈折率nを適切に変化させてもよい。ガス流は例え
ば、屈折率変化においてスムーズな遷移特性もしくは段
階的な遷移特性を形成するためにコントロールしてもよ
い。また第2の無機ARCセクションの屈折率の変更の
ためにその他の技法が採り入れられてもよい。
【0047】レジスト汚染は、いくつかのケースで生じ
得る可能性があり、詳細には窒素からなる無機ARSセ
クションと共に起こり得る。
【0048】窒素はレジストと相互作用して現れ、レジ
ストの物理的特性に不所望な影響を与える。別の実施例
では、窒素の汚染を避けるために、窒素フリーのあるい
は低減された無機ARCサブセクションが第2の無機A
RCセクションの上方部位に設けられている。例えばシ
リコン・オキシニトリドのケースでは、窒素の除去が、
レジストと相互作用しないシリコン・リッチオキシドを
生じさせる。窒素の低減されたサブセクションまたは窒
素フリーのサブセクションの厚みは、レジスト汚染防止
能力をまだ備えているので薄くできる。この厚さは例え
ば1nmかそれ以下である。
【0049】いくつかの適用例では、無機ARCは、ハ
ードマスクの品質特性を備えている。そのような品質特
性は例えばデュアルダマシーン技法において有利であ
る。ハードマスク品質特性を提供するために、第2の無
機ARCセクションの上方部位は無機ARCハードマス
クサブセクションで形成される。このハードマスクサブ
セクションの厚さは、比較的薄くでき、例えば約1nm
かそれ以下である。
【0050】別の実施例では無機ARCハードマスクサ
ブセクションが、シリコン・リッチ材料からなる。ハー
ドマスクサブセクションは、例えばシリコンベースのD
ARCから形成されていてもよい。そのようなシリコン
ベースのDARCには、例えばシリコン窒化物、シリコ
ン・オキシニトリド、やシリコンを含むその他のタイプ
のDRACが含まれる。別の実施例ではハードマスク部
位が、シリコン・オキシニトリドを含みこれはその窒素
成分がデポジット過程中に低減されるか除去されたもの
である。シリコン・リッチ材料は、有利には、ハードマ
スクにもレジスト汚染の低減ないし回避にも用いること
ができる。
【0051】前述したように本発明を種々の実施例と図
面に基づいて説明してきたが、この分野の熟練した当業
者にとっては、本発明の適用範囲から外れることなく本
発明の修正と変更を行い得ることは明らかである。従っ
て本発明の適用範囲は、上述の説明だけに基づくのでは
なく、本発明に等価する全ての範囲とともに、従属請求
項をも参照して定められるものである。
【図面の簡単な説明】
【図1】本発明の実施例を示した図である。
【図2】a〜bは、本発明の1つの実施例による無機A
RCの屈折率、消光係数のグラフである。
【図3】本発明の別の実施例による無機ARCの屈折率
のグラフである。
【図4】本発明の実施例をさらに示した図である。
【符号の説明】
110 半導体基板 130 ARC層 135 第2のセクション 140 第2のセクション 170 レジスト層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399035836 1730 North First Stre et、San Jose、CA、USA (72)発明者 ディルク テッベン アメリカ合衆国 ニューヨーク フィッシ ュキル ベイベリー サークル 12 (72)発明者 ジル ヨン リー アメリカ合衆国 ニューヨーク フィッシ ュキル シカモア コート 19 (72)発明者 チージャン ルー アメリカ合衆国 ニューヨーク ポーキー プシー マロニー ロード 510

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 リソグラフィにおけるレジスト内の反射
    率低減のための方法において、 基板上に反射防止コーティング(ARC)層をデポジッ
    トし、 前記ARC層上にレジスト層をデポジットし、 前記ARC層は第1のセクションと第2のセクションか
    らなり、 前記第1のセクションは、吸収モードで動作し、前記第
    2のセクションは、前記第1のセクションの屈折率とレ
    ジストの屈折率の間の差分を低減するような、屈折率を
    有していることを特徴とする方法。
  2. 【請求項2】 前記第1のARCセクションは、基板に
    亘ってデポジットされ、前記第2のARCセクションは
    第1のARCセクションに亘ってデポジットされる、請
    求項1記載の方法。
  3. 【請求項3】 前記第1のARCセクションは、少なく
    とも0.2の値の消光係数を有している、請求項2記載
    の方法。
  4. 【請求項4】 前記第2のARCセクションは、無機A
    RCからなっている、請求項1記載の方法。
  5. 【請求項5】 前記第2のARCセクションは、前記第
    1のARCセクションの屈折率とレジストの屈折率の間
    の屈折率を有している、請求項4記載の方法。
  6. 【請求項6】 前記第2のARCセクションは、グレー
    デッドリフラクティブインデックスを有しており、この
    グレーデッドインデックスは、当該第2のARCセクシ
    ョンの下方面ではほぼ第1のARCセクションの屈折率
    に等しく、また前記グレーデッドインデックスは、当該
    第2のARCセクションの上方面では、ほぼレジストの
    屈折率に等しい、請求項1記載の方法。
JP2000086623A 1999-03-25 2000-03-27 改善されたcd制御のためのarc Pending JP2000299282A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27602699A 1999-03-25 1999-03-25
US09/276026 1999-03-25

Publications (1)

Publication Number Publication Date
JP2000299282A true JP2000299282A (ja) 2000-10-24

Family

ID=23054834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086623A Pending JP2000299282A (ja) 1999-03-25 2000-03-27 改善されたcd制御のためのarc

Country Status (6)

Country Link
EP (1) EP1039347B1 (ja)
JP (1) JP2000299282A (ja)
KR (1) KR20000076943A (ja)
CN (1) CN1269532A (ja)
DE (1) DE60007208T2 (ja)
TW (1) TW479293B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909644B1 (ko) 2002-06-28 2009-07-27 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 패턴의 형성 방법
JP2012506642A (ja) * 2008-10-21 2012-03-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 傾斜型の光学的特性を有するbarcを用いるフォトリソグラフィを実行するための方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002214793A (ja) * 2001-01-22 2002-07-31 Mitsubishi Electric Corp 反射防止膜及び半導体装置の製造方法
US6780727B2 (en) * 2002-04-25 2004-08-24 Chartered Semiconductor Manufacturing Limited Method for forming a MIM (metal-insulator-metal) capacitor
KR100510999B1 (ko) * 2002-07-22 2005-08-31 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US20040063001A1 (en) * 2002-09-30 2004-04-01 Wu Wei E. Method of making an integrated circuit using a photomask having a dual antireflective coating
DE102004036753B4 (de) * 2004-07-29 2008-11-06 Advanced Micro Devices Inc., Sunnyvale Verfahren zur Herstellung einer stickstofffreien ARC-Deckschicht
JP4563927B2 (ja) 2005-12-02 2010-10-20 信越化学工業株式会社 基板及びその製造方法、並びにそれを用いたパターン形成方法
US20080008837A1 (en) * 2006-07-10 2008-01-10 Yasuhiro Shiba Substrate processing apparatus and substrate processing method for heat-treating substrate
JP5773576B2 (ja) * 2010-04-01 2015-09-02 キヤノン株式会社 反射防止構造および光学機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909644B1 (ko) 2002-06-28 2009-07-27 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 패턴의 형성 방법
JP2012506642A (ja) * 2008-10-21 2012-03-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 傾斜型の光学的特性を有するbarcを用いるフォトリソグラフィを実行するための方法
KR101533762B1 (ko) * 2008-10-21 2015-07-03 어드밴스드 마이크로 디바이시즈, 인코포레이티드 그레이드형 광특성을 갖는 바닥부 반사방지 코팅들(BARCs)을 사용하여 포토리소그래피를 수행하는 방법

Also Published As

Publication number Publication date
KR20000076943A (ko) 2000-12-26
DE60007208D1 (de) 2004-01-29
TW479293B (en) 2002-03-11
EP1039347B1 (en) 2003-12-17
EP1039347A1 (en) 2000-09-27
DE60007208T2 (de) 2004-11-18
CN1269532A (zh) 2000-10-11

Similar Documents

Publication Publication Date Title
US6787452B2 (en) Use of amorphous carbon as a removable ARC material for dual damascene fabrication
US10254652B2 (en) Approach to lowering extreme ultraviolet exposure dose for inorganic hardmasks for extreme ultraviolet patterning
US6133618A (en) Semiconductor device having an anti-reflective layer and a method of manufacture thereof
US20110244378A1 (en) Device and method for providing wavelength reduction with a photomask
JPH1092740A (ja) 半導体装置の製造方法
US7901869B2 (en) Double patterning with a double layer cap on carbonaceous hardmask
US7175966B2 (en) Water and aqueous base soluble antireflective coating/hardmask materials
JP2000195791A (ja) リソグラフにおいてレジストの反射率を減少させる方法
JP2000299282A (ja) 改善されたcd制御のためのarc
US8048797B2 (en) Multilayer low reflectivity hard mask and process therefor
US6177235B1 (en) Antireflection treatment of reflective surfaces
JPH07201700A (ja) 半導体装置の製造方法
KR20000006152A (ko) 반도체장치의제조방법
US10998192B2 (en) Sequential infiltration synthesis extreme ultraviolet single expose patterning
JP3339156B2 (ja) 微細パターンの製造方法と半導体装置の製造方法
JP3620978B2 (ja) 半導体素子の製造方法
US6544885B1 (en) Polished hard mask process for conductor layer patterning
US6599766B1 (en) Method for determining an anti reflective coating thickness for patterning a thin film semiconductor layer
JP3353473B2 (ja) 半導体装置の製造方法
US6689682B1 (en) Multilayer anti-reflective coating for semiconductor lithography
KR100347246B1 (ko) 반도체 소자의 제조 방법
JPH1131650A (ja) 反射防止膜、被処理基板、被処理基板の製造方法、微細パターンの製造方法、および半導体装置の製造方法
JP3608978B2 (ja) 半導体装置の製造方法
US6492701B1 (en) Semiconductor device having anti-reflective cap and spacer, method of manufacturing the same, and method of manufacturing photoresist pattern using the same
KR0154017B1 (ko) 미세 패턴 형성 방법