KR100510999B1 - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR100510999B1
KR100510999B1 KR10-2002-0043038A KR20020043038A KR100510999B1 KR 100510999 B1 KR100510999 B1 KR 100510999B1 KR 20020043038 A KR20020043038 A KR 20020043038A KR 100510999 B1 KR100510999 B1 KR 100510999B1
Authority
KR
South Korea
Prior art keywords
antireflection film
pattern
photoresist
film
thickness
Prior art date
Application number
KR10-2002-0043038A
Other languages
English (en)
Other versions
KR20040009191A (ko
Inventor
황영선
정재창
이성구
복철규
신기수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0043038A priority Critical patent/KR100510999B1/ko
Priority to TW091137147A priority patent/TWI235413B/zh
Priority to US10/331,527 priority patent/US6764964B2/en
Priority to JP2003004089A priority patent/JP4357177B2/ja
Priority to DE10300765A priority patent/DE10300765A1/de
Priority to CNB031029027A priority patent/CN1233021C/zh
Publication of KR20040009191A publication Critical patent/KR20040009191A/ko
Application granted granted Critical
Publication of KR100510999B1 publication Critical patent/KR100510999B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 대한 것으로, 특히, 반도체 소자의 포토 레지스트 패턴을 형성하는 과정에서, 반사 방지막에 미세한 굴곡이 형성되도록 함으로써, 포토 레지스트와 반사 방지막 사이의 접촉 면적을 늘려 포토 레지스트 패턴이 무너지는 현상을 방지할 수 있는 동시에, 서로 다른 굴절율 및 흡광도를 가지는 두 개의 반사 방지막을 중복 적층함으로써, 상기 반사 방지막의 굴곡에 의하여 패턴의 CD(critical dimension)의 균일도가 저하되는 것을 방지할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다.

Description

반도체 소자의 패턴 형성 방법{PATTERN FORMING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 패턴 형성 방법에 대한 것으로, 특히, 반도체 소자의 포토 레지스트 패턴을 형성하는 과정에서, 반사 방지막에 미세한 굴곡이 형성되도록 함으로써, 포토 레지스트와 반사 방지막 사이의 접촉 면적을 늘려 포토 레지스트 패턴이 무너지는 현상을 방지할 수 있는 동시에, 서로 다른 굴절율 및 흡광도를 가지는 두 개의 반사 방지막을 중복 적층함으로써, 상기 반사 방지막의 굴곡에 의하여 패턴의 CD(critical dimension)의 균일도가 저하되는 것을 방지할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다.
반도체 제조 공정중 초미세 패턴 형성 공정에서는 포토 레지스트 막의 하부막층의 광학적 성질 및 감광막 두께의 변동에 의한 정재파(standing wave), 반사(reflective notching)와 상기 하부막으로부터의 회절광 및 반사광에 의한 포토레지스트 패턴의 CD(critical dimension)의 변동이 불가피하게 일어난다. 따라서 노광원으로 사용하는 빛의 파장대에서 광 흡수를 잘하는 물질을 도입하여 하부막층에서 반사를 막을 수 있는 막을 하부막과 포토레지스트 사이에 도입하게 되었는 바, 이 막이 반사방지막이다. 상기 반사방지막은 크게 사용되는 물질의 종류에 따라 무기계 반사 방지막과 유기계 반사 방지막으로 구분될 수 있는데, 최근에는 유기 반사 방지막을 주로 사용하고 있으며, 이에 따라. 많은 유기계 반사 방지막이 제안된 바 있다.
한편, 포토 레지스트와 유기 반사 방지막의 접착성이 좋지 않을 경우, 반사 방지막의 상부에 형성된 포토 레지스트 패턴이 무너지는 현상이 발생할 수 있는 바, 이러한 문제점을 해결하기 위하여, 크게 두 가지의 방법이 사용되고 있다. 먼저, 포토 레지스트와 반사 방지막 사이의 접착성을 증가시키기 위하여, 패턴 형성에 사용되는 포토 레지스트의 종류에 따라, 이러한 특정 포토 레지스트에 맞는 유기 반사 방지막을 개발하는 방법이 있다. 그러나, 유기 반사 방지막의 개발에는 한계가 있으며, 더구나, 개발 비용 및 시간이 크게 소요되게 되는 바, 포토 레지스트의 종류에 따라, 이에 맞는 반사 방지막을 개발하는 방법은 경제성을 크게 저해할 수 있다.
다음으로, 포토 레지스트와 반사 방지막 사이의 접착성을 증가시키기 위하여, 포토 레지스트 패턴과 반사 방지막 사이의 접촉 면적을 증가시키는 방법이 있다. 그러나, 이러한 방법 역시 일단 패턴의 CD가 정해지고 나면, 반사 방지막과 포토 레지스트 패턴 사이의 접촉 면적이 고정되게 되므로, 이러한 접촉 면적의 증가에는 한계가 있어왔던 것이 사실이다.
다만, 본 발명자들은 유기 반사 방지막을 도포한 후, 이러한 반사 방지막에 대해 식각 공정을 진행함으로써 미세한 굴곡(실제 이러한 굴곡은 크기가 너무 작아서 SEM 상에서도 거의 관찰되지 않음.)을 형성하고, 이러한 굴곡 위에 포토 레지스트 패턴을 형성하게 되면, 유기 반사 방지막과 포토 레지스트 패턴 사이에 접촉 면적이 증가하여 패턴의 무너짐 현상을 방지할 수 있음을 발견하였다.
그러나, 이러한 방법을 사용할 경우, 상기 굴곡에 의하여 반사 방지막의 두께에 차이가 생기게 되며, 이러한 두께 차이에 의한 반사광으로 인하여, 포토레지스트 패턴의 CD(critical dimension)에 불가피하게 변동이 발생할 수 밖에 없는 문제점이 여전히 존재하게 된다.
이하, 상기와 같은 문제점을 첨부한 도면을 참고로 하여, 상술하기로 한다.
도 1은 유기 반사 방지막의 두께와 반사도의 관계에 대한 그래프를 나타낸 도면이다.
상기한 바와 같이, 반사 방지막에 식각을 진행함으로써 미세한 굴곡을 형성하는 경우, 이러한 굴곡에 의하여 반사 방지막에 수 Å 내지 수십 Å의 두께 변화가 생기게 되는 바, 도 1을 참조하면, 최저점에서의 반사도는 0.5% 이하로써 광원으로부터 발생한 빛의 총 양의 0.5% 이하의 양 만이 반사되게 되므로 별 문제가 없으나, 상기 굴곡에 의하여, 예를 들어, 70Å(=7nm)의 두께 차이가 발생하게 되면, 반사도가 2.0%로 되어, 결코 무시할 수 없는 반사광이 발생하게 되며, 이 때문에 포토 레지스트 패턴의 CD에 있어서 불가피한 변동이 생기게 되는 것이다.
이러한 종래 기술의 문제점으로 인하여, 포토 레지스트 패턴과 반사 방지막의 접착도를 증가시킬 수 있어서, 패턴의 무너짐 현상을 방지할 수 있으면서도, 포토 레지스트 패턴의 CD의 균일도가 저하되는 것을 방지할 수 있는 반도체 소자의 패턴 형성 방법이 절실히 요구되고 있다.
이에 본 발명의 목적은 반사 방지막에 식각을 진행하여, 미세한 굴곡이 형성되도록 함으로써, 포토 레지스트와 반사 방지막 사이의 접촉 면적을 늘려 포토 레지스트 패턴이 무너지는 현상을 방지할 수 있는 동시에, 서로 다른 굴절율 및 흡광도를 가지는 두 개의 반사 방지막을 중복 적층함으로써, 상기 반사 방지막의 굴곡에 의하여 패턴의 CD(critical dimension)의 균일도가 저하되는 것을 방지할 수 있는 반도체 소자의 패턴 형성 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 (a) 피식각층의 상부에 제 1 차 유기 반사 방지막 조성물을 도포하고, 이에 대해 베이크를 진행하여 제 1 차 유기 반사 방지막을 형성하는 단계; (b) 상기 제 1 차 반사 방지막의 상부에, 제 1 차 반사 방지막과 다른 굴절율 및 흡광도를 가지는 제 2 차 반사 방지막 조성물을 도포하고, 이에 대해 베이크를 진행하여 제 2 차 반사 방지막을 형성하는 단계; (c) 상기 형성된 반사 방지막에 대해 식각 공정을 진행하여, 반사 방지막 상에 미세한 굴곡을 형성하는 단계; 및 상기 유기 반사 방지막의 상부에 포토 레지스트를 도포하고, 노광한 다음 현상하여 포토 레지스트 패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 패턴 형성 방법을 제공한다.
즉, 상기 본 발명의 패턴 형성 방법에 의하면 반사 방지막에 대해 식각을 진행하여 미세한 굴곡을 형성함으로써, 반사 방지막과 포토 레지스트 패턴 사이에 접촉 면적을 증가시킬 수 있어서, 포토 레지스트 패턴의 무너짐 현상을 방지할 수 있는 동시에, 서로 다른 굴절율 및 흡광도를 가지는 두 개의 유기 반사 방지막 조성물을 복합 도포함으로써 반사 방지막을 형성하게 되므로, 빛의 간섭 현상(소멸 간섭)에 의하여, 상기 반사 방지막의 두께 차이에 의하여 발생하는 반사광을 최소화할 수 있으며, 이에 따라, 상기 반사광에 의하여, CD의 균일도가 저하되는 것을 방지할 수 있다.
상기 본 발명에 의한 패턴 형성 방법에 있어서, 상기 제 1 차 반사 방지막 조성물의 굴절율은 1.20-2.00이고, 흡광도는 0.2-0.9가 됨이 바람직하며, 제 2 차 반사 방지막 조성물의 굴절율 및 흡광도는 각각 1.20-2.00와 0.00-0.50이 됨이 바람직하다. 이러한 범위의 흡광도를 가짐으로써, 최종 형성된 반사 방지막이 바람직한 흡광도를 가질 수 있어서, 하부막층으로부터의 반사를 효과적으로 제거할 수 있으며, 또한, 제 1 차 및 제 2 차 반사 방지막이 상기 바람직한 범위의 굴절율을 가짐으로써, 빛의 간섭 현상에 의하여, 반사 방지막의 두께 변화에 의한 반사광을 더욱 줄일 수 있게 되는 것이다.
특히, 193nm의 ArF 광원을 사용하는 초미세 패턴 형성 공정에 있어서는, 상기 제 1 차 반사 방지막 조성물로써 DARC-20(반사 방지막 조성물의 시판 명칭, 193nm 빛에 대한 굴절율은 1.64이고, 흡광도는 0.64이다.)을 사용함이 바람직하고, 제 2 차 반사 방지막 조성물로는 DARC-21(반사 방지막 조성물의 시판 명칭, 193nm 빛에 대한 굴절율은 1.54이고, 흡광도는 0.38이다.) 또는 DARC-22(반사 방지막 조성물의 시판 명칭, 193nm 빛에 대한 굴절율은 1.49이고, 흡광도는 0.33이다.)을 사용함이 바람직하다. 이러한 반사 방지막 조성물은 193nm의 빛에 대하여, 최적의 흡광도 및 굴절율을 가지고 있는 바, 이러한 반사 방지막 조성물을 사용함으로써, 반사 방지막의 두께 변화에 의한 반사광을 빛의 간섭에 의하여 거의 모두 소멸시킬 수 있으므로, 상기 반사광에 의하여 CD의 균일도가 저하되는 것을 방지할 수 있으며, 최종 형성된 반사 방지막의 최적의 흡광도를 가지도록 할 수 있다.
또한, 상기 본 발명에 의한 패턴 형성 방법에 있어서, 상기 제 1 차 반사 방지막의 두께는 355Å으로 함이 바람직하고, 제 2 차 반사 방지막은 1000Å의 두께로 형성함이 바람직하다. 이러한 두께로 각 유기 반사 방지막을 형성하고 나서, 반사 방지막에 대해 식각 공정을 진행하여, 미세한 굴곡을 형성하게 되는 바, 이러한 식각 공정을 거치면, 제 1 차 반사 방지막의 두께는 355Å으로 유지되고, 제 2 차 반사 방지막은 약 100Å의 두께로 된다. 그런데, 빛의 간섭 현상은 각 층의 굴절율과 두께에 의존하게 되는 바, 상기한 바와 같은 굴절율을 갖는 제 1 차 및 제 2 차 반사 방지막이 이러한 두께로 남을 경우, 빛의 소멸 간섭을 통하여, 상기 미세한 굴곡에 의한 반사광을 최소화할 수 있게 되며, 이에 따라, 상기 반사광에 의하여 포토 레지스트 패턴의 균일도가 저하되는 것을 방지할 수 있다.
상기 본 발명에 의한 패턴 형성 방법에 있어서, 상기 베이크 공정은 150-300℃의 온도에서 1-5분간 수행함이 바람직하다. 이러한 조건으로 베이크를 진행함으로써, 열산 방지제로부터 산이 발생되어, 반사 방지막 내에 가교 결합이 형성되며, 이에 따라, 포토레지스트의 용매에 용해되지 않는 반사 방지막이 형성된다.
또한, 상기 본 발명에 의한 패턴 형성 방법에 있어서, 상기 패턴을 형성하는 단계 중 노광하기 전이나 후에 베이크 공정을 부가적으로 진행할 수 있으며, 이러한 베이크 공정은 70-200℃의 온도에서 수행됨이 바람직하다.
본 발명에 의한 상기 패턴 형성 방법은 주로 ArF 광원을 사용하는 초미세 패턴 형성 공정에 적용되나, KrF, EUV를 포함하는 원자외선(DUV), E-빔, X-선 또는 이온빔을 사용하여 수행되는 초미세패턴 형성 공정에 있어서도 마찬가지로 적용될 수 있다.
본 발명은 또한, 상기 본 발명에 의한 패턴 형성 방법을 통하여 제조되는 반도체 소자를 제공한다.
이하, 첨부한 도면을 참고로 하여, 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 다만, 이러한 실시예에 의하여, 본 발명의 권리 범위가 정해지는 것은 아니며, 다만, 하나의 예시로 제시된 것이다.
비교예 1 : 종래 기술에 의한 포토 레지스트 패턴 형성
193nm 파장에 대하여 1.64의 굴절율을 가지며, 0.64의 흡광도를 가지는 DARC-20(동진 쎄미켐, 1355Å 코팅용)인 유기 반사 방지막 조성물을 스핀 도포시킨 후 240℃에서 90초간 베이크하여 가교시킴으로써, 1355Å의 두께로 유기 반사 방지막을 형성하였다. 상기 유기 반사 방지막에 대해 e-MAX 식각 장비(AMAT사)를 사용하여 식각 공정을 진행하였다. 상기 식각 공정은 50mT/300W/ 150Ar/80CF4/20O2/20CO/20''의 조건으로 수행하였으며, 이러한 식각 공정을 진행하면, 상기 반사 방지막이 355Å의 두께로 남게 된다.
이후, 상기 식각 공정이 진행된 유기 반사 방지막의 상부에 클라리언트사 (Clariant)의 AX1020P(일반적으로 사용되는 포토레지스트 물질의 명칭) 포토레지스트를 코팅한 후 120℃에서 90초간 베이크하였다. 상기 베이크를 진행한 후, ASML사의 ArF 노광 장비를 이용하여 노광시키고, 120℃에서 90초간 다시 베이크하였다. 상기 노광한 웨이퍼를 TMAH 2.38중량%의 현상액을 사용하여 현상함으로써, 100nm L/S 패턴을 얻었다. 상기 100nm 패턴의 20포인트의 CD를 측정한 결과, CD의 표준 편차가 18.34nm로 나타났다.
실시예 1 : 본 발명에 의한 포토 레지스트 패턴 형성
193nm 파장에 대하여, 1.64의 굴절율을 가지며, 0.64의 흡광도를 가지는 DARC-20(동진 쎄미켐, 355Å 코팅용)인 유기 반사 방지막 조성물을 스핀 도포시킨 후 240℃에서 90초간 베이크하여 가교시킴으로써, 355Å의 두께로 유기 반사 방지막을 형성하였다. 상기 유기 반사 방지막의 상부에 다시 1.54의 굴절율을 가지며, 0.38의 흡광도를 가지는 DARC-21을 스핀 도포하고, 240℃에서 90초간 베이크하여 가교시킴으로써, 1000Å의 두께로 제 2 차 유기 반사 방지막을 형성하였다. 상기 제 2 차 유기 반사 방지막에 대해 e-MAX 식각 장비(AMAT사)를 사용하여 식각 공정을 진행하였다. 상기 식각 공정은 50mT/300W/ 150Ar/80CF4/20O2/20CO/20''의 조건으로 수행하였으며, 이러한 식각 공정을 진행하면, 상기 반사 방지막이 455Å(제 1 차 반사 방지막의 두께(355Å)와 제 2 차 반사 방지막의 두께(100Å)의 합)의 두께로 남게 된다.
이후, 상기 식각 공정이 진행된 유기 반사 방지막의 상부에 클라리언트사 (Clariant)의 AX1020P(일반적으로 사용되는 포토레지스트 물질의 명칭) 포토레지스트를 코팅한 후 120℃에서 90초간 베이크하였다. 상기 베이크를 진행한 후, ASML사의 ArF 노광 장비를 이용하여 노광시키고, 120℃에서 90초간 다시 베이크하였다. 상기 노광한 웨이퍼를 TMAH 2.38중량%의 현상액을 사용하여 현상함으로써, 100nm L/S 패턴을 얻었다. 상기 100nm 패턴의 20포인트의 CD를 측정한 결과, CD의 표준 편차가 5.82nm로 나타났다. 또한, 이러한 실시예에 있어서, 반사 방지막의 두게 변화에 따른 반사도의 변화를 측정하여, 도 2에 나타내었다.
실시예 2 : 본 발명에 의한 포토 레지스트 패턴 형성
193nm 파장에 대하여, 1.64의 굴절율을 가지며, 0.64의 흡광도를 가지는 DARC-20(동진 쎄미켐, 355Å 코팅용)인 유기 반사 방지막 조성물을 스핀 도포시킨 후 240℃에서 90초간 베이크하여 가교시킴으로써, 355Å의 두께로 유기 반사 방지막을 형성하였다. 상기 유기 반사 방지막의 상부에 다시 1.49의 굴절율을 가지며, 0.33의 흡광도를 가지는 DARC-22를 스핀 도포하고, 240℃에서 90초간 베이크하여 가교시킴으로써, 1000Å의 두께로 제 2 차 유기 반사 방지막을 형성하였다. 상기 제 2 차 유기 반사 방지막에 대해 e-MAX 식각 장비(AMAT사)를 사용하여 식각 공정을 진행하였다. 상기 식각 공정은 50mT/300W/ 150Ar/80CF4/20O2/20CO/20''의 조건으로 수행하였으며, 이러한 식각 공정을 진행하면, 상기 반사 방지막이 455Å(제 1 차 반사 방지막의 두께(355Å)와 제 2 차 반사 방지막의 두께(100Å)의 합)의 두께로 남게 된다.
이후, 상기 식각 공정이 진행된 유기 반사 방지막의 상부에 클라리언트사 (Clariant)의 AX1020P(일반적으로 사용되는 포토레지스트 물질의 명칭) 포토레지스트를 코팅한 후 120℃에서 90초간 베이크하였다. 상기 베이크를 진행한 후, ASML사의 ArF 노광 장비를 이용하여 노광시키고, 120℃에서 90초간 다시 베이크하였다. 상기 노광한 웨이퍼를 TMAH 2.38중량%의 현상액을 사용하여 현상함으로써, 100nm L/S 패턴을 얻었다. 상기 100nm 패턴의 20포인트의 CD를 측정한 결과, CD의 표준 편차가 3.39nm로 나타났다.
상기 비교에 및 실시예에서 볼 수 있는 바와 같이, 단일의 반사 방지막을 형성하고, 이에 대해 식각을 진행하여, 미세한 굴곡을 형성하는 경우에는 상기 굴곡으로 인한 반사 방지막의 두께 차이때문에 반사광이 발생하게 되며, 이러한 반사광으로 인하여, 형성된 포토 레지스트 패턴의 CD의 균일도가 저하되는 문제점이 발생할 수 있다. 이에 비하여, 서로 다른 굴절율 및 흡광도를 가지는 두 종류의 반사 방지막 조성물을 복합 도포하여, 반사 방지막을 형성하는 경우에는 빛의 간섭 현상에 의하여, 상기 반사광을 최소화할 수 있으며, 이에 따라, CD의 변동이 거의 일어나지 않게 되는 바, 상기 반사광에 의하여, CD의 균일도가 저하되는 것을 방지할 수 있음을 알 수 있다.
이러한 사실은 첨부한 도면을 통하여, 더욱 명확히 알 수 있는 바, 도 1을 참조하면, 단일 반사 방지막 만을 형성하는 경우에는 반사 방지막에 약 70Å의 두께 변화가 있는 경우, 반사도가 0.5% 이하에서 2.0%로 증가하게 되나. 서로 다른 굴절율 및 흡광도를 가지는 두 개의 반사 방지막을 복합 도포하여, 반사 방지막을 형성하는 경우, 도 2에서 볼 수 있는 바와 같이, 반사 방지막에 약 70Å의 두께 변화가 있더라도 반사도가 약 0.4% 이하에서 1.05% 정도로 되어, 반사 방지막의 두께 변화에 의한 반사광의 발생을 현저히 감소시킬 수 있음을 알 수 있다.
상기한 바와 같이, 본 발명에 의한 패턴 형성 방법에 따르면, 반사 방지막에 대해 식각을 진행하여, 미세한 굴곡을 형성함으로써, 패턴의 무너짐 현상을 방지할 수 있는 동시에, 서로 다른 굴절율 및 흡광도를 가지는 두 종류의 반사 방지막 조성물을 복합 도포하여 반사 방지막을 형성함으로써, 상기 미세한 굴곡때문에 생기는 반사 방지막의 두께 변화에 의한 반사광의 발생을 최소화할 수 있어서, 상기 반사광에 의하여, 포토 레지스트 패턴의 CD의 균일도가 저하되는 것을 방지할 수 있다.
도 1은 유기 반사 방지막의 두께와 반사도의 관계에 대한 그래프를 나타낸 도면이다.
도 2는 본 발명에 의한 패턴 형성 방법의 일실시예에 있어서, 유기 반사 방지막의 두께 변화에 따른 반사도의 변화에 대한 그래프를 나타낸 도면이다.

Claims (8)

  1. (a) 피식각층의 상부에 1.20-2.00의 굴절율 및 0.2-0.9의 흡광도를 가지는 제 1 차 유기 반사 방지막 조성물을 도포하고, 이에 대해 베이크를 진행하여 제 1 차 유기 반사 방지막을 형성하는 단계;
    (b) 상기 제 1 차 반사 방지막의 상부에, 제 1 차 반사 방지막 조성물과 다른 굴절율 및 흡광도를 가지되, 그 굴절율 및 흡광도는 각각 1.20-2.00 및 0.00-0.50의 범위에 있는 제 2 차 반사 방지막 조성물을 도포하고, 이에 대해 베이크를 진행하여 제 2 차 반사 방지막을 형성하는 단계;
    (c) 상기 형성된 반사 방지막에 대해 식각 공정을 진행하여, 반사 방지막 상에 미세한 굴곡을 형성하는 단계; 및
    상기 유기 반사 방지막의 상부에 포토 레지스트를 도포하고, 노광한 다음 현상하여 포토 레지스트 패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제 1 차 반사 방지막 조성물로는 DARC-20을 사용하고, 제 2 차 반사 방지막 조성물로는 DARC-21 또는 DARC-22을 사용함을 특징으로 하는 패턴 형성 방법.
  4. 제 1 항에 있어서, 상기 제 1 차 반사 방지막은 355Å의 두께로 형성하고, 제 2 차 반사 방지막은 1000Å의 두께로 형성함을 특징으로 하는 패턴 형성 방법.
  5. 제 1 항에 있어서, 상기 제 1 차 또는 제 2 차 반사 방지막에 대한 베이크 공정은 150-300℃의 온도에서 1-5분간 수행함을 특징으로 하는 패턴 형성 방법.
  6. 제 1 항 또는 제 5 항에 있어서, 상기 노광하기 전이나 후에 베이크 공정을 부가적으로 진행함을 특징으로 하는 패턴 형성 방법.
  7. 제 6 항에 있어서, 상기 베이크 공정은 70-200℃의 온도에서 수행됨을 특징으로 하는 패턴 형성 방법.
  8. 제 1 항에 의한 패턴 형성 방법을 통하여 제조되는 반도체 소자.
KR10-2002-0043038A 2002-07-22 2002-07-22 반도체 소자의 패턴 형성 방법 KR100510999B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0043038A KR100510999B1 (ko) 2002-07-22 2002-07-22 반도체 소자의 패턴 형성 방법
TW091137147A TWI235413B (en) 2002-07-22 2002-12-24 Method of forming semiconductor device pattern
US10/331,527 US6764964B2 (en) 2002-07-22 2002-12-30 Method for forming patterns of a semiconductor device
JP2003004089A JP4357177B2 (ja) 2002-07-22 2003-01-10 半導体素子のパターン形成方法及び半導体素子
DE10300765A DE10300765A1 (de) 2002-07-22 2003-01-11 Verfahren zum Bilden von Mustern auf einem Halbleiterbauelement
CNB031029027A CN1233021C (zh) 2002-07-22 2003-01-21 半导体器件的图案形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0043038A KR100510999B1 (ko) 2002-07-22 2002-07-22 반도체 소자의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20040009191A KR20040009191A (ko) 2004-01-31
KR100510999B1 true KR100510999B1 (ko) 2005-08-31

Family

ID=36637665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0043038A KR100510999B1 (ko) 2002-07-22 2002-07-22 반도체 소자의 패턴 형성 방법

Country Status (6)

Country Link
US (1) US6764964B2 (ko)
JP (1) JP4357177B2 (ko)
KR (1) KR100510999B1 (ko)
CN (1) CN1233021C (ko)
DE (1) DE10300765A1 (ko)
TW (1) TWI235413B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879293B2 (en) * 2001-09-28 2011-02-01 Orasure Technologies, Inc. Sample collector and test device
KR100562323B1 (ko) * 2004-06-30 2006-03-22 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
JP4466879B2 (ja) * 2004-12-03 2010-05-26 日産化学工業株式会社 二層型反射防止膜を用いたフォトレジストパターンの形成方法
EP1691238A3 (en) * 2005-02-05 2009-01-21 Rohm and Haas Electronic Materials, L.L.C. Coating compositions for use with an overcoated photoresist
WO2007030302A2 (en) * 2005-09-01 2007-03-15 Prescient Medical, Inc. Drugs coated on a device to treat vulnerable plaque
JP4563927B2 (ja) * 2005-12-02 2010-10-20 信越化学工業株式会社 基板及びその製造方法、並びにそれを用いたパターン形成方法
US8026040B2 (en) * 2007-02-20 2011-09-27 Az Electronic Materials Usa Corp. Silicone coating composition
WO2008104881A1 (en) 2007-02-27 2008-09-04 Az Electronic Materials Usa Corp. Silicon-based antifrelective coating compositions
CN101266913B (zh) * 2007-03-12 2010-05-26 旺宏电子股份有限公司 增进图案均匀度的方法
KR100986229B1 (ko) * 2008-04-23 2010-10-07 주식회사 퍼스텍아이앤씨 도어록 보조키
US20090274974A1 (en) * 2008-04-30 2009-11-05 David Abdallah Spin-on graded k silicon antireflective coating
US20100291475A1 (en) * 2009-05-12 2010-11-18 Chenghong Li Silicone Coating Compositions
CN103094072B (zh) * 2011-11-01 2016-03-30 无锡华润上华科技有限公司 改善晶圆上栅极光刻关键尺寸均匀性的方法
KR101970568B1 (ko) * 2012-12-14 2019-04-19 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430101A (ja) * 1990-05-28 1992-02-03 Mitsubishi Rayon Co Ltd 反射防止成形品の製造方法
KR19980048845A (ko) * 1996-12-18 1998-09-15 김광호 반도체소자의 패턴형성방법
KR20000076943A (ko) * 1999-03-25 2000-12-26 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 Ｃｄ 제어를 개선시키는 ａｒｃ
KR20030038554A (ko) * 2001-04-17 2003-05-16 소니 가부시끼 가이샤 반사방지필름 및 반사방지층부착 플라스틱기판

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543268A (en) 1992-05-14 1996-08-06 Tokyo Ohka Kogyo Co., Ltd. Developer solution for actinic ray-sensitive resist
EP0671662B1 (en) 1994-02-24 1999-01-20 Nec Corporation Method for developing a resist pattern
KR100307629B1 (ko) * 1999-04-30 2001-09-26 윤종용 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법
US6423650B2 (en) * 1999-08-09 2002-07-23 Advanced Micro Devices, Inc. Ultra-thin resist coating quality by increasing surface roughness of the substrate
US6479401B1 (en) * 1999-12-01 2002-11-12 Worldwide Semiconductor Manufacturing Corp. Method of forming a dual-layer anti-reflective coating
KR100393118B1 (ko) 2001-02-22 2003-07-31 현만석 반도체 소자의 레지스트 패턴 형성 방법 및 이 방법에서 사용되는 반도체 웨이퍼 세척액

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430101A (ja) * 1990-05-28 1992-02-03 Mitsubishi Rayon Co Ltd 反射防止成形品の製造方法
KR19980048845A (ko) * 1996-12-18 1998-09-15 김광호 반도체소자의 패턴형성방법
KR20000076943A (ko) * 1999-03-25 2000-12-26 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 Ｃｄ 제어를 개선시키는 ａｒｃ
KR20030038554A (ko) * 2001-04-17 2003-05-16 소니 가부시끼 가이샤 반사방지필름 및 반사방지층부착 플라스틱기판

Also Published As

Publication number Publication date
CN1471132A (zh) 2004-01-28
US20040014322A1 (en) 2004-01-22
JP2004056079A (ja) 2004-02-19
US6764964B2 (en) 2004-07-20
TWI235413B (en) 2005-07-01
KR20040009191A (ko) 2004-01-31
CN1233021C (zh) 2005-12-21
TW200402084A (en) 2004-02-01
DE10300765A1 (de) 2004-02-12
JP4357177B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
JP3315345B2 (ja) 半導体装置の製造方法
US5759755A (en) Semiconductor substrate containing anti-reflective layer
US8158335B2 (en) High etch resistant material for double patterning
US6524964B2 (en) Method for forming contact by using ArF lithography
KR100510999B1 (ko) 반도체 소자의 패턴 형성 방법
US8293454B2 (en) Process of making a lithographic structure using antireflective materials
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
US5443941A (en) Plasma polymer antireflective coating
JP2003051443A (ja) 半導体素子の微細パターン形成方法
US6177235B1 (en) Antireflection treatment of reflective surfaces
US20040259024A1 (en) Method of forming an underlayer of a bi-layer resist film and method of fabricating a semiconductor device using the same
EP1578855A1 (en) Organic bottom anti-reflective composition and patterning method using the same
US5744293A (en) Semiconductor device having antireflective layer containing organic resin with dispersed carbon particles
US7968270B2 (en) Process of making a semiconductor device using multiple antireflective materials
KR100494147B1 (ko) 반도체 소자의 패턴 형성 방법
JPH09167733A (ja) パターン形成方法
KR20080067131A (ko) 반도체 소자의 패턴 형성방법
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
He et al. Bottom antireflective coatings (BARCs) for 157-nm lithography
KR20030049245A (ko) 불화아르곤 노광원을 이용한 비트라인 형성 방법
KR20030049900A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20050011489A (ko) 반도체소자의 포토레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee