KR20050011489A - 반도체소자의 포토레지스트 패턴 형성방법 - Google Patents

반도체소자의 포토레지스트 패턴 형성방법 Download PDF

Info

Publication number
KR20050011489A
KR20050011489A KR1020030050621A KR20030050621A KR20050011489A KR 20050011489 A KR20050011489 A KR 20050011489A KR 1020030050621 A KR1020030050621 A KR 1020030050621A KR 20030050621 A KR20030050621 A KR 20030050621A KR 20050011489 A KR20050011489 A KR 20050011489A
Authority
KR
South Korea
Prior art keywords
photoresist
photoresist pattern
pattern
soluble resin
water
Prior art date
Application number
KR1020030050621A
Other languages
English (en)
Inventor
안준규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030050621A priority Critical patent/KR20050011489A/ko
Publication of KR20050011489A publication Critical patent/KR20050011489A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체소자의 포토레지스트 패턴 형성방법에 관한 것으로, 반도체기판 상부에 포토레지스트 조성물을 도포하여 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 선택적으로 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계와, 상기 구조의 전체표면 상부에 포토레지스트 조성물과 반응성이 없는 제 1 수용성 수지를 포토레지스트 패턴의 높이까지 도포하여 상기 포토레지스트 패턴과 패턴 사이에 측면보호막을 형성하는 단계와, 상기 구조의 전체표면 상부에 포토레지스트 조성물과 가교반응을 일으킬 수 있고, 제 1 수용성 수지와는 반응하지 않는 제 2 수용성 수지를 도포하는 단계와, 상기 결과물을 베이크하여 제 2 수용성 수지와 포토레지스트 패턴이 인접하는 부위에 상층보호막을 형성하는 단계와, 상기 결과물을 탈이온수로 현상하여 상층보호막이 형성된 포토레지스트 패턴을 얻는 단계를 포함하는 반도체소자의 포토레지스트 패턴 형성방법을 개시한다.

Description

반도체소자의 포토레지스트 패턴 형성방법{Method for Forming Photoresist Pattern of Semiconductor Device}
본 발명은 반도체소자의 포토레지스트 패턴 형성방법에 관한 것으로, 더욱상세하게는 ArF(193nm) 포토리소그래피 공정에 의해 형성된 패턴을 이용하여 피식각층을 식각할 때에 식각후 패턴에 줄무늬(striation)가 발생하는 것을 방지하기 위한 포토레지스트 패턴을 형성하는 방법에 관한 것이다.
반도체소자 제조공정에 있어 고감도의 초미세 패턴을 형성하기 위해, 근래에KrF(248nm) 또는 ArF(193nm) 등의 화학증폭성 DUV(Deep Ultra Violet) 포토레지스트가 각광을 받고 있으며, 그 조성은 광산발생제(photoacid generator)와 산에 민감하게 반응하는 구조의 고분자 화합물을 배합하여 제조한다.
이러한 포토레지스트의 작용 기전은 광산발생제가 광원으로부터 자외선 빛을 받게 되면 산을 발생시키고, 이렇게 발생된 산에 의해 노광후 베이크 공정에서 매트릭스 고분자 화합물의 주쇄 또는 측쇄가 반응하여 분해되거나, 가교결합되면서 고분자 화합물의 극성이 크게 변하여, 노광부위와 비노광부위가 현상액에 대해 서로 다른 용해도를 갖게 되는 것이다.
예를 들어, 포지티브 포토레지스트의 경우 노광부에서는 산이 발생되고, 발생된 산이 노광후 베이크 공정에서 매트릭스 고분자 화합물과 반응하여 고분자의 주쇄 또는 측쇄가 분해됨으로써 후속 현상공정에서 녹아 없어지게 된다. 반면, 비노광부위에서는 산이 발생되지 않으므로 본래의 고분자 화합물 구조를 그대로 갖기 때문에 후속 현상공정에서 녹지 않는다. 그 결과, 마스크의 상이 기판 위에 양화상으로 남겨진다.
현재까지 개발되어지고 있는 ArF(193nm) 포토레지스트에 의해 형성된 패턴은 그 거칠기(roughness)가 KrF(248nm) 포토레지스트에 의해 형성된 패턴에 비하여 열악한 특성을 나타낸다.
그 결과, 도 1에서 보이는 바와 같이 ArF(193nm) 포토레지스트에 의해 형성된 패턴을 이용하여 식각공정을 수행하였을 때 RIE(Reactive Ion Etch) 공정에서 ArF 포토레지스트의 낮은 선택비로 인하여 약하게 결합된 부분의 포토레지스트가 증발(evaporation)하여 패턴의 표면에 이온 폭격(ion bombardment) 현상을 일으키거나("I"로 표시됨), 플라즈마로부터 발생된 플루오로카본 폴리머가 포토레지스트와 응집 작용을 하여 패턴 표면에 덩어리 상태의 가교구조를 형성한다("A"로 표시됨).
도 2a는 종래기술에 따른 반도체소자의 포토레지스트 패턴을 이용하여 하부의 피식각층을 식각한 후 패턴 상부의 상태를 도시하는 단면도로서, 도 1에서 언급한 바와 같이 패턴의 표면에 이온 폭격 현상이 일어났거나, 덩어리 상태의 가교구조가 형성되어 있는 상태를 도시한다.
도 2b는 종래기술에 따른 반도체소자의 포토레지스트 패턴을 이용하여 하부의 피식각층을 식각한 후 패턴 측면의 상태를 도시하는 단면도로서, 포토레지스트 패턴의 변형된 형태로 인하여 하부의 피식각층인 질화막을 식각한 후 포토레지스트 패턴의 상부에 줄무늬(striation)가 발생한 것을 보여준다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, ArF(193nm) 포토리소그래피 공정에 의해 형성된 거칠기가 심한 패턴을 이용하여 피식각층을 식각할 때에, 포토레지스트 패턴이 RIE 공정이 진행되는 동안에 보다 향상된 안정도를가지도록 하기 위한 반도체소자의 포토레지스트 패턴 형성방법을 제공하는 것을 목적으로 한다.
도 1은 종래기술에 따른 반도체소자의 포토레지스트 패턴의 단면도.
도 2a는 종래기술에 따른 반도체소자의 포토레지스트 패턴을 이용하여 하부의 피식각층을 식각한 후 패턴 상부의 상태를 도시하는 단면도.
도 2b는 종래기술에 따른 반도체소자의 포토레지스트 패턴을 이용하여 하부의 피식각층을 식각한 후 패턴 측면의 상태를 도시하는 단면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체소자의 포토레지스트 패턴 형성방법을 도시하는 단면도.
< 도면의 주요부분에 대한 부호 설명 >
12 : 반도체기판 14 : 포토레지스트 패턴
16 : 측면보호막 18 : 제 2 수용성 수지층
20 : 상층보호막
상기 목적을 달성하기 위하여 본 발명에서는
(a) 반도체기판 상부에 포토레지스트 조성물을 도포하여 포토레지스트막을 형성하는 단계;
(b) 상기 포토레지스트막을 선택적으로 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계;
(c) 상기 구조의 전체표면 상부에 포토레지스트 조성물과 반응성이 없는 제 1 수용성 수지를 포토레지스트 패턴의 높이까지 도포하여 상기 포토레지스트 패턴과 패턴 사이에 측면보호막을 형성하는 단계;
(d) 상기 구조의 전체표면 상부에 포토레지스트 조성물과 가교반응을 일으킬 수 있고, 제 1 수용성 수지와는 반응하지 않는 제 2 수용성 수지를 도포하는 단계;
(e) 상기 결과물을 베이크하여 제 2 수용성 수지와 포토레지스트 패턴이 인접하는 부위에 상층보호막을 형성하는 단계; 및
(f) 상기 결과물을 탈이온수로 현상하여 상층보호막이 형성된 포토레지스트 패턴을 얻는 단계를 포함하는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법을 제공한다.
상기 단계를 포함하는 본 발명에 따른 반도체소자의 포토레지스트 패턴 형성방법에 있어서, 상기 (e) 단계의 베이크 공정은 80 내지 200℃의 온도에서 30 내지120초간 수행되는 것과,
상기 포토레지스트 조성물은 ArF(193nm)용인 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체소자의 포토레지스트 패턴 형성방법을 도시하는 단면도이다.
도 3a를 참조하면, 소정의 반도체기판(12) 상부에 ArF 포토레지스트 조성물을 도포한 후 베이크하여 2000 내지 5000Å 두께의 포토레지스트막(미도시)을 형성한 다음, 상기 포토레지스트막을 ArF 노광장비를 이용하여 선택적으로 노광하고, 통상의 현상액으로 현상하여 포토레지스트 패턴(14)을 형성한다.
도 3b를 참조하면, 상기 구조의 전체표면 상부에 제 1 수용성 수지를 포토레지스트 패턴(14)의 높이까지 도포한 후 베이크하여 포토레지스트 패턴(14)과 포토레지스트 패턴(14)의 사이에 포토레지스트 패턴(14)의 측면을 감싸는 측면보호막 (16)을 형성한다.
상기 제 1 수용성 수지는 포토레지스트 패턴(14)을 구성하는 포토레지스트 조성물과 반응성이 없는 화합물을 포함하는 것이다.
도 3c를 참조하면, 상기 구조의 전체표면 상부에 제 2 수용성 수지를 300 내지 1000Å 두께로 도포하여 제 2 수용성 수지층(18)을 형성한다.
상기 제 2 수용성 수지는 식각 내성(etching resistance)을 가지는 물질로서, 포토레지스트 패턴(14)을 구성하는 포토레지스트 조성물과 가교반응을 일으킬수 있고, 제 1 수용성 수지와는 반응하지 않는 화합물을 포함하는 것이다.
이때, 이전 공정에서 포토레지스트 패턴(14)과 포토레지스트 패턴(14)의 사이에 포토레지스트 패턴(14)의 측면을 감싸는 측면보호막(16)을 포토레지스트 패턴 (14)의 높이까지 형성하였기 때문에, 제 2 수용성 수지층(18)을 형성하였을 때 제 2 수용성 수지가 포토레지스트 패턴(14)의 측면에는 도포되지 않는다.
도 3d를 참조하면, 상기 결과물을 80 내지 200℃의 온도에서 30 내지 120초간 베이크하여 제 2 수용성 수지층(18)의 제 2 수용성 수지와 포토레지스트 패턴 (14)이 인접하는 부위에 300 내지 1000Å 두께의 상층보호막(20)을 형성한다.
이때, 상기 베이크 공정에 의해 제 2 수용성 수지로 구성되는 제 2 수용성 수지층(18)은 포토레지스트 패턴(14)과 상호 반응하여 가교결합을 일으킴으로써 상층보호막(20)을 형성시키는 반면, 제 1 수용성 수지로 구성되는 측면보호막(16)은 제 1 수용성 수지와 반응성이 없는 제 2 수용성 수지로 구성되는 제 2 수용성 수지층(18)과 상호 반응하지 않아 가교결합을 비롯한 기타 화학반응이 일어나지 않는다.
또한, 측면보호막(16)이 포토레지스트 패턴(14)의 높이까지 형성되기 때문에 제 2 수용성 수지와 포토레지스트 패턴(14)의 측면이 상호 반응하지 않기 때문에, 상층보호막(20)의 크기가 포토레지스트 패턴(14)의 크기와 동일하여 CD(Critical Dimension)에 변동이 생기지 않게 된다.
다음, 상기 결과물을 탈이온수로 현상하여 제 1 수용성 수지로 구성되는 측면보호막(16)과 함께 포토레지스트 패턴(14)과 반응하지 않은 채로 경화된 제 2 수용성 수지층(18)을 제거한다.
그 결과, 최종적으로 반도체기판(12) 상부에 상층보호막(20)이 형성된 포토레지스트 패턴(14)이 얻어진다.
이때, 상층보호막(20)은 식각 내성을 갖기 때문에 포토레지스트 패턴(14)의 상층부 표면을 보호하는 역할을 한다. 그 결과, 이후 RIE 공정이 진행되는 동안 포토레지스트 패턴(14)의 표면 형태가 변형되지 않기 때문에 식각후 포토레지스트 패턴(14)의 표면에 줄무늬(striation)가 발생하지 않는다.
아울러, 본 발명의 실시예로부터 얻어지는 포토레지스트 패턴(14)의 상층부에는 식각내성을 갖는 상층보호막(20)이 형성되기 때문에 초기 공정에서 포토레지스트막(14)의 두께를 낮출 수 있을 뿐만 아니라, CD 측정시에는 CD가 감소되지 않는다.
이상에서 살펴본 바와 같이, 본 발명에서는 ArF(193nm) 포토리소그래피 공정에 의해 형성된 패턴 상부에 식각내성을 갖는 상층보호막을 형성시킴으로써, 식각공정에서의 패턴 변형을 방지하여 식각후 패턴 표면에 줄무늬(striation)가 발생하지 않도록 할 수 있고, 포토레지스트 패턴의 두께를 낮출 수 있어 포토리소그래피 공정의 공정마진을 향상시킬 수 있다. 또한, ArF 포토레지스트 패턴의 취약점인 거칠기를 개선시킬 수 있으며, CD 측정시에는 CD가 감소되는 현상을 억제할 수 있다.

Claims (3)

  1. (a) 반도체기판 상부에 포토레지스트 조성물을 도포하여 포토레지스트막을 형성하는 단계;
    (b) 상기 포토레지스트막을 선택적으로 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계;
    (c) 상기 구조의 전체표면 상부에 포토레지스트 조성물과 반응성이 없는 제 1 수용성 수지를 포토레지스트 패턴의 높이까지 도포하여 상기 포토레지스트 패턴과 패턴 사이에 측면보호막을 형성하는 단계;
    (d) 상기 구조의 전체표면 상부에 포토레지스트 조성물과 가교반응을 일으킬 수 있고, 제 1 수용성 수지와는 반응하지 않는 제 2 수용성 수지를 도포하는 단계;
    (e) 상기 결과물을 베이크하여 제 2 수용성 수지와 포토레지스트 패턴이 인접하는 부위에 상층보호막을 형성하는 단계; 및
    (f) 상기 결과물을 탈이온수로 현상하여 상층보호막이 형성된 포토레지스트 패턴을 얻는 단계를 포함하는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 (e) 단계의 베이크 공정은 80 내지 200℃의 온도에서 30 내지 120초간 수행되는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 포토레지스트 조성물은 ArF(193nm)용인 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
KR1020030050621A 2003-07-23 2003-07-23 반도체소자의 포토레지스트 패턴 형성방법 KR20050011489A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030050621A KR20050011489A (ko) 2003-07-23 2003-07-23 반도체소자의 포토레지스트 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030050621A KR20050011489A (ko) 2003-07-23 2003-07-23 반도체소자의 포토레지스트 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20050011489A true KR20050011489A (ko) 2005-01-29

Family

ID=37223540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030050621A KR20050011489A (ko) 2003-07-23 2003-07-23 반도체소자의 포토레지스트 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20050011489A (ko)

Similar Documents

Publication Publication Date Title
TWI387998B (zh) 微影方法
US8084185B2 (en) Substrate planarization with imprint materials and processes
KR100475080B1 (ko) Si-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
US20200066536A1 (en) Method of forming mask
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
US6610616B2 (en) Method for forming micro-pattern of semiconductor device
KR20040094706A (ko) 이중 파장을 이용한 자기정렬 패턴 형성 방법
KR100598290B1 (ko) 리소그래피 공정의 감광막 패턴 형성 방법
US6669995B1 (en) Method of treating an anti-reflective coating on a substrate
JP2009139695A (ja) 半導体装置の製造方法
KR20050011489A (ko) 반도체소자의 포토레지스트 패턴 형성방법
JP5105862B2 (ja) 半導体素子の微細パターンの形成方法
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
KR100598296B1 (ko) 감광막 패턴 형성 방법
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR100596276B1 (ko) 감광막 패턴 형성 방법
KR100494147B1 (ko) 반도체 소자의 패턴 형성 방법
JPH0786147A (ja) パターン形成方法
KR20050059787A (ko) 알이엘에이씨에스 기술을 이용한 소자분리막 형성방법
KR20050038125A (ko) 미세 콘택홀 형성방법
JPS5990927A (ja) ホトリソグラフイ法
US8026183B2 (en) Method of forming a resist pattern
KR20030044473A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030032179A (ko) 레지스트 패턴의 형성방법
KR20050011872A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination