CN105990153B - 功率器件的分压结构的制备方法和功率器件 - Google Patents
功率器件的分压结构的制备方法和功率器件 Download PDFInfo
- Publication number
- CN105990153B CN105990153B CN201510096631.2A CN201510096631A CN105990153B CN 105990153 B CN105990153 B CN 105990153B CN 201510096631 A CN201510096631 A CN 201510096631A CN 105990153 B CN105990153 B CN 105990153B
- Authority
- CN
- China
- Prior art keywords
- power device
- partial
- injection region
- shallow junction
- type shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种功率器件的分压结构的制备方法和功率器件，其中，功率器件的分压结构的制备方法，包括：在晶圆片上形成外延层；在外延层上形成至少三个深结注入区；在至少三个深结注入区中的每两个相邻深结注入区形成的一个间隔区域形成P型浅结注入区，在至少三个深结注入区中的每两个相邻深结注入区形成的另一个间隔区域形成N型浅结注入区，其中，至少三个深结注入区的水平宽度小于P型浅结注入区的水平宽度，至少三个深结注入区的水平宽度小于N型浅结注入区的水平宽度。通过本发明的技术方案，可以消除表面氧化层的界面电荷对功率器件的分压结构的电势的影响，从而可以保证功率器件的分压结构的分压效果，进而提高功率器件的性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种功率器件的分压结构的制备方法和一种功率器件。
背景技术
目前，阻断高压是功率器件的最重要性能之一，功率器件经过设计可以在PN结和金属-半导体接触，MOS(Metal Oxide Semiconductor，场效应晶体管)界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在功率器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在功率器件边缘设计分压结构，用于减少功率器件的有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使功率器件的边缘和内部同时发生击穿。如图1所示，功率器件的截止环在分压结构和划片槽区域之间，分布在有源区的最外围，在高可靠性要求和模块封装的器件上是不可缺少的。
目前，场限环技术是功率器件中最为普遍采用的分压结构之一。它的工艺非常简单，可以与有源区一起扩散形成，无须增加工艺步骤。主结与场限环的间距、结深、环的宽度及环的个数都会影响到击穿电压的大小。如果间距选取的合适，使得主结与环结的电场强度同时达到临界击穿场强，则可以获得最高的击穿电压。一般情况下击穿电压随着环的个数的增加而增大，但并非线性增加。环的个数越多，占用芯片面积越大，设计时应考虑环个数与击穿电压大小。
如图2所示，相关技术中的场限环包括：衬底(晶圆片1)、外延层2、深结注入区3和有源区4。但是，这种场限环结构的缺点是表面氧化层的界面电荷会对器件表面电势产生很大影响，从而影响分压结构的分压效果，使击穿电压降低，进而影响功率器件的性能。
因此，如何消除表面氧化层的界面电荷会对器件表面电势产生的影响，成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的功率器件的分压结构的制备方法和功率器件，以消除表面氧化层的界面电荷对功率器件的分压结构的电势的影响，以及保证功率器件的分压结构的分压效果和功率器件的可靠性。
有鉴于此，本发明提出了一种功率器件的分压结构的制备方法，包括：在晶圆片上形成外延层；在所述外延层上形成至少三个深结注入区；在所述至少三个深结注入区中的每两个相邻深结注入区形成的一个间隔区域形成P型浅结注入区，在所述至少三个深结注入区中的每两个相邻深结注入区形成的另一个间隔区域形成N型浅结注入区，其中，所述至少三个深结注入区的水平宽度小于所述P型浅结注入区的水平宽度，所述至少三个深结注入区的水平宽度小于所述N型浅结注入区的水平宽度。
在该技术方案中，通过在至少三个深结注入区中的每两个相邻深结注入区形成的一个间隔区域形成P型浅结注入区，用于减小氧化层中的正电荷在表面形成的电子积累层形成的电场尖峰，以及在至少三个深结注入区中的每两个相邻深结注入区形成的另一个间隔区域形成N型浅结注入区，用于防止氧化层中负电荷在表面形成空穴反型层，这种具有P型浅结注入区和N型浅结注入区的功率器件的分压结构可以消除表面氧化层的界面电荷对功率器件的分压结构的电势的影响，从而可以保证功率器件的分压结构的分压效果，进而提高功率器件的性能。
在上述技术方案中，优选地，采用离子注入工艺形成所述至少三个深结注入区。
在上述技术方案中，优选地，采用离子注入工艺形成所述N型浅结注入区，采用离子注入工艺形成所述P型浅结注入区。
在上述技术方案中，优选地，形成所述至少三个深结注入区的离子注入工艺的能量高于形成所述N型浅结注入区的能量。
在上述技术方案中，优选地，形成所述至少三个深结注入区的离子注入工艺的剂量高于形成所述N型浅结注入区的剂量。
在上述技术方案中，优选地，形成所述至少三个深结注入区的离子注入工艺的能量高于形成所述P型浅结注入区的能量。
在上述技术方案中，优选地，形成所述至少三个深结注入区的离子注入工艺的剂量高于形成所述P型浅结注入区的剂量。
在上述技术方案中，优选地，所述外延层为N型外延层，所述至少三个深结注入区为P型深结注入区。
在上述技术方案中，优选地，所述外延层为P型外延层，所述至少三个深结注入区为N型深结注入区。
根据本发明的另一方面，还提出了一种功率器件，采用如上述任一项技术方案所述的功率器件的分压结构的制备方法制备而成。
在该技术方案中，通过在至少三个深结注入区中的每两个相邻深结注入区形成的一个间隔区域形成P型浅结注入区，以及在至少三个深结注入区中的每两个相邻深结注入区形成的另一个间隔区域形成N型浅结注入区，消除了表面氧化层的界面电荷对功率器件的分压结构的电势的影响，从而可以保证功率器件的分压结构的分压效果，进而提高功率器件的性能。
通过以上技术方案，通过在功率器件中形成P型浅结注入区和N型浅结注入区，可以消除表面氧化层的界面电荷对功率器件的分压结构的电势的影响，从而可以保证功率器件的分压结构的分压效果，进而提高功率器件的性能。
附图说明
图1示出了相关技术中的功率器件的结构的示意图；
图2示出了相关技术中的场限环的结构的示意图；
图3示出了根据本发明的一个实施例的功率器件的分压结构的制备方法的示意流程图；
图4示出了根据本发明的一个实施例的功率器件的分压结构的外延层的形成示意图；
图5示出了根据本发明的一个实施例的功率器件的分压结构的深结注入区的形成示意图；
图6示出了根据本发明的一个实施例的功率器件的分压结构的P型浅结注入区的形成示意图；
图7示出了根据本发明的一个实施例的功率器件的分压结构的N型浅结注入区的形成示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图3示出了根据本发明的一个实施例的功率器件的分压结构的制备方法的示意流程图。
如图3所示，根据本发明的一个实施例的功率器件的分压结构的制备方法，包括：步骤302，在晶圆片上形成外延层；步骤304，在所述外延层上形成至少三个深结注入区；步骤306，在所述至少三个深结注入区中的每两个相邻深结注入区形成的一个间隔区域形成P型浅结注入区，在所述至少三个深结注入区中的每两个相邻深结注入区形成的另一个间隔区域形成N型浅结注入区，其中，所述至少三个深结注入区的水平宽度小于所述P型浅结注入区的水平宽度，所述至少三个深结注入区的水平宽度小于所述N型浅结注入区的水平宽度。
在该技术方案中，通过在至少三个深结注入区中的每两个相邻深结注入区形成的一个间隔区域形成P型浅结注入区，用于减小氧化层中的正电荷在表面形成的电子积累层形成的电场尖峰，以及在至少三个深结注入区中的每两个相邻深结注入区形成的另一个间隔区域形成N型浅结注入区，用于防止氧化层中负电荷在表面形成空穴反型层，这种具有P型浅结注入区和N型浅结注入区的功率器件的分压结构可以消除表面氧化层的界面电荷对功率器件的分压结构的电势的影响，从而可以保证功率器件的分压结构的分压效果，进而提高功率器件的性能。
在上述技术方案中，优选地，采用离子注入工艺形成所述至少三个深结注入区。
在上述技术方案中，优选地，采用离子注入工艺形成所述N型浅结注入区，采用离子注入工艺形成所述P型浅结注入区。
在上述技术方案中，优选地，形成所述至少三个深结注入区的离子注入工艺的能量高于形成所述N型浅结注入区的能量。
在上述技术方案中，优选地，形成所述至少三个深结注入区的离子注入工艺的剂量高于形成所述N型浅结注入区的剂量。
在上述技术方案中，优选地，形成所述至少三个深结注入区的离子注入工艺的能量高于形成所述P型浅结注入区的能量。
在上述技术方案中，优选地，形成所述至少三个深结注入区的离子注入工艺的剂量高于形成所述P型浅结注入区的剂量。
在上述技术方案中，优选地，所述外延层为N型外延层，所述至少三个深结注入区为P型深结注入区。
在上述技术方案中，优选地，所述外延层为P型外延层，所述至少三个深结注入区为N型深结注入区。
下面结合图4至图7对根据本发明的实施例的功率器件的制备方法进行具体说明，其中，图4至图7中的标号及其对应的结构名称为：1晶圆片，2外延层，3深结注入区，5N型浅结注入区，6P型浅结注入区。
如图4所示，在晶圆片1上形成外延层2。
如图5所示，在外延层2上形成至少三个深结注入区3。
如图6所示，在至少三个深结注入区3中的每两个相邻深结注入区形成的一个间隔区域形成P型浅结注入区6，其中，多个P型浅结注入区6的水平宽度可以不相等。
如图7所示，在至少三个深结注入区3中的每两个相邻深结注入区形成的另一个间隔区域形成N型浅结注入区5以完成功率器件的分压结构的制备过程，其中，多个N型浅结注入区的水平宽度可以不相等。
以上结合附图详细说明了本发明的技术方案，考虑到如何设计功率器件的分压结构的制备方法和结构以实现消除表面氧化层的界面电荷会对器件表面电势产生的影响的技术问题。因此，本发明提出了一种率器件的分压结构的制备方法和一种功率器件，通过在功率器件中形成P型浅结注入区和N型浅结注入区，可以消除表面氧化层的界面电荷对功率器件的分压结构的电势的影响，从而可以保证功率器件的分压结构的分压效果，进而提高功率器件的性能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种功率器件的分压结构的制备方法，其特征在于，包括：
在晶圆片上形成外延层；
在所述外延层上形成至少三个深结注入区；
在所述至少三个深结注入区中的每两个相邻深结注入区形成的一个间隔区域形成P型浅结注入区，在所述至少三个深结注入区中的每两个相邻深结注入区形成的另一个间隔区域形成N型浅结注入区，
其中，所述至少三个深结注入区的水平宽度小于所述P型浅结注入区的水平宽度，所述至少三个深结注入区的水平宽度小于所述N型浅结注入区的水平宽度；
采用离子注入工艺形成所述至少三个深结注入区；
采用离子注入工艺形成所述N型浅结注入区，采用离子注入工艺形成所述P型浅结注入区。
2.根据权利要求1所述的功率器件的分压结构的制备方法，其特征在于，形成所述至少三个深结注入区的离子注入工艺的能量高于形成所述N型浅结注入区的能量。
3.根据权利要求1所述的功率器件的分压结构的制备方法，其特征在于，形成所述至少三个深结注入区的离子注入工艺的剂量高于形成所述N型浅结注入区的剂量。
4.根据权利要求1所述的功率器件的分压结构的制备方法，其特征在于，形成所述至少三个深结注入区的离子注入工艺的能量高于形成所述P型浅结注入区的能量。
5.根据权利要求1所述的功率器件的分压结构的制备方法，其特征在于，形成所述至少三个深结注入区的离子注入工艺的剂量高于形成所述P型浅结注入区的剂量。
6.根据权利要求1至5中任一项所述的功率器件的分压结构的制备方法，其特征在于，所述外延层为N型外延层，所述至少三个深结注入区为P型深结注入区。
7.根据权利要求1至5中任一项所述的功率器件的分压结构的制备方法，其特征在于，所述外延层为P型外延层，所述至少三个深结注入区为N型深结注入区。
8.一种功率器件，其特征在于，采用权利要求1至7中任一项所述的功率器件的分压结构的制备方法加工而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510096631.2A CN105990153B (zh) | 2015-03-04 | 2015-03-04 | 功率器件的分压结构的制备方法和功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510096631.2A CN105990153B (zh) | 2015-03-04 | 2015-03-04 | 功率器件的分压结构的制备方法和功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990153A CN105990153A (zh) | 2016-10-05 |
| CN105990153B true CN105990153B (zh) | 2019-05-28 |
Family
ID=57038247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510096631.2A Active CN105990153B (zh) | 2015-03-04 | 2015-03-04 | 功率器件的分压结构的制备方法和功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990153B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108091686A (zh) * | 2017-12-15 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 半导体功率器件、半导体功率器件的分压环结构及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931217A (zh) * | 2011-08-10 | 2013-02-13 | 株式会社东芝 | 半导体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015770A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 電力用半導体素子 |
| GB2385857B (en) * | 2002-02-27 | 2004-04-21 | Reckitt Benckiser Nv | Washing materials |
-
2015
- 2015-03-04 CN CN201510096631.2A patent/CN105990153B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931217A (zh) * | 2011-08-10 | 2013-02-13 | 株式会社东芝 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990153A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101981700B (zh) | 用于碳化硅器件的双保护环边缘终端和制造具有双保护环边缘终端的碳化硅器件的方法 | |
| US7282386B2 (en) | Schottky device and method of forming | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| KR101745437B1 (ko) | 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스 | |
| US20220406929A1 (en) | Silicon carbide mosfet device and cell structure thereof | |
| CN105448961B (zh) | 超结器件的终端保护结构 | |
| CN104167442B (zh) | 一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管 | |
| CN104810408A (zh) | 一种超势垒整流器件及其制造方法 | |
| CN103972282A (zh) | 反向阻断半导体器件和制造反向阻断半导体器件的方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| US20180138322A1 (en) | Deep Trench MOS Barrier Junction All Around Rectifier and MOSFET | |
| CN107564951A (zh) | 具有完全耗尽的沟道区的功率半导体器件 | |
| US20150069412A1 (en) | Schottky barrier diode and method for manufacturing schottky barrier diode | |
| CN102129997B (zh) | N型超结vdmos中p型柱的形成方法 | |
| US9257544B2 (en) | Semiconductor device and fabrication method of semiconductor device | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| US9252212B2 (en) | Power semiconductor device | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN105990153B (zh) | 功率器件的分压结构的制备方法和功率器件 | |
| CN104916705A (zh) | Jfet及其制造方法 | |
| CN105185830B (zh) | 功率晶体管及其结终端结构 | |
| CN106340534A (zh) | 场限环和结终端扩展复合分压结构及该结构的制造方法 | |
| CN104617094A (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
| CN103199107B (zh) | 半导体器件及制造方法 | |
| CN106298898A (zh) | 垂直导电功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |