DE112014006054T5 - Vertikale Halbleitereinrichtung - Google Patents

Vertikale Halbleitereinrichtung Download PDF

Info

Publication number
DE112014006054T5
DE112014006054T5 DE112014006054.2T DE112014006054T DE112014006054T5 DE 112014006054 T5 DE112014006054 T5 DE 112014006054T5 DE 112014006054 T DE112014006054 T DE 112014006054T DE 112014006054 T5 DE112014006054 T5 DE 112014006054T5
Authority
DE
Germany
Prior art keywords
region
conductivity type
impurity concentration
layer
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112014006054.2T
Other languages
English (en)
Inventor
Sachiko Aoi
Yukihiko Watanabe
Katsumi Suzuki
Naohiro Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE112014006054T5 publication Critical patent/DE112014006054T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[Zu lösendes Problem] Die Spanungsfestigkeit des peripheren Gebiets 6 der Halbleitereinrichtung 2 ist zu verbessern. [Mittel zum Lösen des Problems] Eine Resurf-Schicht 32 und ein Schutzring 30 sind in einem peripheren Gebiet 6 an einer Position auf der Oberfläche des Halbleitersubstrats gebildet. Der Schutzring 30 ist tiefer gebildet als die Resurf-Schicht 32. Wenn der Schutzring 30 flach ist, ist das Verunreinigungskonzentrationsverhältnis der Resurf-Schicht 32 klein und der Widerstand ist klein, deswegen wird das Potenzial an dem tiefen Abschnitt der Resurf-Schicht 32 unstabil, und die Resurf-Schicht 32 übt nicht ausreichend den Effekt des Verbesserns der Spannungsfestigkeit aus. Wenn der Schutzring 30 tief ist, ist das Verunreinigungskonzentrationsverhältnis des Schutzrings 30 groß und der Widerstand ist klein, deswegen wird das Potenzial an dem tiefen Abschnitt der Resurf-Schicht 32 durch den Schutzring reguliert und die Resurf-Schicht 32 übt ausreichend den Effekt des Verbesserns der Spannungsfestigkeit aus.

Description

  • [Technisches Gebiet]
  • Eine vertikale Halbleitereinrichtung, die eine vordere Oberflächenelektrode, die auf einer vorderen Oberfläche eines Halbleitersubstrats gebildet ist, und eine hintere Oberflächenelektrode, die auf einer hinteren Oberfläche des Halbleitersubstrats gebildet ist, aufweist, und in der Lage ist, den Widerstand zwischen der vorderen Oberflächenelektrode und der hinteren Oberflächenelektrode zu variieren, ist in der dieser Spezifikation offenbart. Insbesondere ist eine vertikale Halbleitereinrichtung, die ein Elementgebiet, in dem eine Halbleiterstruktur zum Variieren des Widerstands gebildet ist, und ein peripheres Gebiet, das das Elementgebiet umgibt, aufweist, offenbart.
  • [Stand der Technik]
  • Vertikale Halbleitereinrichtungen, in denen eine an eine Gateelektrode angelegte Spannung den Widerstand zwischen einer vorderen Oberflächenelektrode und einer hinteren Oberflächenelektrode ändert, sind bekannt. Ein MOS weist ein Köpergebiet, das ein Sourcegebiet und ein Driftgebiet trennt, und eine Gateelektrode, die dem Körpergebiet durch eine Gateisolationsschicht zugewandt ist, auf. Oder ein IGBT weist ein Körpergebiet, das ein Emittergebiet und ein Driftgebiet trennt, und eine Gateelektrode, die dem Körpergebiet durch eine Gateisolationsschicht zugewandt ist, auf. In jedem Fall weisen sie ein Gebiet des zweiten Leitfähigkeitstyps (Körpergebiet) auf, das ein vorderes Oberflächenseitengebiet des ersten Leitfähigkeitstyps (ein Sourcegebiet oder ein Emittergebiet) und ein hinteres Oberflächenseitengebiet des ersten Leitfähigkeitstyps (Driftgebiet) trennt, und die Gateelektrode, die dem Gebiet des zweiten Leitfähigkeitstyps durch die Gateisolationsschicht zugewandt ist, auf. Wenn eine Einschaltspannung an die Gateelektrode angelegt wird, wird ein Bereich, der der Gateelektrode durch die Gateisolationsschicht zugewandt ist, in dem Gebiet des zweiten Leitfähigkeitstyps (Körpergebiet) in die erste Leitfähigkeit invertiert, und der Widerstand zwischen der vorderen Oberflächenelektrode und der hinteren Oberflächenelektrode nimmt ab.
  • Wenn die zwischen der vorderen Oberflächenelektrode und der hinteren Oberflächenelektrode angelegte Spannung wächst, tritt selbst, wenn die Einschaltspannung nicht an die Gateelektrode angelegt ist, ein Phänomen auf, bei dem ein Strom zwischen der vorderen Oberflächenelektrode und der hinteren Oberflächenelektrode fließt. In dieser Spezifikation wird dieses Phänomen als ein Durchbruch einer Spannungsfestigkeit bezeichnet. Um die Spannungsfestigkeit zu erhöhen, werden verschiedene Verbesserungen in einer Halbleiterstruktur, die in einem Elementgebiet gebildet ist, gemacht.
  • Wenn die zwischen der vorderen Oberflächenelektrode und der hinteren Oberflächenelektrode angelegte Spannung wächst, fließt selbst, wenn die Halbleiterstruktur, die in dem Elementgebiet gebildet ist, verbessert ist, ein Strom zwischen der vorderen Oberflächenelektrode und der hinteren Oberflächenelektrode durch ein peripheres Gebiet des Halbleitersubstrats. Die Halbleiterstruktur in dem peripheren Gebiet benötigt auch eine Verbesserung, um die Spannungsfestigkeit zu verbessern.
  • Eine Technologie, um ein Verunreinigungsgebiet des zweiten Leitfähigkeitstyps in einen Bereich, der der vorderen Oberfläche eines Halbleitersubstrats zugewandt ist, der das Elementgebiet umgibt, zu bilden, ist in Patentliteraturen 1 und 2 offenbart. Weil er das Elementgebiet umgibt, ist er in einer Ringform. Gemäß der Technologie in Patentliteraturen 1 und 2 sind eine Vielzahl von ringartigen Gebieten mehrfach um das Elementgebiet angeordnet. In dieser Spezifikation wird diese Technologie als eine Schutzringstruktur bezeichnet. Eine Schutzringstruktur, die in dem peripheren Gebiet angebracht ist, verbessert die Spannungsfestigkeit in dem peripheren Gebiet.
  • In 9 der Patentliteratur 1 ist eine Technologie, um ein Gebiet des zweiten Leitfähigkeitstyps (in Patentliteratur 1 wird diese als eine P+-potenzialfixierte- Schicht bezeichnet) bei einer mittleren Tiefe des hinteren Oberflächenseitengebiets des ersten Leitfähigkeitstyps (Driftgebiets) offenbart, um weiter die Spannungsfestigkeit in dem peripheren Gebiet zusätzlich zu der Schutzringstruktur zu verbessern. Gemäß der Technologie der Patentliteratur 1 sind eine Vielzahl von Gebieten des zweiten Leitfähigkeitstyps mit Abständen (d.h. an voneinander getrennten Positionen angebracht).
  • In Patentliteratur 2 ist eine Technologie, um eine Verunreinigungsschicht des zweiten Leitfähigkeitstyps (in Patentliteratur 2 wird dies als eine Resurf-Schicht bezeichnet) in einem Bereich, der der vorderen Oberfläche des Halbleitersubstrats zugewandt ist, offenbart, um die Spannungsfestigkeit in dem peripheren Gebiet zusätzlich zu der Schutzringstruktur zu verbessern. Sowohl die Resurf- Schicht als auch der Schutzring sind vom zweiten Leitfähigkeitstyp, jedoch kann die Resurf-Schicht von dem Schutzring unterschieden werden, weil das Verunreinigungskonzentrationsverhältnis des ersteren kleiner ist als das Verunreinigungskonzentrationsverhältnis des zweiteren. In Patentliteratur 2 ist die Schutzringstruktur in einem Bereich gebildet, die durch die Resurf-Schicht umschlossen ist.
  • [Referenzliste]
  • [Patentliteratur]
    • Patentliteratur 1: Japanische Patentanmeldungsoffenlegung Nr. 2007-311822
    • Patentliteratur 2: Japanische Patentanmeldungsoffenlegung Nr. 2003-101039
  • [Zusammenfassung der Erfindung]
  • [Lösung des Problems]
  • Um eine Halbleitereinrichtung von einem Durchbrechen zu schützen, ist es nötig, die Spannungsfestigkeit in einem peripheren Gebiet zu verbessern.
  • Gemäß der Struktur des „Anbringens einer Schutzringstruktur und einer Vielzahl von Gebieten des zweiten Leitfähigkeitstyps bei einer mittleren Tiefe eines hinteren Oberflächenseitengebiets des ersten Leitfähigkeitstyps mit Abständen“ die in Patentliteratur 1 beschrieben ist, entwickelt sich eine Verarmungsschicht nicht vollständig von einer Grenzfläche zwischen dem Gebiet des zweiten Leitfähigkeitstyps bmit Abständen und dem hinteren Oberflächenseitengebiet des ersten Leitfähigkeitstyps. Deswegen kann sie nicht vollständig die Spannungsfestigkeit in dem peripheren Gebiet verbessern.
  • Die Struktur des „Anbringens einer Schutzringstruktur innerhalb einer Resurf-Schicht“, die in Patentliteratur 2 beschrieben ist, kann auch nicht vollständig die Spannungsfestigkeit in dem peripheren Gebiet verbessern. Sie präsentiert ein Problem darin, dass sich insbesondere, wenn ein Halbleitersubstrat aus SiC gebildet ist, die Verarmungsschicht nicht in die Resurf-Schicht ausdehnt, weil der Widerstand der Resurf-Schicht hoch ist.
  • Diese Spezifikation schlägt eine Halbleiterstruktur vor, um vollständig die Spannungsfestigkeit in dem peripheren Gebiet zu verbessern.
  • [Einrichtung zum Lösung des Problems]
  • Die in dieser Spezifikation offenbarte Halbleitereinrichtung weist ein Elementgebiet und ein peripheres Gebiet auf, das das Elementgebiet umgibt, wenn das Halbleitersubstrat in einer Aufsicht gesehen wird.
  • Das Elementgebiet weist auf: eine vordere Oberflächenelektrode, die auf der vorderen Oberfläche eines Halbleitersubstrats gebildet ist, eine hintere Oberflächenelektrode, die auf der hinteren Oberfläche des Halbleitersubstrats gebildet ist, ein vorderes Oberflächenseitengebiet des ersten Leitfähigkeitstyps, das zu der vorderen Oberflächenelektrode leitend ist (in einem MOS ist es ein Sourcegebiet und in einem IGBT ist es ein Emittergebiet), ein hinteres Oberflächenseitengebiet des ersten Leitfähigkeitstyps, das zu der hinteren Oberflächenelektrode leitend ist (Driftgebiet), ein Gebiet des zweiten Leitfähigkeitstyps (Körpergebiet), das das vordere Oberflächenseitengebiet des ersten Leitfähigkeitstyps und das hintere Oberflächenseitengebiet des ersten Leitfähigkeitstyps trennt, und eine Gateelektrode, die dem Gebiet des zweiten Leitfähigkeitstyps über eine Gateisolationsschicht an einer Position zugewandt ist, die das vordere Oberflächenseitengebiet des ersten Leitfähigkeitstyps und das hintere Oberflächenseitengebiet des ersten Leitfähigkeitstyps trennt. Mit der obigen Halbleiterstruktur ändert die Spannung der Gateelektrode den Widerstand zwischen der vorderen Oberflächenelektrode und der hinteren Oberflächenelektrode.
  • Das periphere Gebiet der Halbleitereinrichtung, die in dieser Spezifikation offenbart ist, weist eine Mehrfachstruktur einer Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps auf, die in einem Bereich gebildet ist, der der vorderen Oberfläche des Halbleitersubstrats zugewandt ist, und ein ringartiges Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, das das Elementgebiet in einem Bereich umgibt, der der vorderen Oberfläche des Halbleitersubstrats zugewandt ist. Die Schicht des zweiten Leitfähigkeitstyps und das ringartige Gebiet des zweiten Leitfähigkeitstyps, die in dem peripheren Gebiet gebildet sind, enthalten beide Verunreinigungen des zweiten Leitfähigkeitstyps, jedoch ist das Verunreinigungskonzentrationsverhältnis des ersteren kleiner als das Verunreinigungskonzentrationsverhältnis des zweiteren. In dieser Spezifikation wird die erstere als eine Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps bezeichnet, während die zweitere als ein ringartiges Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps bezeichnet wird.
  • Die Technologie, um die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps und das ringartige Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps in dem Bereich zu bilden, der der vorderen Oberfläche des Halbleitersubstrats in dem peripheren Gebiet der Halbleitereinrichtung zugewandt ist, wird in Patentliteratur 2 beschrieben. Jedoch ist diese Technologie allein nicht ausreichend, um die Spannungsfestigkeit in dem peripheren Gebiet zu verbessern. Nach der Forschung wurde der Grund davon identifiziert.
  • Die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps hat ein niedriges Verunreinigungskonzentrationsverhältnis und einen hohen Widerstand. Das ringartige Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist in der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps gebildet, und der Widerstand des ringartigen Gebiets hoher Verunreinigungskonzentration ist niedrig. Der Bereich, um das ringartige Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps zu bilden, ist flacher als der Bereich, um die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps zu bilden. Ein elektrisches Potenzial an einem tiefen Abschnitt der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps wird sehr verschieden von dem elektrischen Potenzial des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps. Wenn das elektrische Potenzial des tiefen Abschnitts der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps nicht durch das elektrische Potenzial des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps reguliert wird, ist es schwierig, einen ausreichenden Effekt beim Verbessern der Spannungsfestigkeit unter Verwendung der Schicht niedriger Konzentration des zweiten Leitfähigkeitstyps zusammen mit dem ringartigen Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps zu erhalten. Gemäß der herkömmlichen Technologie wurde die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps zusammen mit dem ringartigen Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps verwendet, jedoch war die zweitere flacher als die erstere, und deswegen wurde gefunden, dass der beabsichtige Effekt nicht erhalten wurde.
  • Die in dieser Spezifikation offenbarte Technologie wurde basierend auf den obigen Erkenntnissen kreiert. Gemäß der Halbleitereinrichtung, die in dieser Spezifikation offenbart ist, erstreckt sich das ringartige Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps tiefer zu der hinteren Oberflächenseite als die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps.
  • Gemäß der obigen Halbleitereinrichtung wird eine Kombination aus „der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps und des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps in dem peripheren Gebiet des Halbleitersubstrats gebildet, bei dem das ringartige Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps mit niedrigem Widerstand sich tiefer als die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps mit hohem Widerstand erstreckt.
  • Gemäß der obigen Struktur erreicht das ringartige Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps mit niedrigem Widerstand den tiefen Abschnitt der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps mit hohem Widerstand, in dem das elektrische Potenzial des tiefen Abschnitts der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps durch das elektrische Potenzial des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps reguliert wird. Dann arbeitet die Technologie, die die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps zusammen mit dem ringartigen Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps verwendet, wie beabsichtigt, wobei sich die Verarmungsschicht in einem breiten Bereich der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ausdehnt. Dadurch wird die Spannungsfestigkeit in dem peripheren Gebiet vollständig verbessert.
  • Es ist wünschenswert, dass die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps zu der vorderen Oberflächenelektrode leitend ist. Dafür wird das Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps auf einer partiellen vorderen Oberfläche der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps so gebildet, dass sie einen ohmschen Kontakt mit der vorderen Oberflächenelektrode bildet. In diesem Fall ist es wünschenswert, dass die Tiefe des Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps kleiner als die Tiefe der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist, die kleiner als die Tiefe des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist.
  • Ferner ist es wünschenswert, dass das Verunreinigungskonzentrationsverhältnis des Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps größer als das Verunreinigungskonzentrationsverhältnis des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist, das größer als das Verunreinigungskonzentrationsverhältnis der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist.
  • [Kurze Beschreibung der Zeichnungen]
  • 1: eine Querschnittsansicht eines Bereichs, der sich von dem Elementgebiet zu dem peripheren Gebiet der Halbleitereinrichtung des Ausführungsbeispiels 1 erstreckt.
  • 2: eine Querschnittsansicht eines Bereichs, der sich von dem Elementgebiet zu dem peripheren Gebiet der Halbleitereinrichtung des Ausführungsbeispiels 2 erstreckt.
  • 3: eine Querschnittsansicht eines Bereichs, der sich von dem Elementgebiet zu dem peripheren Gebiet der Halbleitereinrichtung des Ausführungsbeispiels 3 erstreckt.
  • 4: ein Graph, der eine Beziehung zwischen der Spannungsfestigkeit des peripheren Gebiets, der Tiefe der Resurf-Schicht, und der Tiefe des Schutzrings illustriert.
  • 5: ein Graph, der eine Beziehung zwischen der Spannungsfestigkeit des peripheren Gebiets, des Verunreinigungskonzentrationsverhältnisses des Kontaktgebiets, des Verunreinigungskonzentrationsverhältnisses der Resurf-Schicht, und des Verunreinigungskonzentrationsverhältnisses des Schutzrings illustriert.
  • [Beschreibung der Ausführungsbeispiele]
  • Die in dieser Spezifikation offenbarten technischen Merkmale sind unten angegeben. Die unten beschriebenen Gegenstände haben unabhängig einzeln eine technische Nützlichkeit.
  • (Erstes Merkmal)
  • Das Halbleitersubstrat ist SiC und die Halbleitereinrichtung ist ein MOS. In dieser Spezifikation ist der erste Leitfähigkeitstyp ein n-Typ, während der zweite Leitfähigkeitstyp ein p-Typ ist. In dem Elementgebiet ist eine geschichtete Struktur von der vorderen Oberfläche zu der hinteren Oberfläche des Halbleitersubstrats gebildet, in der ein vorderes Oberflächenseitengebiet des ersten Leitfähigkeitstyps (Sourcegebiet des n-Typs), ein Gebiet des zweiten Leitfähigkeitstyps (Körpergebiet des p-Typs), ein hinteres Oberflächenseitengebiet des ersten Leitfähigkeitstyps (Driftgebiet des n-Typs), und ein Gebiet des ersten Leitfähigkeitstyps (Draingebiet des n-Typs) in dieser Reihenfolge geschichtet sind. Ein Graben, der durch das Sourcegebiet des n-Typs und das Körpergebiet des p-Typs geht und das Driftgebiet des n-Typs erreicht, ist von der vorderen Oberfläche des Halbleitersubstrats aus gebildet. Die Wände des Grabens sind mit einer Gateisolationsschicht bedeckt und eine Grabengateelektrode ist darin eingefüllt.
  • (Zweites Merkmal)
  • Die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps (p-Typ), die in dem peripheren Gebiet gebildet ist, setzt sich zu dem Körpergebiet des p-Typs fort, was als eine Resurf-Schicht bezeichnet wird. Das ringartige Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps umgibt mehrfach das Elementgebiet, was als ein Schutzring bezeichnet wird.
  • (Drittes Merkmal)
  • Das Halbleitersubstrat ist aus SiC gebildet und ein Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, das einen ohmschen Kontakt mit der vorderen Oberflächenelektrode bildet, ist auf einem Teil der Oberfläche der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps gebildet. Das Verunreinigungskonzentrationsverhältnis des Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist größer als das Verunreinigungskonzentrationsverhältnis des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, das größer als das Verunreinigungskonzentrationsverhältnis der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist.
  • [Ausführungsbeispiele]
  • 1 illustriert eine Querschnittsansicht eines Gebiets, das sich von dem Elementgebiet 4 der vertikalen Halbleitereinrichtung 2 des Ausführungsbeispiels 1, die als ein MOS arbeitet, zu dem peripheren Gebiet 6 erstreckt. Das Bezugszeichen 8 gibt den äußeren Umfang des Halbleitersubstrats 9 an. Das Elementgebiet 4 erstreckt sich kontinuierlich nach links in 1. Das Halbleitersubstrat 9 ist aus SiC gebildet.
  • Das Bezugszeichen 10 ist eine vordere Oberflächenelektrode, die auf der vorderen Oberfläche des Halbleitersubstrats 9 gebildet ist, die eine Sourceelektrode des MOS wird. Das Bezugszeichen 18 ist eine hintere Oberflächenelektrode, die auf der hinteren Oberfläche des Halbleitersubstrats 9 gebildet ist, die eine Drainelektrode des MOS wird.
  • Ein Graben erstreckt sich von der vorderen Oberfläche des Halbleitersubstrats 9 hin zu der hinteren Oberfläche. Die Wände des Grabens sind mit einer Gateisolationsschicht 24 bedeckt und eine Grabengateelektrode 26 ist darin eingefüllt.
  • Eine Schichtstruktur, in der ein Sourcegebiet 20, ein Körpergebiet 12 und ein Driftgebiet 14 in dieser Reinfolge von der vorderen Oberflächenseite des Halbleitersubstrats geschichtet sind, ist an Positionen an den Seiten der Grabengateelektrode 26 gebildet, die ihr über die Gateisolationsschicht 24 zugewandt sind. In diesem Ausführungsbeispiel ist der erste Leitfähigkeitstyp ein n-Typ und der zweite Leitfähigkeitstyp ist ein p-Typ. Das Sourcegebiet 20 ist vom n-Typ und ein Ausführungsbeispiel des vorderen Oberflächenseitengebiets des ersten Leitfähigkeitstyps. Das Körpergebiet 12 ist vom p-Typ und ein Ausführungsbeispiel des Gebiets des zweiten Leitfähigkeitstyps. Das Driftgebiet 14 ist vom n-Typ und ein Ausführungsbeispiel des hinteren Oberflächenseitengebiets des ersten Leitfähigkeitstyps. Ein Draingebiet 16 ist zwischen dem Driftgebiet 14 und der hinteren Oberflächenelektrode (Drainelektrode) 18 gebildet. Das Draingebiet 16 ist vom n-Typ und ein Ausführungsbeispiel des Gebiets des ersten Leitfähigkeitstyps. Ein Körpergebiet 12 ist den Seiten der Grabengateelektrode 26 über die Gateisolationsschicht 24 zugewandt und trennt das Sourcegebiet 20 und Driftgebiet 14. Bezugszeichen 22 ist eine Körperkontaktschicht, die einen ohmschen Kontakt mit der vorderen Oberflächenelektrode (Sourceelektrode) 10 bildet, wodurch das Potenzial des Körpergebiets 12 auf dem Sourcepotenzial gehalten wird.
  • Die Verunreinigungskonzentration des Sourcegebiets 20 ist hoch genug, um einen ohmschen Kontakt mit der vorderen Oberflächenelektrode (Sourceelektrode) 10 zu bilden. Die Verunreinigungskonzentration des Körperbereichs 12 ist so niedrig, dass Bereiche an den Seiten, die der Grabengateelektrode 26 über die Gateisolationsschicht 24 zugewandt sind, in den n-Typ invertiert werden, wenn eine positive Spannung an die Grabengateelektrode 26 angelegt wird. Wenn die Spannung nicht an die Grabengateelektrode 26 angelegt wird, ist die Verunreinigungskonzentration des Driftgebiets 14 so niedrig, dass sich die Verarmungsschicht von der Grenzfläche des Körpergebiets 12 und des Driftgebiets 14 zu einem großen Bereich des Driftgebiets 14 erstreckt. Die Verunreinigungskonzentration des Draingebiets 16 ist konzentriert genug, um einen ohmschen Kontakt mit der hinteren Oberflächenelektrode (Drainelektrode) 18 zu bilden.
  • Mit der obigen Halbleiterstruktur wird der Abschnitt des Körpergebiets 12, der ein Bereich ist, der Seiten der Grabengateelektrode 26 über die Gateisolationsschicht 24 gegenübersteht, in einen n-Typ invertiert, wenn eine positive Spannung an die Grabengateelektrode 26 angelegt wird, was den Widerstand zwischen der vorderen Oberflächenelektrode (Sourceelektrode) 10 und der hinteren Oberflächenelektrode (Drainelektrode) 18 reduziert. Wenn die positive Spannung nicht an die Grabengateelektrode 26 angelegt wird, erstreckt sich die Verarmungsschicht von der Grenzfläche des Körpergebiets 12 und des Driftgebiets 14 zu einem weiten Bereich des Körpergebiets 12 und des Driftgebiets 14, wodurch es möglich ist, eine hohe Spannungsfestigkeit zu erhalten.
  • Eine periphere Spannungsfestigkeitsstruktur ist an der äußeren peripheren Seite des Halbleitersubstrats 9 außerhalb des äußersten Grabens gebildet. In dieser Spezifikation wird der Bereich innerhalb des äußersten Grabens als ein Elementgebiet 4 bezeichnet und der Bereich außerhalb wird als ein peripheres Gebiet 6 bezeichnet.
  • In dem peripheren Gebiet 6 sind eine Resurf-Schicht 32 und eine Gruppe von Schutzringen 30 gebildet. Zur Vereinfachung der Illustration ist das Bezugszeichen 30 nur an einem Teil der Schutzringe angegeben. Die Resurf-Schicht 32 ist vom p-Typ und das Verunreinigungskonzentrationsverhältnis davon ist niedriger als das der Schutzringgruppe 30. Die Resurf-Schicht 32 ist ein Ausführungsbeispiel der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps. Das Verunreinigungskonzentrationsverhältnis der Resurf-Schicht 32 kann einheitlich sein, jedoch kann es allmählich kleiner werden, wenn es sich dem äußeren Umfang 8 des Halbleitersubstrats 9 nähert. Jeder Schutzring 30 ist auch vom p-Typ und ein Ausführungsbeispiel des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps. Eine Vielzahl von Schutzringen 30 sind gebildet. Eine Vielzahl von Schutzringen 30 umgibt mehrfach das Elementgebiet 4. Der äußerste Schutzring 30b ist außerhalb der Resurf-Schicht 32 gebildet. Der Schutzring, der außerhalb der Resurf-Schicht 32 gebildet ist, muss nicht existieren, oder einer oder mehrere Schutzringe können gebildet sein. Die Oberfläche der Halbleiterschicht 9 ist mit der Isolationsschicht 28 in dem peripheren Gebiet 6 bedeckt. Ein Gebiet 36 hoher Verunreinigungskonzentration des n-Typs ist auf der vorderen Oberflächenseite an einer Position in Kontakt mit dem äußeren Umfang 8 des Halbleitersubstrats gebildet. Ein Kontaktgebiet 23 ist in einem Bereich, der dem Äußeren des äußersten Grabens benachbart ist, gebildet. Ein Teil einer Oberfläche des Kontaktgebiets 23 ist nicht mit der Isolationsschicht 28 bedeckt und bildet einen ohmschen Kontakt mit der vorderen Oberflächenelektrode 10.
  • Jeder Schutzring 30 erstreckt sich tiefer zu der hinteren Oberflächenseite als die Resurf-Schicht 32. Das heißt, die Schutzringe 30 sind tiefer gebildet als die Resurf-Schicht 32. Die Resurf-Schicht 32 hat einen hohen Widerstand und das Potenzial wird nicht einheitlich. Eine Potenzialverteilung tritt in der Resurf-Schicht 32 auf. Im Gegensatz dazu hat der Schutzring 30 einen niedrigen Widerstand und das Potenzial wird einheitlich. Jedoch sind die Potenziale von benachbarten Schutzringen verschieden. Wie in 1 illustriert, wird das Potenzial an dem tiefen Abschnitt der Resurf-Schicht 32 durch das Potenzial der Schutzringe 30 reguliert, wenn die Schutzringe mit dem niedrigen Widerstand 30 tief in die Resurf-Schicht 32 mit dem hohen Widerstand reichen. Dann erstreckt sich die Verarmungsschicht in einem weiten Bereich der Resurf-Schicht 32. Es tritt ein Phänomen auf, in dem die Resurf-Schicht 32 die Spannungsfestigkeit in dem peripheren Gebiet 6 verbessert, wie beabsichtigt, und die Spannungsfestigkeit in dem peripheren Gebiet 6 wird verbessert.
  • Das Kontaktgebiet 23 und die Resurf-Schicht 32 werden durch Injizieren von Phosphor hergestellt, weil die Diffusionslänge davon kurz sein kann. Die Schutzringe 30 können durch Injizieren von Phosphor hergestellt werden, jedoch ist es vorteilhafter, sie wegen der tiefen Diffusion durch Injizieren von Bor herzustellen.
  • Die vertikale Achse in 4 illustriert die Tiefe der gebildeten Schutzringe 30, wobei angezeigt wird, dass die Dicke zunimmt, wenn sie nach unten reichen. Die horizontale Achse gibt die Spannungsfestigkeit des peripheren Gebiets 6 an. Wie in 4 illustriert, wird verifiziert, dass die Spannungsfestigkeit wächst, je tiefer die Schutzringe 30 gebildet sind. Es versteht sich, dass sich die Spannungsfestigkeit effektiver verbessert, wenn der Schutzring tiefer als die Dicke der Resurf-Schicht 32 gebildet ist, d.h., wenn sich der Schutzring 30 weiter zu der hinteren Oberflächenseite als die Resurf-Schicht 32 erstreckt.
  • Es wird verifiziert, dass gemäß der herkömmlichen Struktur der Schutzring 30 dünner als die Resurf-Schicht 32 ist, und die Resurf-Schicht 32 nicht effektiv beim Verbessern der Spannungsfestigkeit ist.
  • 5 illustriert die Spannungsfestigkeit an dem Punkt P der 4, wenn das Verunreinigungskonzentrationsverhältnis des Schutzrings 30 geändert wird. Das Verunreinigungskonzentrationsverhältnis des Schutzrings 30 beeinflusst klar die Spannungsfestigkeit. Es wird verifiziert, dass die Resurf-Schicht 32 ausreichend effektiv beim Verbessern der Spannungsfestigkeit ist, wenn das Verunreinigungskonzentrationsverhältnis des Schutzrings größer als das Verunreinigungskonzentrationsverhältnis der Resurf-Schicht 32 und niedriger als das Verunreinigungskonzentrationsverhältnis des Kontaktgebiets 23 ist.
  • (Ausführungsbeispiel 2)
  • Wie in 2 illustriert, ist in dem peripheren Gebiet 6 der Halbleitereinrichtung des Ausführungsbeispiels 2 eine Schicht 40 des p-Typs an einer mittleren Tiefe des Driftgebiets 14 gebildet. Die Schicht 40 des p-Typs ist schwebend umgeben durch ein Driftgebiet 14 des n-Typs. Die Schicht 40 des p-Typs ist ein Ausführungsbeispiel der Schwebeschicht des zweiten Leitfähigkeitstyps. Die Schicht 40 des p-Typs ist kontinuierlich von der Grenzposition A des Elementgebiets 4 und des peripheren Gebiets 6 zu der Position B, an der der äußerste Schutzring 30b existiert, gebildet. Die gleichen Teile wie Ausführungsbeispiel 1 haben die gleichen Bezugszeichen, sodass wiederholte Beschreibungen weggelassen werden.
  • Es ist wünschenswert, dass sich die Schwebeschicht des zweiten Leitfähigkeitstyps (Schicht des p-Typs) 40 kontinuierlich ohne eine Unterbrechung von einer inneren Position des innersten Schutzrings zu einer äußeren peripheren Position der Resurf-Schicht erstreckt. Es ist wünschenswert, dass er sich kontinuierlich ohne eine Unterbrechung zu der Position auf dem äußersten Schutzring erstreckt, wenn der äußerste Schutzring auf der inneren peripheren Seite der Resurf-Schicht verglichen mit einer Position auf der äußeren peripheren Seite ist.
  • Unter Verwendung der Schutzringgruppe 30, die tiefer als die Resurf-Schicht 32 ist, zusammen mit der Schwebeschicht 40 des p-Typs, wird die Spannungsfestigkeit des peripheren Gebiets weiter verbessert.
  • (Ausführungsbeispiel 3)
  • Wie in 3 illustriert, kann eine planare Gateelektrode 26 als eine Gateelektrode verwendet werden. Den gleichen Teilen wie in Ausführungsbeispiel 1 werden die gleichen Bezugszeichen gegeben, um so wiederholte Beschreibungen wegzulassen. In diesem Ausführungsbeispiel wird auch, wenn eine positive Spannung an die planare Gateelektrode 26 angelegt wird, eine Inversionsschicht in dem Körpergebiet 12 gebildet, das positioniert ist, um das Sourcegebiet 20 und das Draingebiet 14 zu trennen, wodurch der Widerstand zwischen der vorderen Oberflächenelektrode 10 und der hinteren Oberflächenelektrode 18 reduziert wird. In dem Fall einer vertikalen Halbleitereinrichtung unter Verwendung der planaren Gateelektrode 26 wird die Spannungsfestigkeit der Halbleitereinrichtung verbessert, wenn die Resurf-Schicht 32 in dem peripheren Gebiet bereitgestellt wird, sodass eine tiefere Schutzringgruppe 30 als die Resurf-Schicht 32 gebildet wird.
  • Spezifische Beispiele der Erfindung wurden oben im Detail beschrieben, jedoch sind dies nur Illustrationen und sie beschränken nicht den Bereich der Patentansprüche. Die in dem Bereich der Patentansprüche beschriebene Technologie enthält verschiedene Modifikationen und Änderungen der oben illustrierten spezifischen Beispiele.
  • Zum Beispiel kann der erste Leitfähigkeitstyp ein p-Typ sein, während der zweite Leitfähigkeitstyp ein n-Typ sein kann. Die Erfindung kann auch auf einen IGBT anstelle eines MOS angewendet werden.
  • Die technologischen Elemente, die in dieser Spezifikation oder Zeichnungen beschrieben sind, üben eine technische Nützlichkeit durch sich selbst oder durch ihre Kombination aus, und sie sind nicht auf die Kombination der Patentansprüche zur Zeit der Anmeldung beschränkt. Ferner sind die in dieser Spezifikation oder Zeichnungen beispielhaft beschriebenen Technologien in der Lage, eine Vielzahl von Zwecken gleichzeitig zu erfüllen, und das Erreichen von einem davon hat in sich selbst eine technologische Nützlichkeit.
  • Bezugszeichenliste
    • 2
    Vertikale Halbleitereinrichtung, die als ein MOS arbeitet
    4
    Elementgebiet
    6
    Peripheres Gebiet
    8
    Äußerer Umfang eines Halbleitersubstrats
    9
    Halbleitersubstrat
    10
    Vordere Oberflächenelektrode (Sourceelektrode)
    12
    Gebiet des zweiten Leitfähigkeitstyps (Körpergebiet des p-Typs)
    14
    Hinteres Oberflächenseitengebiet des ersten Leitfähigkeitstyps (Driftgebiet des n-Typs)
    16
    Gebiet des ersten Leitfähigkeitstyps (Draingebiet des n-Typs)
    18
    Hintere Oberflächenelektrode (Drainelektrode)
    20
    Vorderes Oberflächenseitengebiet des ersten Leitfähigkeitstyps des n-Typs) (Sourcegebiet
    22
    Körperkontaktschicht
    24
    Gateisolationsschicht
    26
    Grabengateelektrode
    30
    Ringartiges Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps (Schutzring)
    32
    Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps (Resurf-Schicht)
    36
    Gebiet des ersten Leitfähigkeitstyps
    40
    Schwebeschicht des zweiten Leitfähigkeitstyps (Schwebesicht des p-Typs)

Claims (4)

  1. Vertikale Halbleitereinrichtung mit: einem Elementgebiet und einem peripheren Gebiet, das das Elementgebiet umgibt, wenn ein Halbleitersubstrat in einer Aufsicht gesehen wird, wobei das Elementgebiet aufweist: eine vordere Oberflächenelektrode, die auf dem Halbleitersubstrat gebildet ist, eine hintere Oberflächenelektrode, die auf der hinteren Oberfläche des Halbleitersubstrats gebildet ist, ein vorderes Oberflächenseitengebiet des ersten Leitfähigkeitstyps, das mit der vorderen Oberflächenelektrode leitend verbunden ist, ein hinteres Oberflächenseitengebiet des ersten Leitfähigkeitstyps, das mit der hinteren Oberflächenelektrode leitend verbunden ist, ein Gebiet des zweiten Leitfähigkeitstyps, das das vordere Oberflächenseitengebiet des ersten Leitfähigkeitstyps und das hintere Oberflächenseitengebiet des ersten Leitfähigkeitstyps trennt, und eine Gateelektrode, die dem Gebiet des zweiten Leitfähigkeitstyps über eine Gateisolationsschicht an einer Position zugewandt ist, die das vordere Oberflächenseitengebiet des ersten Leitfähigkeitstyps und das hintere Oberflächenseitengebiet des ersten Leitfähigkeitstyps trennt, und wobei eine Spannung der Gateelektrode einen Widerstand zwischen der vorderen Oberflächenelektrode und der hinteren Oberflächenelektrode ändert; und das periphere Gebiet aufweist: eine mehrfache Struktur einer Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, die in einem Bereich gebildet ist, die einer vorderen Oberfläche des Halbleitersubstrats zugewandt ist, und ein ringartiges Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, das das Elementgebiet in einem Bereich umgibt, der der vorderen Oberfläche des Halbleitersubstrats zugewandt ist; und wobei das ringartige Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps sich tiefer hin zu der hinteren Oberflächenseite als die Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps erstreckt.
  2. Vertikale Halbleitereinrichtung nach Anspruch 1, wobei das Halbleitersubstrat aus SiC gebildet ist, und ein Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, das einen ohmschen Kontakt mit der vorderen Oberflächenelektrode bildet, auf einem Teil der Oberfläche der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps gebildet ist, und die Tiefe des Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps kleiner als die Tiefe der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist, die kleiner als die Tiefe des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist.
  3. Vertikale Halbleitereinrichtung nach Anspruch 1, wobei das Halbleitersubstrat aus SiC gebildet ist, und ein Gebiet hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, das einen ohmschen Kontakt mit der vorderen Oberflächenelektrode bildet, ist auf einem Teil der Oberfläche der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps gebildet, und das Verunreinigungsgehaltverhältnis des Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps größer als das Verunreinigungsgehaltsverhältnis des ringartigen Gebiets hoher Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist, das größer als das Verunreinigungskonzentrationsverhältnis der Schicht niedriger Verunreinigungskonzentration des zweiten Leitfähigkeitstyps ist.
  4. Vertikale Halbleitereinrichtung nach Anspruch 1, wobei das Halbleitersubstrat aus SiC gebildet ist, und eine Schwebeschicht des zweiten Leitfähigkeitstyps an einer mittleren Tiefe des hinteren Oberflächenseitengebiets des ersten Leitfähigkeitstyps gebildet ist.
DE112014006054.2T 2013-12-27 2014-12-22 Vertikale Halbleitereinrichtung Withdrawn DE112014006054T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-271579 2013-12-27
JP2013271579A JP2015126193A (ja) 2013-12-27 2013-12-27 縦型半導体装置
PCT/JP2014/006389 WO2015098088A1 (en) 2013-12-27 2014-12-22 Vertical semiconductor device

Publications (1)

Publication Number Publication Date
DE112014006054T5 true DE112014006054T5 (de) 2016-11-24

Family

ID=52350249

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006054.2T Withdrawn DE112014006054T5 (de) 2013-12-27 2014-12-22 Vertikale Halbleitereinrichtung

Country Status (5)

Country Link
US (1) US20170040441A1 (de)
JP (1) JP2015126193A (de)
CN (1) CN106415843A (de)
DE (1) DE112014006054T5 (de)
WO (1) WO2015098088A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649198B2 (ja) * 2016-07-14 2020-02-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN111727506B (zh) * 2018-02-13 2023-05-16 新电元工业株式会社 半导体装置以及半导体装置的制造方法
JP7233256B2 (ja) * 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221673B2 (ja) * 1989-11-01 2001-10-22 新電元工業株式会社 高耐圧半導体装置
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
EP0996981A1 (de) * 1998-04-08 2000-05-03 Siemens Aktiengesellschaft Hochvolt-randabschluss für planarstrukturen
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
CN100483733C (zh) * 2003-01-15 2009-04-29 克里公司 碳化硅器件的边缘环形端接
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2008227239A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2007311822A (ja) 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
JP5177151B2 (ja) * 2008-02-12 2013-04-03 三菱電機株式会社 炭化珪素半導体装置
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法
FR2956923A1 (fr) * 2010-03-01 2011-09-02 St Microelectronics Tours Sas Composant de puissance vertical haute tension
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
JP6168732B2 (ja) * 2012-05-11 2017-07-26 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2015126193A (ja) 2015-07-06
WO2015098088A1 (en) 2015-07-02
CN106415843A (zh) 2017-02-15
US20170040441A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
DE112013000677B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112012004043B4 (de) Halbleitereinrichtung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112015001751B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102010016371B4 (de) Halbleitervorrichtung
DE102014218903A1 (de) Halbleitereinrichtung
DE112014004357T5 (de) Halbleitereinrichtung
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112014006350B4 (de) Halbleitereinrichtungen und Verfahren zum Herstellen einer Halbleitereinrichtung
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE102005059534A1 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE112012006215B4 (de) Diode
DE112006002431B4 (de) Abschlussstruktur
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE112013006666B4 (de) Halbleitereinrichtung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE112007000803T5 (de) Ladungsgleichgewichtstechniken für Leistungsvorrichtungen
DE112013006558T5 (de) Siliziumcarbidhalbleitervorrichtung
DE112013004146T5 (de) Halbleitervorrichtung
DE112014006054T5 (de) Vertikale Halbleitereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: TBK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee