DE10210662A1 - Halbeliterbauelement - Google Patents

Halbeliterbauelement

Info

Publication number
DE10210662A1
DE10210662A1 DE10210662A DE10210662A DE10210662A1 DE 10210662 A1 DE10210662 A1 DE 10210662A1 DE 10210662 A DE10210662 A DE 10210662A DE 10210662 A DE10210662 A DE 10210662A DE 10210662 A1 DE10210662 A1 DE 10210662A1
Authority
DE
Germany
Prior art keywords
drain
electrode layer
zone
field plate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10210662A
Other languages
English (en)
Other versions
DE10210662B4 (de
Inventor
Naoto Fujishima
Akio Kitamura
Gen Tada
Masaru Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10210662A1 publication Critical patent/DE10210662A1/de
Application granted granted Critical
Publication of DE10210662B4 publication Critical patent/DE10210662B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung schafft ein Halbleiterbauelement mit einem Lateral-MISFET-Element mit stabiler und hoher Stehspannung, das einen allmählichen Stehspannungsabfall im tatsächlichen Gebrauch unter Bedingungen hoher Spannung und Feuchtigkeit unterdrücken kann. Bei einem derartigen Halbleiterbauelement mit einem Lateral-MISFET-Element mit einer Durchbruch-Drain-Spannung von 700 V sind die Länge Mc [mum] der Ausdehnung einer Feldplatte (FP1) von dem Source-seitigen Ende eines Thermooxidfilms (8) aus und die Gesamtdicke Tox [mum] der Isolierfilme (8, 10) direkt unterhalb der sich erstreckenden Spitze der Feldplatte (FP1) so eingestellt, daß sie größer oder gleich unteren Grenzwerten Mc¶min¶ bzw. Tc¶min¶ sind, welche die folgenden Ungleichungen erfüllen: DOLLAR A Tc¶min¶ 7; DOLLAR A Mc¶min¶ >= 35 - 5 Tc¶min¶ DOLLAR A Als Folge ist, selbst wenn sich die Ladungsansammlung an der Grenzfläche des Gußharzes (15) während des tatsächlichen Gebrauchs bildet, die Feldstärke an einem Punkt B und einem Punkt C, die an der Grenzfläche zwischen dem Thermooxidfilm (8) und einer Drain-Driftzone (5) unterhalb der sich erstreckenden Spitze der Feldplatte (FP1) bzw. unterhalb der sich erstreckenden Spitze einer Drain-Elektrodenschicht (12) liegen, immer niedriger als an einem Punkt H, der unterhalb der Drain-Driftzone (6) liegt. Dadurch kann ein allmählicher Stehspannungsabfall und ein allmählicher Durchlaßstromabfall unterdrückt werden, wodurch eine Stehspannung von 700 V realisiert werden kann.

Description

Die vorliegende Erfindung betrifft ein Leistungshalbleiterbauelement mit hoher Stehspannung, das von einer Schaltstromquelle oder einem Wechselstromadapter verwendet oder zum Treiben eines Motors, eines Leuchtstofflampen-Vorschaltgeräts oder ähnlichem eingesetzt wird.
Leistungs-ICs für Schaltstromquellen im kommerziellen Bereich, die beispielsweise Leistung bei 100 bis 200 V liefern können, erfordern eine Elementstehspannung von 700 V oder mehr, um einen Transformator zu betreiben. Es besteht das Erfordernis nach einem Steuerschaltungsabschnitt und, für dessen einfache Integration, eines Lateral-MISFET-Elements hoher Stehspannung (RESURF LDMOS) der in Fig. 25 gezeigten Art auf dem gleichen Chip.
Dieses Lateral-MISFET-Element hoher Stehspannung ist ein Element mit einer Nennstehspannung von 700 V und weist auf: eine p-leitende Kanalzone (eine p-Wanne und MISFET-Elementzone) 2, die auf der Seite der Hauptfläche eines p-leitenden Halbleitersubstrats mit einem hohen Widerstand von 120 Ωcm gebildet ist; eine kleine n+-Source-Zone 3 und eine p+-Substratkontaktzone 4, die innerhalb der Kanalzone 2 gebildet sind; eine auf der Seite der Hauptfläche des Halbleitersubstrats 1 gebildete n+-Drain-Zone 6, die von der Kanalzone 2 durch eine n-leitende Drain-Driftzone 5 relativ geringer Konzentration getrennt ist; eine Gate-Elektrodenschicht 9, die unter Zwischenlage eines Gate- Isolierfilms 7 als Back-Gate für die Kanalzone 2 dient und sich zur Drain-Seite hin auf einem Thermooxidfilm (Feldoxidfilm) 8 erstreckt, der selektiv auf der Hauptfläche der Drain-Driftzone 5 gebildet ist; eine Source-Elektrodenschicht 11, die sich in leitendem Kontakt mit der Substratkon­ taktzone 4 und der Source-Zone 3 befindet und im übrigen unter Zwischenlage eine auf der Gate- Elektrodenschicht 9 angeordneten Zwischenschichtisolierfilms 10 angeordnet ist; eine Drain- Elektrodenschicht 12, die sich in leitendem Kontakt mit der Drain-Zone 6 befindet und sich auf dem Zwischenschichtisolierfilm 10 zur Source-Seite hin erstreckt; eine Feldplatte 13, die sich, weiter als die Gate-Elektrodenschicht 9, zur Drain-Seite hin auf dem Zwischenschichtisolierfilm 10 erstreckt und sich über ein Kontaktloch 13a in leitendem Kontakt mit der Gate-Elektrodenschicht 9 befindet; einen Passivierungsfilm (Schutzfilm, Nitridfilm) 14, der auf der Source-Elektrodenschicht 11, der Drain-Elektrodenschicht 12 und der Feldplatte 13 gebildet ist; und Umhüllungsgußharz (Epoxidharz oder ähnliches) 15, der den Passivierungsfilm 14 bedeckt.
Der Abschnitt der Gate-Elektrodenschicht 9, der sich auf dem Thermooxidfilm 8 zur Drain-Seite hin erstreckt, dient als Feldplatte zum Abschwächen der Feldkonzentration des Wannenendes der Kanalzone 2. Des weiteren schwächt die Feldplatte 13 die Feldkonzentration der sich erstreckenden Spitze der Gate-Elektrodenschicht 9 ab. Außerdem dient der sich auf dem Zwischenschichtisolierfilm 10 erstreckende Abschnitt der Drain-Elektrodenschicht 12 als Feldplatte zum Abschwächen der Feldkonzentration der Drain-Zone 6. Die Länge der Ausdehnung der Feldplatte 13 muß beispiels­ weise ausreichend groß sein, um die Feldkonzentration der sich erstreckenden Spitze der Gate- Etektrodenschicht 9 abzuschwächen; gleichzeitig wird jedoch eine Feldkonzentration an der sich erstreckenden Spitze der Feldplatte 13 erzeugt. Aus diesem Grund kann gesagt werden, daß gewöhnlich ein optimiertes Design so aussieht, daß ein 700-V-Spannungselement, dessen Drain- Driftlänge etwa 60 µm beträgt, eine Länge der Ausdehnung der Feldplatte in der Größenordnung von 5 µm aufweist. Natürlich muß das Design so aussehen, daß beispielsweise die Länge der Gate- Elektrodenschicht 9 auch nicht zu groß wird.
Fig. 26 ist eine zweidimensionale Bauelementsimulationsfigur für die Darstellung der Verteilung der Äquipotentiallinien für den Fall, daß eine Drain-Spannung von 700 V im Sperrzustand an die Drain- Elektrodenschicht 12 in einem Lateral-MISFET-Element hoher Stehspannung mit einer Nennsteh­ spannung von 700 V angelegt wird, wobei die Länge der Drain-Driftzone 5 60 µm beträgt. Des weiteren ist in Fig. 26 die Feldplatte 13 als mit der Source-Elektrodenschicht 11 gemeinsame Schicht dargestellt, d. h., sie befindet sich in der gleichen Schicht wie die Source-Elektrodenschicht 11, und die Längenmaße in vertikaler Richtung sind im Vergleich zu den Längenmaßen in der Querrichtung der Figur stark übertrieben dargestellt. Der Abstand zwischen den Äquipotentiallinien beträgt 100 V.
Die Länge Mc der Ausdehnung der Feldplatte 13 ab dem Source-seitigen Ende (Form eines Vogelschnabels) des Thermooxidfilms 8 ist größer als normal und ist auf 10 µm eingestellt, und die Gesamtdicke Tox (Oxidfilm) des Isolierfilms direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 weist eine Dicke von 2 µm auf. In einem Versuch, eine stabile und zuverlässige Elementspannung zu schaffen, ist dieses Lateral-MISFET-Element hoher Stehspannung so ausgelegt, daß bei einer Stelle A der pn-Übergangsfläche des p-leitenden Halbleitersubstrats 1 und der Drain-Driftzone 5 direkt unterhalb der Drain-Zone 6 ein Opferspannungsdurchbruch erzwungen wird. Unter den Äquipotentiallinien sind die niedrigen Äquipotentiallinien als Folge der Wirkung der Feldplatte 13 nicht zu der sich erstreckenden Spitze der Gate-Elektrodenschicht 9 hin orientiert und sind direkt unterhalb der Gate-Elektrodenschicht 9 innerhalb der Drain-Driftzone 5 so gebogen, daß sie sich um die Außenseiten der sich erstreckenden Spitze der Feldplatte 13 herumwinden. Wenn Mc groß ist, werden an einer Stelle B, die sich in der Hauptfläche der Driftzone 5 und direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 befindet, die niedrigen Äquipotentiallinien zur Drain-Seite hin nach außen gedrückt, und in der Nähe dieser Stelle B werden die oberen Enden der niedrigen Äquipotentiallinien in dem nicht belegten Zwischenraum zwischen der Feldplatte 13 und dem sich erstreckenden Abschnitt der Drain-Elektrodenschicht 12 zusammengedrückt. Das Potential an der Stelle B direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 beträgt etwa 100 V. Die Feldstärke (kritische Feldstärke) an der pn-Übergangsfläche bei der Stelle A beträgt etwa 3 × 105 V/cm und ermöglicht es, ein Element mit einer Nennstehspannung von 700 V zu schaffen, und der Spannungsdurchbruch wird hauptsächlich an der Stelle A auf der pn-Übergangs­ fläche direkt unter dem Drain hervorgerufen. Da jedoch Mc länger als normal ist, ist es nur natürlich, daß die Feldstärke an der Stelle B direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 selbst dann bereits etwa 1 × 105 V/cm erreicht, wenn ein instabiler Spannungsdurchbruch in einem von beispielsweise strukturellen Streuungen abhängigen Ausmaß in der Nähe der Stelle B direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 hervorgerufen wird.
Fig. 27 ist eine zweidimensionale Bauelementsimulationsfigur für die Darstellung der Verteilung der Äquipotentiallinien für eine Drain-Spannung von 500 V in dem Fall, in dem Tox wie in Fig. 26 2 µm beträgt, die Länge Mc der Ausdehnung der Feldplatte 13 jedoch 25 µm beträgt. Da Mc nun zu groß ist, schrumpft während des Anlegens der Drain-Spannung von 500 V an der Stelle B, die sich in der Hauptfläche der Driftzone 5 und direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 befindet, der Abstand zwischen den Äquipotentiallinien, da die niedrigen Äquipotentiallinien zur Driftseite hin hinausgedrückt werden, und in der Nähe der Stelle B werden die niedrigen Äquipoten­ tiallinien in dem nicht belegten Zwischenraum zwischen der Feldplatte 13 und dem sich erstrecken­ den Abschnitt der Drain-Elektrodenschicht 12 zusammengedrückt, so daß sich die Krümmung dieser niedrigen Äquipotentiallinien ändert, was zu einer weiteren Schrumpfung des Abstands zwischen diesen Äquipotentiallinien führt. Für eine Drain-Spannung von 500 V beträgt das Potential an der Stelle B direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 etwa 100 V, aber die Feldstärke ist bereits höher als die ungefähren 1 × 105 V/cm der pn-Übergangsfläche bei der Stelle A und erreicht die kritische Feldstärke 3 × 105 V/cm, so daß ein Spannungsdurchbruch mehr an der Stelle B direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 als an der pn-Übergangs­ fläche bei der Stelle A hervorgerufen wird. Als Folge ist die Realisierung eines Elements mit einer Nennstehspannung von 700 V nicht erreichbar, und es ist nur möglich, ein Element mit einer Spannung von höchstens 500 V zu schaffen.
Wenn die Feldplatte 13 lang gemacht wird, schrumpft daher der Abstand zwischen den Äquipoten­ tiallinien an der Stelle B direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 in synergi­ stischer Weise als Folge der Annäherung durch die Äquipotentiallinien zur Drain-Seite hin und des Zusammendrückens der niedrigen Äquipotentiallinien, und aufgrund der Tendenz, daß die Feld­ stärke mit zunehmender Länge der Ausdehnung zunimmt (δE/δMc < 0), bestand ein Erfordernis des Designs darin, die Länge der Ausdehnung der Feldplatte 13 nicht groß zu machen, sondern diese Länge auf die Größenordnung von höchstens einigen µm zu begrenzen.
Bei dem vorstehenden Lateral-MISFET-Element hoher Stehspannung stellen sich jedoch die folgenden Probleme.
Im tatsächlichen Gebrauch, bei dem eine Spannung an ein Lateral-MISFET-Element hoher Steh­ spannung angelegt wird, wurde unter Bedingungen hoher Spannung und hoher Feuchtigkeit bzw. Luftfeuchtigkeit das sogenannte Walk-Out-Phänomen beobachtet, bei dem ein allmählicher Abfall der Stehspannung und des Durchlaßstroms auftreten. Beispielsweise fiel bei einem Element mit einer Nennstehspannung (Anfangsstehspannung) von 750 V, wie durch "a" (durchgezogene Linie) in Fig. 28(C) gezeigt, die Stehspannung während des tatsächlichen Gebrauchs sofort auf 700 V, und wenn eine Spannung für drei Stunden unter Bedingungen hoher Spannung und Feuchtigkeit angelegt wurde, fiel diese Stehspannung bis auf 650 V. Des weiteren wurde, wie durch "a" (durchgezogene Linie) in Fig. 28(A) und 28(B) gezeigt, ein Abfall des Durchlaßstroms auf 73% des Anfangsstrom­ werts als Folge des Anlegens einer Spannung für 200 Stunden beobachtet.
Der vorliegenden Erfindung liegt die erste Aufgabe zugrunde, ein Halbleiterbauelement zu schaffen, das ein Lateral-MISFET-Element mit stabiler hoher Stehspannungsfestigkeit umfaßt, das einen allmählichen Stehspannungsabfall unterdrücken kann, der unter Bedingungen hoher Spannung und Feuchtigkeit im Verlauf des tatsächlichen Gebrauchs auftritt.
Der vorliegenden Erfindung liegt außerdem die zweite Aufgabe zugrunde, ein Halbleiterbauelement zu schaffen, das ein Lateral-MISFET-Element mit stabiler hoher Stehspannungsfestigkeit umfaßt, das einen allmählichen Durchlaßstromabfall unterdrücken kann, der unter Bedingungen hoher Spannung und Feuchtigkeit im Verlauf des tatsächlichen Gebrauchs auftritt.
Mechanismus, der für das Walk-Out-Phänomen verantwortlich ist
Nach den von den vorliegenden Erfindern ausgeführten Untersuchungen sind Elemente mit niedriger Stehspannung, deren Stehspannung einige Volt beträgt, und Elemente hoher Stehspannung in einem Waferzustand (in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen ist) Elemente, bei denen es möglich ist, eine beträchtliche Nennstehspannung und einen beträchtlichen Nenndurchlaßstrom durch Begrenzung der Durchbruchspannung direkt unterhalb der Drain-Zone zu erzielen. Bei solchen Elementen wird das Walk-Out-Phänomen nicht beobachtet, während Elemente mit hoher Stehspannung nach dem Einschluß in Harz das Walk-Out- Phänomen aufweisen. Aus diesem Grund wurde gedacht, daß der dieses Phänomen erzeugende Mechanismus dadurch zu erklären ist, daß, da eine Verunreinigung (beispielsweise Wasser, Natrium und Chlor) unweigerlich in dem Gußharz (beispielsweise Expoxidharz) enthalten ist, Feuchtigkeit in der Atmosphäre, in der ICs eingesetzt werden, in einfacher Weise in einem hohen elektrischen Feld ionisiert wird, um bewegliche Ionen zu erzeugen, und diese beweglichen Ionen sammeln sich allmählich als Ladung an der Grenzfläche zu dem Passivierungsfilm genau oberhalb der Feldplatte an, wodurch die Potentialverteilung auf der Bulk-Grenzfläche stark gestört wird und dadurch ein allmählicher Stehspannungsabfall und ein allmählicher Durchlaßstromabfall hervorgerufen werden. Außerdem bedeutet der allmähliche Stehspannungsabfall, daß, wenn das Element ausgeschaltet ist, eine allmähliche Feldkonzentration auftritt, die in dem Abschnitt direkt unterhalb der sich erstrecken­ den Spitze der Kanalfeldplatte größer ist als an der Stelle des Opferspannungsdurchbruchs direkt unterhalb der Drain-Zone, so daß die kritische Feldstärke hauptsächlich direkt unterhalb dieser Spitze erreicht wird. Der allmähliche Durchlaßstromabfall impliziert, daß, wenn das Element eingeschaltet ist, eine allmähliche Feldkonzentration in dem Abschnitt direkt unterhalb der sich erstreckenden Spitze der Drain-Feldplatte vorhanden ist, was zu einer Verarmung dieses Abschnitts führt, was wiederum zu einer Zunahme des Durchlaßwiderstands als Folge der teilweisen Ein­ schränkung des Querschnitts des elektrischen Wegs der Drain-Driftzone führt.
Es kann hier möglich sein, den allmählichen Stehspannungsabfall dadurch zu unterdrücken, daß die Konzentration der Drain-Driftzone niedrig gewählt wird; es ist dann jedoch schwierig, ein hohes Stromtransportvermögen sicherzustellen. Es kann auch möglich sein, den allmählichen Durchlaß­ stromabfall zu unterdrücken, indem die Konzentration der Drain-Driftzone groß gemacht wird. In diesem Fall ist es dann jedoch problematisch, eine hohe Stehspannung sicherzustellen. Daher ist es nicht möglich, diese beiden Abfälle durch eine einfache Einstellung der Konzentration der Drain- Driftzone selbst zuverlässig zu unterdrücken.
Die Feldkonzentration direkt unterhalb der sich erstreckenden Spitze der Drain-Feldplatte ist jedoch nicht so schwerwiegend wie die Feldkonzentration direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte. Dies ist so, weil selbst dann, wenn die hohen Äquipotentiallinien in dem nicht belegten Zwischenraum zwischen der Drain-Feldplatte und der Kanalfeldplatte zusammengedrückt werden, die Krümmung dieser Linien sich nicht ändert, und daher ist die Feldstärke direkt unterhalb der sich erstreckenden Spitze der Drain-Feldplatte im allgemeinen niedriger als die Feldstärke direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte, und dies ist außerdem so, weil, wenn die Gesamtdicke des Isolierfilms direkt unterhalb der sich erstreckenden Spitze der Drain-Feldplatte groß gemacht wird, es zu erwarten ist, daß die Feldkonzentration so abgeschwächt wird, daß keine Verarmung resultiert. Hier ermöglicht beispielsweise der Vorteil, daß der allmähliche Stehspan­ nungsabfall unterdrückt werden kann, eine hohe Konzentration für die Drain-Driftzone zum Zweck eines hohen Stromtransportvermögens, und dies kann statt dessen gleichzeitig dazu verwendet werden, daß die Verarmung direkt unterhalb der sich erstreckenden Spitze der Drain-Feldplatte nicht mehr problematisch wird, um somit einen von der Unterdrückung des allmählichen Durchlaßstrom­ abfalls abhängigen Vorteil zu schaffen. Daher muß die Abschwächung der Feldkonzentration direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte als erstes in Angriff genommen werden.
In der Tat können basierend auf der Hypothese der Erfinder, daß sich unter Bedingungen hoher Spannung und Feuchtigkeit während des tatsächlichen Gebrauchs im Verlauf des Anlegens der Spannung positive Ladungen, die aus beweglichen Ionen in dem Gußharz gebildet sind, allmählich an der Grenzfläche zwischen dem Passivierungsfilm (Nitridfilm) 14, auf der Feldplatte 13, und dem Gußharz 15 ansammeln, beispielsweise gemäß Darstellung in Fig. 13 (in der die Feldplatte 13 als Schicht gezeigt ist, die mit der Source-Elektrodenschicht 11 gemeinsam ist), wenn ein Vergleich mit dem Fall ohne Gußharz in Fig. 26 gemacht wird, zwei Variationen der Verteilung der Äquipotentialli­ nien beobachtet werden.
Bei der ersten Verteilungsvariation sind als Folge der Ansammlung positiver Ladungen, da Linienen­ den der niedrigen Äquipotentiallinien, die oberhalb der Feldplatte 13 erscheinen, zusammen parallel innerhalb des Passivierungsfilms (Nitridfilms) 14 liegen, der zwischen der Feldplatte 13 und dem Gußharz 15 angeordnet ist, diese Linien so gekrümmt, daß sie die Form eines umgekehrten "S" bilden, dessen oberer Abschnitt komprimiert ist; im Gegensatz zu den Äquipotentiallinien in Fig. 26 werden die untersten Äquipotentiallinien (0 V) etwas zu dem direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 gelegenen Abschnitt hingezogen. Dies ist so, weil die oberen Linienenden zusammen parallel zur Feldplatte 13 ausgerichtet sind und in der Nähe der sich erstreckenden Spitze der Feldplatte 13 einer starken Krümmung zur Source-Seite hin unterworfen sind, demgegen­ über jedoch gezwungen werden, sich bei der Hauptfläche der Drain-Driftzone 5 direkt unterhalb der Feldplatte 13 etwas zur Drain-Seite hin auszubauchen. Die erste Verteilungsvariation ist in Fig. 13 nicht sehr ausgeprägt dargestellt, aber wenn berücksichtigt wird, daß Tox 2 µm für eine Drain- Driftlänge von 60 µm beträgt und daß die tatsächliche Größe in der Richtung der Dicke des Oxidfilms nur etwa 1/10 der in der Figur gezeigten Dicke beträgt, kann festgestellt werden, daß die Äquipotentiallinien direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 sehr dicht werden.
Bei der zweiten Verteilungsvariation werden, da die oberen Enden der mittleren und hohen Äquipo­ tentiallinien ebenfalls zusammen parallel zur Feldplatte 13 ausgerichtet sind und sich daher unweigerlich zur Kanalseite hin auch innerhalb der Drain-Driftzone 5 direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 bewegen, die Äquipotentiallinien eng zusammengepackt und werden daher extrem dicht. Daher werden während der wachsenden Ladungsansammlung sowohl die niedrigen Äquipotentiallinien als auch die hohen Äquipotentiallinien dicht unter die Spitze der Feldplatte 13 gezogen. Es kann jedoch gesagt werden, daß, da im Gegensatz hierzu auch eine Ansammlung negativer Ladungen vorhanden ist, die durch negative Ionen oder ähnliches in der Drain-Elektrodenschicht 12 gebildet wird, die oberen Enden der Äquipotentiallinien jeweils sowohl durch die positiven Ladungen als auch die negativen Ladungen in einer proportionalen Verteilung gesteuert werden können, die dem Maß an Polarisation der Schicht der Ansammlung positiver Ladungen und der Schicht der Ansammlung negativer Ladungen entspricht.
Bei der vorgenannten zweidimensionalen Bauelementsimulation ist die Äquipotentiallinienverteilung für den Fall dargestellt, in dem das Potential der Schicht der Ansammlung positiver Ladungen gleich ist wie die Drain-Spannung, und für eine Durchbruchspannung (Drain-Spannung) von 400 V beträgt die Feldstärke am Punkt A etwa 1,7 × 105 V/cm, so daß die Durchbruchspannung nicht mehr erzeugt wird; die Feldstärke am Punkt B beträgt jedoch etwa 3 × 105 V/cm und erreicht die kritische Feldstärke, so daß die Durchbruchspannung hauptsächlich am Punkt B erzeugt wird. Im schlechte­ sten Fall fällt die Stehspannung allmählich auf 57% der Nennstehspannung von 700 V ab. Wenn der Spannungsdurchbruch am Punkt B hervorgerufen wird, wird die Potentialverteilung, da heiße Elektroden in den Oxidfilm eintreten, weiter gestört, was wiederum zu einem instabilen Betrieb führt.
Fig. 2 ist eine zweidimensionale Bauelementsimulationsfigur für den Fall, in dem Tox 4 µm beträgt, hauptsächlich, um die erste Verteilungsvariation abzuschwächen. Die Biegung der niedrigen Äquipotentiallinien über die gesamte Dicke des Isolierfilms (Oxidfilm) direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 ist klein im Vergleich zu Fig. 13, mit dem Ergebnis, daß der Abstand zwischen den Äquipotentiallinien etwas größer wird. Für eine Durchbruchspannung (Drain- Spannung) von 500 V beträgt die Feldstärke bei Punkt A etwa 2 × 105 V/cm; die Feldstärke bei Punkt B beträgt jedoch etwa 3 × 105 V/cm, so daß der Spannungsdurchbruch tatsächlich hauptsächlich bei Punkt B hervorgerufen wird. Im schlimmsten Fall fällt die Stehspannung allmählich auf 72% der Nennstehspannung von 700 V ab. Es kann jedoch eine leichte Verbesserung im Vergleich zum Fall von Fig. 13 beobachtet werden. Daher bedeutet eine Ausgestaltung mit großem Tox, daß eine Abschwächung des allmählichen Stehspannungsabfalls möglich ist.
Fig. 3 ist eine zweidimensionale Bauelementsimulationsfigur für den Fall von Tox = 2 µm und Mc = 25 µm. Im Gegensatz zum Fall von Fig. 13 wurde Mc groß gemacht, aber es tritt praktisch keine Änderung der Äquipotentiallinienverteilung an der Stelle B direkt unter der sich erstreckenden Spitze der Feldplatte 13 auf. Ähnlich wie im Fall von Fig. 13, rutscht eine Vielzahl von Äquipotentiallinien in den Abschnitt direkt unterhalb der Feldplatte 13, so daß der Abstand zwischen den Äquipotentialli­ nien bei der Hauptfläche der Drain-Driftzone im wesentlichen gleich ist. Für eine Durchbruchspan­ nung (Drain-Spannung) von 400 V beträgt die Feldstärke am Punkt A etwa 1,6 × 105 V/cm, und die Feldstärke bei Punkt B beträgt etwa 3 × 105 V/cm, so daß der Spannungsdurchbruch hauptsächlich am Punkt B hervorgerufen wird. Der hier zu berücksichtigende Punkt ist, daß in einem Fall, in dem eine Schicht zur Ansammlung von Ladungen von Beginn an hinzugefügt wird, selbst wenn Mc von 10 µm auf 25 µm vergrößert wird, ersehen werden kann, daß keine Änderung der Feldstärke in dem Abschnitt direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 auftritt (δE/δMc ≦ 0). Dies bedeutet, daß im Gegensatz zum herkömmlichen oberen Grenzwert für Mc in einem Zustand, in dem keine Schicht für die Ansammlung von Ladungen vorhanden ist, ein unterer Grenzwert für Mc vor­ handen ist, bei dem kein allmählicher Spannungsabfall in einem Zustand vorhanden ist, in dem eine Schicht für die Ansammlung von Ladungen vorhanden ist, was vollständig im Widerspruch zur herkömmlichen Technologie steht, bei der ein oberer Grenzwert für Mc auf einige µm festgesetzt ist. Es kann auch geschlossen werden, daß es genau die herkömmliche Praxis der Verwendung eines oberen Grenzwerts von einigen µm ist, die der Hauptfaktor beim Hervorrufen eines allmählichen Stehspannungsabfalls als Folge des Einflusses einer Ladungsansammlungsschicht ist.
Wenn Fig. 3 mit Fig. 27 verglichen wird, kann hier bei großem Mc gesagt werden, daß, da die niedrigen Äquipotentiallinien in der Nähe des Punkts P bereits so liegen, daß sie sich an die Hauptfläche innerhalb des Oxidfilms annähern, die vorgenannte erste Verteilungsvariation nun auch als Ergebnis des Wachstums der Ladungsansammlungsschicht schlechter ist, aber diese Vertei­ lungsvariation ist im wesentlichen gesättigt. Des weiteren kann als Folge des Fortschreitens der Ladungsansammlung erwartet werden, daß von den hohen Äquipotentiallinien, die auf der Seite der Drain-Elektrodenschicht 12 enden, die niedrigeren Äquipotentiallinien sich allmählich zur Seite der Ladungsansammlungsschicht auf der Feldplatte 13 hin verschieben. Selbst wenn sie sich jedoch so verschieben, besteht keine Chance, daß die zweite Verteilungsvariation auftritt, weil diese niedrige­ ren Äquipotentiallinien mehr durch die Drain-Seite verlaufen als direkt unter Spitze der Feldplatte 13. Im Gegensatz dazu ist in einem Fall, in dem Mc nicht größer als 10 µm ist, in einem Zustand, in dem keine Ladungsansammlung stattfindet, die Neigung der niedrigen Äquipotentiallinie bei der Hauptflä­ che groß, und als Folge wird die Feldstärke am Punkt B abgeschwächt, aber mit fortschreitender Ladungsansammlung wird eine Feldkonzentration am Punkt B nach Maßgabe der vorgenannten ersten Verteilungsvariation hervorgerufen, was bedeutet, daß die Feldstärke von dieser Ladungsan­ sammlung abhängt. Daher bedeutet die Verlängerung der Ausdehnung der Feldplatte 13, daß ein leichter Abfall der Stehspannung im Waferzustand (Anfangsstehspannung) stattfindet, aber daß es im Gegensatz dazu möglich ist, einen allmählichen Stehspannungsabfall zu unterdrücken, der durch Ladungsansammlung hervorgerufen wird.
Fig. 4 ist eine zweidimensionale Bauelementsimulationsfigur für den Fall, daß Tox 4 µm ist, hauptsächlich um die erste Verteilungsvariation gemäß Fig. 3 zu unterdrücken. Die Biegung der niedrigen Äquipotentiallinien innerhalb der gesamten Dicke des Isolierfilms (Oxidfilms) direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 ist klein im Vergleich zu Fig. 3, was bedeutet, daß der Abstand zwischen den Äquipotentiallinien bedeutend größer wird. Der Grund für diese deutliche Ausdünnung der Äquipotentiallinien ist, daß, wenn nicht nur Tox groß ist, sondern auch Mc groß ist, die vergrößerte Abmessung der Länge der Hauptfläche direkt unterhalb der Feldplatte 13 bedeutet, daß die niedrigen Äquipotentiallinien als Folge des Abstands zwischen den niedrigen Potentiallinien unter dem Isolierfilm leicht herauskommen können, und daß es daher möglich ist, die Krümmung der niedrigen Äquipotentiallinien direkt unterhalb der Feldplatte 13 abzuschwächen. Für eine Durchbruchspannung (Drain-Spannung) von 700 V beträgt die Feldstärke am Punkt A etwa 3 × 105 V/cm, und die Feldstärke am Punkt B beträgt etwa 2,5 × 105 V/cm, so daß für eine Nennstehspannung (700 V) der Spannungsdurchbruch nicht hauptsächlich bei Punkt B auftritt. In anderen Worten wird es mit zunehmender Länge der Ausdehnung der Feldplatte 13 und zunehmender Filmdicke des Isolierfilms unterhalb dieser Spitze möglich, die Feldkonzentration am Punkt B abzuschwächen. Für Mc = 25 µm und Tox = 4 µm tritt kein allmählicher Stehspannungsab­ fall auf, was bedeutet, daß es möglich ist, ein Element mit einer Nennstehspannung von 700 V gut zu realisieren, das auch den allmählichen Durchlaßstromabfall unterdrücken kann. Da der Span­ nungsdurchbruch nicht hauptsächlich bei Punkt B auftritt, ist es des weiteren möglich, ein Element mit Betriebsstabilität zu realisieren. Das Sicherstellen, daß es möglich ist, die wahre Stehspannung entsprechend der Nennstehspannung beizubehalten, ebnet den Weg für eine höhere Konzentration der Drain-Driftzone als zuvor, und diese Tatsache ermöglicht nicht nur eine Erhöhung des Strom­ transportvermögens des Durchlaßstroms als Ganzes als Ergebnis einer Reduzierung des Durchlaß­ widerstands, sondern, da es möglich ist, die Verarmung direkt unterhalb der sich erstreckenden Spitze des sich erstreckenden Abschnitts der Drain-Elektrodenschicht 12 zu schwächen, es wird auch möglich, die Widerstandsbeschränkung des Querschnitts in dieser Zone zu beseitigen, wodurch es natürlich möglich ist, ein hohes Stromtransportvermögen zu erzielen.
Um den Strom pro Flächeneinheit zu erhöhen, indem das Stromtransportvermögen in einem Element mit kammartigem oder labyrinthartigem planarem Muster gewährleistet wird, das auf einem Halbleiterchip in der Breitenrichtung des Gates hergestellt ist und aus linearen Gate-Abschnitten und gekrümmten Gate-Abschnitten gebildet ist, indem die Länge der Ausdehnung der Feldplatte noch größer gemacht wird, nicht nur auf linearen Gate-Abschnitten, sondern insbesondere auf gekrümm­ ten Gate-Abschnitten, auf denen leicht Feldkonzentrationen hervorgerufen werden, und indem der Krümmungsradius aufgrund der Reduzierung der Feldstärke an solchen gekrümmten Gate-Ab­ schnitten im Vergleich zum Stand der Technik verkleinert und nicht vergrößert wird, wird es andererseits möglich, die Integration eines planaren Musters eines Elements zu verbessern und ein großes Stromtransportvermögen zu realisieren.
Abhängigkeit des allmählichen Stehspannungsabfalls von Mc und Tox
Des weiteren sahen die vorliegenden Erfinder voraus, daß es eine wechselseitige Beziehung zwischen Mc und Tox gab, die keinen allmählichen Stehspannungsabfall involvierte, und bei dem vorgenannten Lateral-MISFET hoher Stehspannung waren die verwendeten Parameter Tox und die Nennstehspannung Vdabs [V] (im wesentlichen die Durchbruch-Drain-Spannung, wenn die kritische Feldstärke Ecrit (3 × 105 V/cm) an der Opfer-Spannungsdurchbruchstelle direkt unterhalb der Drain- Zone in einem Zustand erreicht wird, bei dem die Harzabdeckschicht (Gußharz) das Element nicht bedeckt oder von ihm abgezogen worden ist), und es wurde eine Bauelementsimulation dazu verwendet, um die Abhängigkeit von Mc zu untersuchen von: der elektrischen Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Feldplatte in einem Zustand, in dem die Harzabdeck­ schicht (Gußharz) das Element nicht bedeckt oder von ihm abgezogen ist, oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhanden ist, und von der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Feldplatte 13 während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung her­ vorgerufen wird, so daß das Potential auf dem Schutzfilm zum Drainpotential wird. Die Fig. 5 bis 12 sind Graphen zur Darstellung dieser Ergebnisse.
Fig. 5 ist für den Fall, daß Vdabs = 350 V, Drain-Driftlänge Ld = 25 µm und Tox = 2 µm. Werte unterhalb der Nennstehspannung Vdabs und solche, bei denen Ecrit überschritten wird, sind nicht aufgetragen. Da die Nennstehspannung Vdabs mit 350 V relativ niedrig ist, erreicht die elektrische Feldstärke Es selbst dann, wenn Mc 5 µm ist, vor dem Anlegen von Spannung Ecrit nicht, aber die Feldstärke Es' nach dem Anlegen von Spannung überschreitet Ecrit bereits. Wenn Mc vergrößert wird, zeigt Es eine monotone Zunahme, aber wenn Mc einen Wert in der Nähe von 15 µm übersteigt, zeigt Es' eine monotone Abnahme von Ecrit. Demzufolge bedeutet dies bei einem Element, das eine Ladungsansammlungsschicht aufweist und in dem Tox = 2 µm und Mc größer oder gleich 15 µm ist, wenn die Drain-Spannung 350 V ist, daß der Spannungsdurchbruch an der Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone auftritt und daß der Spannungsdurchbruch nicht direkt unterhalb der sich erstreckenden Spitze der Feldplatte auftritt, weshalb es möglich ist, einen allmählichen Stehspannungsabfall zu verhindern. Gemäß dieser Figur allein ist die optimale Länge 20 µm, und die zulässige Abweichung hiervon beträgt etwa ± 5 µm.
Fig. 6 ist für den Fall, daß Vdabs = 350 V, Drain-Driftlänge Ld = 25 µm und Tox = 3 µm. Da Tox das 1,5-fache von Tox in Fig. 5 ist, erreicht Es' selbst dann, wenn sich Mc von 15 µm bis zu einem Drittel hiervon ändert, das heißt bis zu 5 µm, Ecrit nicht. Eine Verdopplung des Vergrößerungsverhältnisses von Tox ist einem Reduktionsverhältnis für Mc äquivalent, und diese Änderung der Filmdicke ist bei der Abschwächung der Feldkonzentration ausgeprägt. Wenn Mc etwa 5 bis 15 µm beträgt, zeigt Es' eine monotone Abnahme, aber wenn sich Mc in der Größenordnung von 20 µm befindet, zeigt Es' im Gegensatz dazu eine moderate monotone Zunahme. Diese monotone Zunahme kommt daher, daß die Plattenspitze der Drain-Seite zu nahe kommt, was bedeutet, daß der nicht belegte Zwischen­ raum zwischen den Platten beschränkt wird, was zu einer Feldkonzentration führt. Wenn Tox = 3 µm und Mc ungefähr 5 µm oder größer ist, ist es möglich, einen allmählichen Stehspannungsabfall unter Beibehaltung der Realisierung einer Nennstehspannung von 350 V zu verhindern. Gemäß dieser Figur kann angenommen werden, daß die optimale Länge 15 µm beträgt und daß die zulässige Abweichung ungefähr -10 µm bis +5 µm beträgt. Da im Gegensatz dazu, daß Es und Es' im wesentlichen 1 × 105 V/cm für eine optimale Länge von 15 µm sind, in Fig. 5 Es und Es' für eine optimale Länge von 20 µm im wesentlichen 2 × 105 V/cm sind, besteht gemäß Fig. 6 Spielraum, die Drain-Driftzone mit einer hohen Konzentration versehen zu können.
Fig. 7 ist für den Fall, daß Vdabs = 700 V, Drain-Driftlänge Ld = 60 µm und Tox = 2 µm. Da die Nennstehspannung 700 V ist, erreicht Es selbst dann, wenn Mc 5 µm ist, 2 × 105 V/cm. Die Feldstärke Es' nach dem Anlegen von Spannung überschreitet dann bereits Ecrit. Wenn Mc etwa 25 µm beträgt, fällt Es' bis zu Ecrit ab oder sogar darunter. Wenn Tox = 2 µm und Mc gleich 25 µm oder größer ist, wird es möglich, einen allmählichen Stehspannungsabfall zu verhindern, während die Realisierung einer Nennstehspannung von 700 V beibehalten wird.
Fig. 8 ist für den Fall daß Vdabs = 700 V, Drain-Driftlänge = 60 µm und Tox = 4 µm. Da Tox im Vergleich zu Fig. 7 doppelt so groß ist, zeigt Es' dann, wenn Mc 15 µm übersteigt, eine monotone Abnahme von Ecrit aus. Wenn Tox = 4 µm und Mc etwa 15 µm oder größer ist, wird es möglich, einen allmählichen Stehspannungsabfall zu verhindern, während die Realisierung einer Nennstehspan­ nung von 700 V beibehalten wird. Wenn Mc in der Größenordnung von 25 µm liegt, zeigt Es' ebenfalls eine monotone Zunahme. Dies ist so, weil die Plattenspitze zu nahe an die Drain-Seite heranreicht, was bedeutet, daß der leere Abschnitt zwischen den Platten beschränkt wird, was zu einer Feldkonzentration führt. Gemäß dieser Figur beträgt die optimale Länge 20 µm, und die zulässige Abweichung ist etwa -5 µm bis +10 µm.
Fig. 9 ist für den Fall, daß Vdabs = 700 V, Drain-Driftlänge Ld = 60 µm und Tox = 6 µm. Da Tox im Vergleich zu Fig. 7 das Dreifache ist, erreicht Es' selbst dann, wenn Mc 5 µm beträgt, Ecrit nicht. Wenn Tox = 6 µm und Mc etwa 5 µm oder größer ist, ist es möglich, einen allmählichen Stehspan­ nungsabfall zu verhindern, während die Realisierung einer Nennstehspannung von 700 V beibehal­ ten wird. Gemäß dieser Figur kann angenommen werden, daß die optimale Länge 15 µm beträgt, und die zulässige Abweichung beträgt etwa -10 µm bis +15 µm. Wenn Mc 20 µm übersteigt, zeigt Es' eine monotone Zunahme, aber selbst wenn Mc 30 µm beträgt, besteht, da Es' im wesentlichen 2 × 105 V/cm ist, Spielraum, die Drain-Driftzone mit einer hohen Konzentration versehen zu können. Der obere Grenzwert für Mc kann die Hälfte von Ld sein.
Fig. 10 ist für den Fall, daß Vdabs = 1200 V, Drain-Driftlänge Ld = 110 µm und Tox = 2 µm. Wenn Mc etwa 30 µm beträgt, fällt Es' auf nicht mehr als Ecrit ab. Wenn Mc gleich 30 µm oder größer ist, wird es möglich, einen allmählichen Stehspannungsabfall zu verhindern, während die Realisierung einer Stehspannung von 1200 V beibehalten wird.
Fig. 11 ist für den Fall, daß Vdabs = 1200 V, Drain-Driftlänge Ld = 110 µm und Tox 4 µm. Wenn der Versuch gemacht wird, Es' in einer Richtung von dem Punkt aus zu extrapolieren, wo Mc = 25 µm, beträgt Es' für Mc dann, wenn Mc 22 µm ist, nicht mehr als Ecrit. Wenn Tox = 4 µm und Mc gleich 22 µm oder größer ist, ist es möglich, einen allmählichen Stehspannungsabfall zu verhindern, während die Realisierung einer Stehspannung von 1200 V beibehalten wird. Gemäß dieser Figur beträgt die optimale Länge 30 µm, und die zulässige Abweichung beträgt etwa -8 µm bis +10 µm.
Fig. 12 ist für den Fall, daß Vdabs = 1200 V, Drain-Driftlänge Ld = 110 µm und Tox = 8 µm. Wenn der Versuch gemacht wird, Es' in einer Richtung von dem Punkt ausgehend zu extrapolieren, wo Mc = 15 µm, beträgt Es' dann, wenn Mc 11 µm ist, nicht mehr als Ecrit. Wenn Mc gleich 11 µm oder größer ist, ist es möglich, einen allmählichen Stehspannungsabfall zu verhindern, während die Realisierung einer Stehspannung von 1200 V beibehalten wird. Gemäß dieser Figur beträgt die optimale Länge 20 µm, und die zulässige Abweichung beträgt etwa -9 µm bis +20 µm oder mehr. Wenn für eine hohe Stehspannung die Drain-Driftlänge Ld groß ist, kann gesagt werden, daß Spielraum besteht, daß der obere Grenzwert von Mc die Hälfte von Ld sein kann.
Ableitung einer Beziehung für Mc und Tox
Unter Berücksichtigung des Vorstehenden leiteten die vorliegenden Erfinder die folgende Beziehung für Mc und Tox auf der Basis der Bedingung ab, daß es möglich sein sollte, einen allmählichen Stehspannungsabfall unter gleichzeitiger Einhaltung der Nennstehspannung zu verhindern:
Mc ≧ - α(Tox - β) (1)
wobei α = 3500/Vdabs, β = 0,01 Vdabs.
Dies ist ein gültiger Ausdruck für die unteren Grenzwerte von Mc bzw. Tox. Der untere Grenzwert von Mc wird dort angenommen, wo Es' die kritische Feldstärke erreicht. Obwohl für Tox ≧ β der Ausdruck (1) unabhängig vom Wert von Mc formal erfüllt ist und mit Mc ≧ 35 der Ausdruck (1) unabhängig vom Wert von Tox formal erfüllt ist, erfolgt die Ableitung als Vorbedingung zum Erfüllen des Ausdrucks (1) unter der Bedingung, daß Tox ≦ β und Mc ≦ 35. Was den oberen Grenzwert von Mc angeht, ist unter Berücksichtigung der experimentell bestimmten Relation Vdabs = 10 Ld + 100 der obere Grenzwert von Mc natürlich durch die Grenzen von Ld beschränkt. Wenn Ld gleich wie die Länge der Ausdehnung der Drain-Platte bei im wesentlich gegebener Links/Rechts-Symmetrie der Äquipotentiallinien innerhalb des Isolierfilms ist, ist Mc < Ld/2 wahrscheinlich, aber wenn der nicht belegte Zwischenraum zwischen diesen Platten nicht mehr als 2 µm beträgt, wird ein Haftterm als Folge der Zerstörung des Isolierfilms erzeugt, und es resultiert eine Instabilität der Stehspannung und des Stehstroms, was bedeutet, daß dieser nicht belegte Zwischenraum 2 µm oder größer sein muß. Es kann daher gesagt werden, daß Mc ≦ (Ld/2 - 1) = [(Vdabs - 100)/20 - 1] geeignet ist. Wenn jedoch die Drain-Spannung hoch ist, ist eine Vergrößerung dieses nicht belegten Zwischenraums wünschenswert. Dies ist so, weil, wenn Mc zu groß gemacht wird, als Folge des Zusammendrückens zwischen den Platten die Feldstärke im wesentlichen im Zentrum des nicht belegten Zwischenraums maximal wird. Auch gemäß den Fig. 6, 8, 9, 11 und 12 kann beobachtet werden, daß Es' allmählich ansteigt. Der Ausdruck (1) wird unter Verwendung des Verfahrens erfüllt, bei dem Es' eine monotone Abnahme zeigt. Da jedoch beobachtet werden kann, daß die Steigung für den Bereich, bei dem Es' eine monotone Zunahme als Folge der Verlängerung von Mc zeigt, allmählicher ist, als die Steigung für den Bereich, mit dem der Ausdruck (1) gebildet wird, kann gesagt werden, daß bei einem angemessenen nicht belegten Zwischenraum zwischen den Platten der obere Grenzwert der Länge der Ausdehnung nicht sehr strikt eingehalten zu werden braucht.
Der Ausdruck (1) paßt zu den Mc-Werten in Fig. 5 und 6 selbst dann, wenn Vdabs = 350 V. Außerdem stimmt der Ausdruck (1) mit den Mc-Werten in den Fig. 10 bis 12 überein, wenn Vdabs = 1200 V. Daher besteht ein numerischer Spielraum bei der Auswahl der Koeffizienten α und β.
Hinsichtlich der Länge Md der Ausdehnung der Drain-Feldplatte und der Gesamtdicke Tox des Isolierfilms kann entsprechend der Tatsache, daß die Äquipotentiallinienverteilung auf der Hauptflä­ chenseite der Drain-Driftzone und innerhalb des Isolierfilms im wesentlichen eine Links/Rechts- Symmetrie aufweist, der folgende ähnliche Ausdruck unter zufriedenstellenden Bedingungen aufgestellt werden:
Md ≧ - α(Tox - β) (1),
wobei α = 3500/Vdabs, β = 0,01 Vdabs.
Auch dieser Ausdruck stellt einen unteren Grenzwert dar. "Zufriedenstellende Bedingungen" soll bedeuten, daß gemäß obiger Beschreibung die Feldstärke direkt unterhalb der sich erstreckenden Spitze der Drain-Feldplatte niedriger sein sollte als die Feldstärke direkt unterhalb der sich er­ streckenden Spitze der Kanalfeldplatte. Außerdem braucht nicht gesagt zu werden, daß gilt Md ≧ (Ld/2 - 1).
Die der Erfindung zugrundeliegenden Aufgaben werden durch Halbleiterbauelemente gemäß Anspruch 1, 7, 12, 20, 25, 33, 38 bzw. 44 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Gemäß einem ersten Aspekt der Erfindung ist der grundlegende Aufbau des erfindungsgemäßen Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung in Anspruch 1 wiedergegeben. Die Gate-Elektrodenschicht dient hier auch als Feldplatte, um die Feldkonzentration am Wannenende der Kanalzone abzuschwächen.
In Anspruch 1 bedeutet der Ausdruck "Zustand, in dem die Harzabdeckschicht die Gate-Elektroden­ schicht (oder an anderen Stellen der Anmeldung andere Elemente) nicht bedeckt oder von ihr abgezogen ist" - damit objektiv ein Zustand hergestellt werden kann, in dem keine Ladungsan­ sammlung an der Grenzfläche der Harzabdeckschicht während des tatsächlichen Gebrauchs bei Anlegen einer Spannung auftritt - ein Element, das nicht mit einer Harzabdeckschicht versehen ist, das heißt ein Lateral-MISFET-Element hoher Stehspannung vor dem Harzeinschlußprozeß oder ein Lateral-MISFET-Element hoher Stehspannung, von dem die Harzabdeckschicht nach dem Harzein­ schlußprozeß abgezogen worden ist. Des weiteren bedeutet der Ausdruck "die Durchbruch-Drain- Spannung, wenn die Opfer-Spannungsdurchbruchstelle direkt unterhalb der Drain-Zone eine kritische Feldstärke erreicht" ein Element mit einer Nenndurchbruchspannung (Nennstehspannung), das so ausgelegt ist, daß die Opfer-Spannungsdurchbruchstelle einen Spannungsdurchbruch hervorruft.
Da bei einem derartigen Lateral-MISFET-Element die Länge Mc der Ausdehnung der Gate-Elektro­ denschicht auf dem ersten Isolierfilm und die Gesamtisolierfilmdicke Tc direkt unterhalb der sich erstreckenden Spitze der Gate-Elektrodenschicht größer oder gleich unteren Grenzwerten Mcmin bzw. Tcmin sind, tritt selbst dann, wenn sich im tatsächlichen Gebrauch bei einem mit einer Harzabdeckschicht versehenen Element eine Ladungsansammlung an der Grenzfläche der Harzabdeckschicht auftritt, kein allmählicher Spannungsabfall auf, und daher ist es möglich, auch einen allmählichen Durchlaßstromabfall zu unterdrücken. Da die Stehspannung direkt unterhalb der sich erstreckenden Spitze der Gate-Elektrodenschicht-Größen beschränkt ist, ist es möglich, ein stabiles, sehr zuverlässiges Element mit einer Stehspannung von 350 V bis 1200 zu realisieren. Außerdem kann ein solches Element ohne zusätzlichen Einsatz eines speziellen Prozesses gebildet werden, da die Steuerung von Mc und Tc im Lauf der Herstellung genügt. Derzeit wird die vorste­ hend beschriebene Bauelementsimulierung auf Werte bis zu 1200 V fixiert, aber mit zunehmenden Nennstehspannungen besteht sicherlich Spielraum für die mögliche Anwendung auch für Werte oberhalb von 1200 V, da die vorgenannte Beziehung dann noch besser zutrifft als für Elemente nied­ riger Stehspannung. Selbstverständlich ist der Ausdruck Mc < Ld/2 = (Vdabs - 100)/20 - 1 erfüllt. Um Elemente mit Nennstehspannungen zwischen 350 V und 1200 V zu schaffen, können durch Auswahl der Nennstehspannung Vdabs die unteren Grenzwerte Mcmin und Tcmin mittels der vorgenannten Ausdrücke abgeleitet werden.
Für Vdabs = 350 gilt in diesem Zusammenhang beispielsweise, da Tcmin ≦ 3,5 und Mcmin ≧ 35-10 Tcmin, Mcmin ≧ 15 für Tcmin = 2, Mcmin ≧ 10 für Tcmin = 2,5 und Mcmin ≧ 5 für Tcmin = 3. Bei diesen Bedingungen tritt zumindest für eine Nennstehspannung von 350 V kein allmählicher Spannungsabfall auf, und es ist daher möglich, ein stabiles Halbleiterbauelement zu schaffen, das auch einen allmählichen Durchlaßstromabfall unterdrücken kann. Aufgrund der Tatsache, daß typischerweise Ld = 25, bedeutet bei einem Element mit 350 V Stehspannung, falls der obere Grenzwert von Mc 11,5 µm ist, da wenig Raum für die Vergrößerung von Mcmin besteht, dies, daß es erforderlich ist, Tcmin mit einer Dicke von größer oder gleich 2,35 µm zu bilden.
Für den Fall von Tcmin ≦ 4 und Mcmin ≧ 35-8,75 Tcmin tritt zumindest für eine Nennstehspannung von 400 V kein allmählicher Spannungsabfall auf, und daher ist es möglich, ein stabiles Halbleiter­ bauelement zu schaffen, das auch einen allmählichen Durchlaßstromabfall unterdrücken kann. Für Tcmin = 2 beispielsweise gilt Mcmin ≧ 18,5, für Tcmin = 2,86 gilt Mcmin ≧ 10, und für Tcmin = 3 gilt Mcmin ≧ 8,86. Aufgrund der Tatsache, daß typischerweise Ld = 30, ist es, falls der obere Grenzwert von Mc 14 µm beträgt, erforderlich, Tcmin mit einer Dicke größer oder gleich 2,4 µm zu bilden.
Für den Fall Tcmin ≦ 5 und Mcmin ≧ 35 - 7 Tcmin tritt zumindest für eine Nennstehspannung von 500 V kein allmählicher Spannungsabfall auf, und daher ist es möglich, ein stabiles Halbleiterbau­ element zu schaffen, das auch einen allmählichen Durchlaßstromabfall unterdrücken kann. Für Tcmin = 2 gilt beispielsweise Mcmin ≧ 21, für Tcmin = 3 gilt Mcmin ≧ 14, und für Tcmin = 3,58 gilt Mcmin ≧ 10. Aufgrund der Tatsache, daß typischerweise Ld = 40, ist es, falls der obere Grenzwert von Mc 19 µm beträgt, erforderlich, Tcmin mit einer Dicke von größer oder gleich 2,28 µm zu bilden, aber es ist möglich, Tcmin im Vergleich zu den Fällen von 350 V und 400 ziemlich dünn zu machen.
Für Tcmin ≦ 6 und Mcmin ≧ 35-5,83 Tcmin tritt zumindest für eine Nennstehspannung von 600 V kein allmählicher Spannungsabfall auf, und daher ist es möglich, ein stabiles Halbleiterbauelement zu schaffen, das auch einen allmählichen Durchlaßstromabfall unterdrücken kann. Für Tcmin = 2 gilt beispielsweise Mcmin ≧ 23,4, für Tcmin = 3 gilt Mcmin ≧ 17,5, für Tcmin = 4 gilt Mcmin ≧ 11,69, und für Tcmin = 4,39 gilt Mcmin ≧ 10. Aufgrund der Tatsache, daß typischerweise Ld = 50, kann, falls der obere Grenzwert von Mc 24 µm ist, Tcmin mit einer Dicke von größer oder gleich 1,88 µm gebildet werden, aber es besteht noch Spielraum für eine Verlängerung, so daß Mc groß ist.
Für Tcmin ≦ 7 und Mcmin ≧ 35 - 5 Tcmin tritt zumindest für eine Nennstehspannung von 700 V kein allmählicher Spannungsabfall auf, und daher ist es möglich, ein stabiles Halbleiterbauelement zu schaffen, das auch einen allmählichen Durchlaßstromabfall unterdrücken kann. Für Tcmin = 2 gilt beispielsweise Mcmin ≧ 25, für Tcmin = 3 gilt Mcmin ≧ 20, für Tcmin = 4 gilt Mcmin ≧ 15, für Tcmin = 5 gilt Mcmin ≧ 10, und für Tcmin = 6 gilt Mcmin ≧ 5. Aufgrund der Tatsache, daß typischerweise Ld = 60, kann, falls der obere Grenzwert von Mc 29 µm beträgt, Tcmin mit einer Dicke von größer oder gleich 1,2 µm gebildet werden, aber es besteht noch Spielraum für eine Vergrößerung, so daß Mc groß ist.
Des weiteren ist klar, daß es bei der Realisierung von Elementen mit anderer Nennstehspannung durch Einsetzen des Nennstehspannungswerts Vdabs in oben stehend beschriebener Weise möglich ist, die Beziehungen für Tcmin und Mcmin abzuleiten.
Um die Breite des Gates auf dem Chip sehr groß zu machen, weist ein Lateral-MISFET-Element hoher Stehspannung, das ein hohes Stromtransportvermögen aufweisen soll, typischerweise ein kammartiges planares Muster des Elements auf, das sich in der Richtung der Breite des Gates erstreckt und bei dem lineare Gate-Abschnitte und gekrümmte Gate-Abschnitte alternierend angeordnet miteinander verbunden sind. Da die Feldkonzentration an den gekrümmten Gate- Abschnitten größer als an den linearen Gate-Abschnitten ist, wird der Krümmungsradius der gekrümmten Gate-Abschnitte vergrößert, um die Feldkonzentration dort abzuschwächen. Wenn jedoch der Krümmungsradius der gekrümmten Gate-Abschnitte vergrößert wird, bestehen, da nicht notwendigerweise auch eine Verbreiterung des Abstands zwischen den linearen Gate-Abschnitten, die parallel zueinander angeordnet sind und mit beiden Enden der gekrümmten Gate-Abschnitte verbunden sind, erzielt wird, Beschränkungen dahingehend, die Abmessungen des Gates sehr groß zu machen, weshalb die Strommenge pro Flächeneinheit niedrig wird, was wiederum das Strom­ transportvermögen vermindert.
In einem Fall jedoch, in dem die Länge der Ausdehnung der Gate-Elektrodenschicht in den gekrümmten Gate-Abschnitten größer als die Länge der Ausdehnung der Gate-Elektrodenschicht in den linearen Gate-Abschnitten ist, bedeutet die Bildung von Tc so, daß es auf dem Teil der gekrümmten Gate-Abschnitte nicht groß ist, daß es möglich ist, die Feldkonzentration in den gekrümmten Gate-Abschnitten abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate-Abschnitte klein zu machen. Es besteht außerdem der Vorteil, daß die Länge der Ausdehnung der gekrümmten Gate-Abschnitte in einfacher Weise als Ergebnis der Musterung der Gate-Elektrodenschicht vergrößert werden kann. Daher ist es möglich, den Abstand zwischen parallelen linearen Gate-Abschnitten kleiner als in herkömmlich bekannter Weise zu machen, und mittels sehr hoher Integration kann ein großes Stromtransportvermögen erzielt werden. Es ist in anderen Worten möglich, eine Nennstehspannung von 350 bis 700 V zu erzielen. Wenn die Stehspannung größer oder gleich 700 V ist, ist eine Übereinstimmung der Länge der Ausdehnung in den linearen Gate-Abschnitten mit der Länge in den gekrümmten Gate-Abschnitten zulässig, da für die Länge der Ausdehnung in den linearen Gate-Abschnitten ein gewisser Spielraum besteht.
Wie in der obigen beispielhaften Darstellung angegeben, ist die Filmdicke in wünschenswerter Weise größer oder gleich 2 µm, da das Erfordernis besteht, den ersten Isolierfilm (Feldoxidfilm) mit zunehmender Nennstehspannung dicker zu machen. Da die ursprüngliche Funktion der Feldplatte der Gate-Elektrodenschicht darin besteht, die Feldkonzentration des Wannenendes der Kanalzone abzuschwächen, wird, wenn der erste Isolierfilm zu dick gemacht wird, der Effekt der Abschwächung des Felds auch vermindert. Als Regel ist es, wenn eine Source-Elektrodenschicht und eine Drain- Elektrodenschicht auf einem auf der Gate-Elektrodenschicht gebildeten Zwischenschichtisolierfilm gebildet werden sollen, wünschenswert, die vorstehenden Prinzipien auf eine Kanalfeldplatte anzuwenden, die dazu dient, die Feldkonzentration der sich erstreckenden Spitze der Gate- Elektrodenschicht durch Ausnutzen der Filmdicke dieses Zwischenschichtisolierfilms abzuschwä­ chen.
In anderen Worten wird gemäß einem zweiten Aspekt der vorliegenden Erfindung das Halbleiterbau­ element gemäß Anspruch 7 ausgebildet. Selbst wenn sich bei diesem Halbleiterbauelement eine Ladungsansammlung an der Grenzfläche der Harzabdeckschicht bildet, tritt kein allmählicher Spannungsabfall auf, und daher ist es möglich, auch einen allmählichen Durchlaßstromabfall zu unterdrücken und dadurch ein stabiles Element mit einer Stehspannung von 350 V bis 1200 V zu realisieren. Da die erste Feldplatte als Metallverdrahtung einer Schicht gebildet werden kann, die mit der Source-Elektrodenschicht gemeinsam ist, muß kein spezieller zusätzlicher Prozeß eingesetzt werden. Natürlich braucht, um die Gesamtisolierfilmdicke Tc größer oder gleich 2 µm zu machen, hier kein spezieller zusätzlicher Prozeß eingesetzt zu werden, da der Zwischenschichtisolierfilm verwendet werden kann.
Bei Halbleiterbauelementen gemäß Anspruch 8, 9, 10 bzw. 11 ist es zumindest für eine Stehspan­ nung von 400 V, 500 V, 600 V bzw. 700 V möglich, ein stabiles Halbleiterbauelement zu realisieren, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromabfall unter­ drücken kann.
Falls die Länge der Ausdehnung der ersten Feldplatte in den gekrümmten Gate-Abschnitten größer als die Länge der Ausdehnung der ersten Feldplatte in den linearen Gate-Abschnitte ist, bedeutet es, Tc in dem Teil der gekrümmten Gate-Abschnitte nicht dick zu machen, daß es möglich ist, die Feldkonzentration in den gekrümmten Gate-Abschnitten abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate-Abschnitte klein zu machen. Es ist daher möglich, den Zwischenraum zwischen parallelen linearen Gate-Abschnitten klein zu halten, und mittels hoher Integration ist ein großes Stromtransportvermögen erzielbar. Wenn für die Länge der Ausdehnung der linearen Gate-Abschnitte ein gewisser Spielraum verbleibt, ist natürlich eine Übereinstimmung der Länge der Ausdehnung in den linearen Gate-Abschnitten mit der Länge in den gekrümmten Gate-Abschnitten zulässig.
Die erste Feldplatte kann mittels eines Anschlußloches (Durchkontaktierungsloches) in dem zweiten Isolierfilm (Zwischenschichtisolierfilm) mit der Gate-Elektrodenschicht leitend verbunden werden. Es ist daher möglich, den Gate-Verdrahtungswiderstand zu reduzieren. Da jedoch die Gatekapazität zunimmt, beeinträchtigt dies die Geschwindigkeit der Schaltcharakteristika. Daher ist es wün­ schenswert, die erste Feldplatte als Schicht zu bilden, die mit der Source-Elektrodenschicht gemeinsam ist.
Aufgrund der Tatsache, daß der zweite Isolierfilm im allgemeinen in der Form eines Zwischen­ schichtisolierfilms sein muß, um die Zuverlässigkeit bei der Bildung eines Source-Kontaktlochs oder ähnlichem zu verbessern, bestehen Beschränkungen hinsichtlich der Dicke des zweiten Isolierfilms. Daher wird gemäß einem dritten Aspekt der vorliegenden Erfindung eine Struktur mit mehreren Feldplatten und eine zweite Feldplatte gemäß Anspruch 12 eingesetzt.
Als Folge des Vorsehens des dritten Isolierfilms in der Struktur mit mehreren Feldplatten kann Tc dick gebildet werden. Außerdem ist, da sich die zweite Feldplatte weiter als die erste Feldplatte zur Drain-Seite hin erstreckt, die Länge der Ausdehnung ab dem Basisende der Gate-Elektrodenschicht natürlich lang. Selbst wenn sich eine Ladungsansammlung an der Zwischenfläche der Harzabdeck­ schicht bildet, wird eine Unterdrückung des allmählichen Stehspannungsabfalls und Durchlaßstrom­ abfalls erzielt, und daher ist es möglich, ein stabiles Halbleiterbauelement zu realisieren. Dies ist insbesondere bei einer Ausgestaltung gemäß Anspruch 13 gut zu realisieren.
Bei Halbleiterbauelementen gemäß Anspruch 14, 15, 16 bzw. 17 ist es zumindest für eine Steh­ spannung von 400 V, 500 V, 600 V bzw. 700 V möglich, ein stabiles Halbleiterbauelement zu realisieren, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromab­ fall unterdrücken kann.
Nun wird angesichts der Tatsache, daß die zweite Feldplatte in einer Schicht oberhalb der ersten Feldplatte gebildet ist, dem Verfahren der Verwendung der zweiten Feldplatte Aufmerksamkeit geschenkt. Ein Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung weist typischerweise in einem nicht von dem MISFET-Element belegten Bereich auf der Hauptflächenseite des Substrats des ersten Leitfähigkeitstyps einen Steuerschaltungsabschnitt (der des weiteren eine Schutzschaltung und ähnliches aufweist) für dieses MISFET-Element auf. Daher zeichnet sich das Halbleiterbauelement gemäß der vorliegenden Erfindung dadurch aus, daß die erste Feldplatte aus einer Metallschicht gebildet ist und die zweite Feldplatte aus einer zweiten Metallschicht gebildet ist, und der Steuerschaltungsabschnitt ist unter Verwendung der ersten und d 91747 00070 552 001000280000000200012000285919163600040 0002010210662 00004 91628er zweiten Metallschicht als Schaltungsverbindungsverdrahtungsschichten gebildet. Die Verbindungsverdrahtungsschichten in dem Steuerschaltungsabschnitt sind dicker als jene, die herkömmlich verwendet werden, weshalb die Verdrahtungsverbindungen größere Freiheitsgrade aufweisen und eine sehr hohe Integration des Steuerschaltungsabschnitts realisiert werden kann. Dies bedeutet, daß es gleichfalls möglich ist, den Anteil der von dem Leistungs-MISFET-Element belegten Fläche zu vergrößern, weshalb ein hohes Stromtransportvermögen sowie geringe Kosten als Folge der kleinen Chipgröße realisierbar sind.
Außerdem kann der Steuerschaltungsabschnitt die erste Metallschicht als Schaltungsverbindungs­ verdrahtungsschicht und die zweite Metallschicht als Abschirmfilm zum Bedecken zumindest eines Teils der Schaltung verwenden. Der Steuerschaltungsabschnitt kann Betriebsinstabilitäten vermei­ den, die durch schwebende Ionen innerhalb der Harzabdeckschicht verursacht werden, und er kann beispielsweise die Wirkung der Abschirmung elektromagnetischer Störungen und ähnlichem von dem MISFET-Element verbessern, wodurch es möglich wird, ein sehr zuverlässiges Halbleiterbau­ element zu schaffen.
Falls die Länge der Ausdehnung der zweiten Feldplatte in den gekrümmten Gate-Abschnitten größer als in den linearen Gate-Abschnitten ist, bedeutet Tc in dem Teil der gekrümmten Gate-Abschnitte nicht dick zu machen, daß es möglich ist, die Feldkonzentration in den gekrümmten Gate-Abschnit­ ten abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate- Abschnitte klein zu machen. Es ist daher möglich, den Zwischenraum zwischen parallelen linearen Gate-Abschnitten klein zu halten, und mittels hoher Integration ist ein großes Stromtransportvermö­ gen erzielbar. Wenn für die Länge der Ausdehnung der linearen Gate-Abschnitte ein gewisser Spielraum verbleibt, ist natürlich eine Übereinstimmung der Länge der Ausdehnung in den linearen Gate-Abschnitten mit der Länge in den gekrümmten Gate-Abschnitten zulässig.
Die erste Feldplatte kann mittels eines ersten Anschlußlochs in dem zweiten Isolierfilm leitend verbunden mit der Gate-Elektrodenschicht sein. In einem solchen Fall kann die zweite Feldplatte mittels eines zweiten Anschlußlochs in dem dritten Isolierfilm leitend verbunden mit der ersten Feldplatte sein. Daher ist es möglich, den Gate-Verdrahtungswiderstand zu reduzieren. Da jedoch die Gatekapazität zunimmt, beeinträchtigt dies die Geschwindigkeit der Schaltcharakteristika. Daher ist es wünschenswert, die zweite Feldplatte mittels eines zweiten Anschlußlochs in dem dritten Isolierfilm mit der Source-Elektrodenschicht zu verbinden. Da ein Schutzfilm auf dem zweiten Anschlußloch gebildet ist, besteht, falls die Abdeckung der Stufe des Schutzfilms, die aus der Differenz in der Höhe des zweiten Anschlußlochs resultiert, nicht ausreicht, die Gefahr einer lokalen Beschädigung des Filmmaterials. Insbesondere im tatsächlichen Gebrauch unter Bedingungen hoher Feuchtigkeit besteht, falls Dotierstoffe bzw. Verunreinigungen innerhalb der Harzabdeckschicht den beschädigten Abschnitt des Schutzfilms mit Hilfe von Feuchtigkeit durchdringen und innerhalb des Bauelements verbleiben, die Gefahr, daß eine Aluminiumkorrosion auftritt und daß ein Kanalleck­ strom hervorgerufen wird.
Daher ist die zweite Feldplatte ein kontinuierlicher Metallfilm auf der Source-Elektrodenschicht unter Zwischenlage des dritten Isolierfilms, und dieser Metallfilm ist als eine die Source-Seite bedeckende Schicht gebildet, die sich planar auch über das kammartige planare Muster des Elements hinaus erstreckt, und das zweite Anschlußloch ist vorzugsweise in der die Source-Seite bedeckenden Schicht und von den linearen Gate-Abschnitten und den gekrümmten Gate-Abschnitten entfernt gebildet. Da das zweite Anschlußloch nicht in der Nähe der linearen Gate-Abschnitte und der gekrümmten Gate-Abschnitte angeordnet ist, tritt selbst im Fall des Eindringens von Verunreinigun­ gen der Harzabdeckschicht in das Bauelement und deren Verbleiben dort als Folge einer Beschädi­ gung des Schutzfilms auf dem zweiten Anschlußloch keine Aluminiumkorrosion in dem sich erstreckenden Abschnitt der zweiten Feldplatte oder der Source-Elektrodenschicht auf, und es wird kein Kanalleckstrom hervorgerufen. Das zweite Anschlußloch kann in einem Abschnitt in einer Entfernung von etwa 10 µm oder mehr von den linearen Gate-Abschnitten und den gekrümmten Gate-Abschnitten gebildet sein. Da jedoch in der zweiten Feldplatte kein Strom fließt, deren einzige Funktion im Übertragen eines Potentials liegt, kann das zweite Anschlußloch in der Nähe einer Source-Anschlußfläche gebildet werden.
Die zweite Feldplatte kann auch als eine Schicht gebildet sein, die mit der Source-Elektrodenschicht gemeinsam ist. Da die Gatekapazität für die zweite Feldplatte nicht zunimmt, ist es möglich, sehr schnelle Schaltcharakteristika zu erzielen. Da jedoch die Gesamtisolierfilmdicke unterhalb der Source-Elektrodenschicht ebenfalls groß wird, treten Probleme in Verbindung mit der Zuverlässigkeit der Bildung des Source-Anschlußlochs, mit Aluminiumkorrosion und ähnlichem auf.
Die erste Feldplatte ist vorzugsweise als mit der Source-Elektrodenschicht gemeinsame Schicht gebildet. Da die Gatekapazität der ersten Feldplatte nicht zunimmt, ist es möglich, sehr schnelle Schaltcharakteristika zu erzielen. In einem derartigen Fall ist die zweite Feldplatte mittels eines Anschlußlochs in dem dritten Isolierfilm leitend mit der Source-Elektrodenschicht verbunden. Auch hier ist die zweite Feldplatte ein kontinuierlicher Metallfilm auf der Source-Elektrodenschicht unter Zwischenlage des dritten Isolierfilms, und dieser Metallfilm ist als eine die Source-Seite bedeckende Schicht gebildet, die sich planar auch über das kammartige planare Muster des Elements hinaus erstreckt, und das dritte Anschlußloch ist vorzugsweise in der die Source-Seite abdeckenden Schicht von den linearen Gate-Abschnitten und den gekrümmten Gate-Abschnitten entfernt gebildet. Daher ist es möglich, das Hervorrufen einer Aluminiumkorrosion und eines Kanalleckstroms zu unterdrücken, die durch Verunreinigungen in der Harzabdeckschicht hervorgerufen werden, die in das Bauelement eindringen und dort verbleiben. Das Anschlußloch kann daher in einem Abschnitt in einer Entfernung von etwa 10 µm oder mehr von den linearen Gate-Abschnitten und den gekrümm­ ten Gate-Abschnitten gebildet sein. Vorzugsweise ist das dritte Anschlußloch jedoch in der Nähe einer Source-Anschlußfläche gebildet.
Gemäß einem vierten Aspekt der vorliegenden Erfindung wird nur die zweite Aufgabe gelöst, wenn ein Halbleiterbauelement gemäß Anspruch 20 verwendet wird. Die Beziehung zwischen Mc und Tc für die Kanalseite werden in gleicher Weise auf die Drain-Seite angewendet. Bei der Evaluierung der Länge der Ausdehnung auf der Drain-Seite in einem Fall, in dem eine Ansammlungsschicht negativer Ladungen auf der Drain-Elektrodenschicht gebildet wird, tritt, da sich die oberen Enden der hohen Äquipotentiallinien unvermeidbar in der Nähe der sich erstreckenden Spitze der Drain- Elektrodenschicht treffen, selbst wenn die Länge der Ausdehnung groß ist, kaum eine Zunahme der Feldstärke direkt unterhalb der sich erstreckenden Spitze innerhalb der Hauptfläche der Drain- Driftzone auf. Dies kann auch bis zu einem gewissen Ausmaß aus der Symmetrie zwischen den Äquipotentiallinien auf der Kanalseite und ungefähr in dem Abschnitt oberhalb der Hauptfläche vorhergesagt werden. Es kann jedoch auch aufgrund der Tatsache, daß, obwohl die niedrigen Äquipotentiallinien einen Biegepunkt direkt unterhalb der Kanalfeldplatte in einer Verteilung in der Form eines umgekehrten "S" aufweisen und die hohen Äquipotentiallinien keinen solchen Biege­ punkt an der Drain-Elektrodenschicht in einer Verteilung mit der Form eines "C" aufweisen, gesagt werden, daß die Feldstärke direkt unterhalb der sich erstreckenden Spitze der Drain-Elektroden­ schicht unweigerlich niedriger sein muß als die Feldstärke direkt unterhalb der sich erstreckenden Spitze auf der Kanalseite. Daher ist es möglich, diese Bedingung als ausreichende Bedingung für die vorgenannte Beziehung anzusehen.
Daher ist es bei einem die obige Beziehung erfüllenden Halbleiterbauelement selbst dann, wenn eine Feldansammlungsschicht allmählich auf der Drain-Seite als Folge beispielsweise von bewegli­ chen Ionen der Harzabdeckschicht allmählich gebildet wird, da es möglich ist, die Feldkonzentration innerhalb der Hauptfläche der Drain-Driftzone direkt unterhalb der sich erstreckenden Spitze der Drain-Elektrodenschicht abzuschwächen, möglich, die teilweise Einschränkung des widerstandsbe­ hafteten Querschnitts dieses Bereichs zu unterdrücken und daher den allmählichen Durchlaßstrom­ abfall zu unterdrücken. Außerdem kann eine Zunahme des Durchlaßstroms realisiert werden, da eine hohe Konzentration in der Drain-Driftzone erzielbar ist.
Bei Halbleiterbauelementen gemäß Anspruch 21, 22, 23 bzw. 24 ist es zumindest für eine Steh­ spannung von 400 V, 500 V, 600 V bzw. 700 V möglich, ein stabiles Halbleiterbauelement zu realisieren, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromab­ fall unterdrücken kann.
Auch hinsichtlich der Drain-Elektrodenschicht ist es wünschenswert, wenn die Länge der Ausdeh­ nung der Drain-Elektrodenschicht in den gekrümmten Gate-Abschnitten größer als die Länge der Ausdehnung der Drain-Elektrodenschicht in den linearen Gate-Abschnitten ist, und Tc in dem Teil der gekrümmten Gate-Abschnitte nicht dick zu machen bedeutet, daß es möglich ist, die Feldkon­ zentration in den gekrümmten Gate-Abschnitten abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate-Abschnitte klein zu machen. Es ist daher möglich, den Zwischenraum zwischen parallelen linearen Gate-Abschnitten klein zu halten, und mittels hoher Integration ist ein großes Stromtransportvermögen erzielbar. Wenn für die Länge der Ausdehnung der linearen Gate-Abschnitte ein gewisser Spielraum verbleibt, ist natürlich eine Übereinstimmung der Länge der Ausdehnung in den linearen Gate-Abschnitten mit der Länge in den gekrümmten Gate-Abschnitten zulässig.
Da die ursprüngliche Funktion der Feldplatte der Drain-Elektrodenschicht darin besteht, die Feldkonzentration der Drain-Zone abzuschwächen, wird, wenn der erste Isolierfilm zu dick gemacht wird, die Wirkung der Abschwächung der Felds auch verringert. Als Regel ist es wünschenswert, falls eine Source-Elektrodenschicht und eine Drain-Elektrodenschicht auf einem Zwischenschicht­ isolierfilm auf der Gate-Elektrodenschicht gebildet werden sollen, die vorstehend beschriebenen Prinzipien auch auf die Drain-Feldplatte anzuwenden, die dazu dient, die Feldkonzentration der sich erstreckenden Spitze der Drain-Elektrodenschicht unter Verwendung der Filmdicke dieses Zwi­ schenschichtisolierfilms abzuschwächen.
Daher wird gemäß einem fünften Aspekt der vorliegenden Erfindung eine Struktur mit mehreren Feldplatten mit einer ersten Feldplatte gemäß Anspruch 25 eingesetzt. Da hier die Länge der Ausdehnung der ersten Feldplatte auf der Drain-Seite groß ist, kann die erste Feldplatte die Feldkonzentration der sich erstreckenden Spitze der Drain-Elektrodenschicht abschwächen und einen allmählichen Durchlaßstromabfall unterdrücken.
Insbesondere mit einem Halbleiterbauelement gemäß Anspruch 26 ist die Unterdrückung des allmählichen Durchlaßstromabfalls zufriedenstellend.
Bei Halbleiterbauelementen gemäß Anspruch 27, 28, 29 bzw. 30 ist es zumindest für eine Steh­ spannung von 400 V, 500 V, 600 V bzw. 700 V möglich, ein stabiles Halbleiterbauelement zu realisieren, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromab­ fall unterdrücken kann.
Nun wird angesichts der Tatsache, daß die erste Feldplatte in einer Schicht oberhalb der Drain- Elektrodenschicht gebildet ist, dem Verfahren der Verwendung der ersten Feldplatte Aufmerksamkeit geschenkt. Ein Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung weist typischerweise in einem nicht von dem MISFET-Element belegten Bereich auf der Hauptflächenseite des Substrats des ersten Leitfähigkeitstyps einen Steuerschaltungsabschnitt (der des weiteren eine Schutzschaltung und ähnliches aufweist) für dieses MISFET-Element auf. Daher zeichnet sich das Halbleiterbauelement gemäß der vorliegenden Erfindung dadurch aus, daß die Drain-Elektroden­ schicht aus einer Metallschicht gebildet ist und die erste Feldplatte aus einer zweiten Metallschicht gebildet ist, und der Steuerschaltungsabschnitt ist unter Verwendung der ersten und der zweiten Metallschicht als Schaltungsverbindungsverdrahtungsschichten gebildet. Mittels sehr hoher Integration des Steuerschaltungsabschnitts kann der Anteil der von dem Leistungs-MISFET-Element belegten Fläche vergrößert werden, weshalb ein hohes Stromtransportvermögen sowie geringe Kosten als Folge der kleinen Chipgröße realisierbar sind.
Außerdem kann der Steuerschaltungsabschnitt die erste Metallschicht als Schaltungsverbindungs­ verdrahtungsschicht und die zweite Metallschicht als Abschirmfilm zum Bedecken zumindest eines Teils der Schaltung verwenden. Der Steuerschaltungsabschnitt kann Betriebsinstabilitäten vermei­ den, die durch schwebende Ionen innerhalb der Harzabdeckschicht verursacht werden, und er kann beispielsweise die Wirkung der Abschirmung elektromagnetischer Störungen und ähnlichem verbessern, wodurch es möglich wird, ein sehr zuverlässiges Halbleiterbauelement zu schaffen.
Falls die Länge der Ausdehnung der ersten Feldplatte in den gekrümmten Gate-Abschnitten größer als in den linearen Gate-Abschnitten ist, bedeutet Tc in dem Teil der gekrümmten Gate-Abschnitte nicht dick zu machen, daß es möglich ist, die Feldkonzentration in den gekrümmten Gate-Abschnit­ ten abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate- Abschnitte klein zu machen. Es ist daher möglich, den Zwischenraum zwischen parallelen linearen Gate-Abschnitten klein zu halten, und mittels hoher Integration ist ein großes Stromtransportvermö­ gen erzielbar. Wenn für die Länge der Ausdehnung der linearen Gate-Abschnitte ein gewisser Spielraum verbleibt, ist natürlich eine Übereinstimmung der Länge der Ausdehnung in den linearen Gate-Abschnitten mit der Länge in den gekrümmten Gate-Abschnitten zulässig.
Die erste Feldplatte kann mit der Drain-Elektrodenschicht mittels eines ersten Anschlußlochs in dem zweiten Isolierfilm (beispielsweise Zwischenschichtisolierfilm) leitend verbunden sein. Jedoch ist selbst in einem solchen Fall die erste Feldplatte ein kontinuierlicher Metallfilm auf der Drain- Elektrodenschicht unter Zwischenlage des zweiten Isolierfilms, und dieser Metallfilm ist als die Drain-Seite abdeckende Schicht gebildet, die sich planar auch über das kammartige planare Muster des Elements hinaus erstreckt, und das entsprechende Anschlußloch ist vorzugsweise in der die Drain-Seite abdeckenden Schicht und von den linearen Gate-Abschnitten und den gekrümmten Gate-Abschnitten entfernt gebildet. Daher ist es möglich, das Hervorrufen von Aluminiumkorrosion und eines Kanalleckstroms, die durch Verunreinigungen in der Harzabdeckschicht hervorgerufen werden, die in das Bauelement eindringen und dort verbleiben, zu unterdrücken. Das Anschlußloch kann daher in einem Abschnitt in einer Entfernung von etwa 10 µm oder größer von den linearen Gate-Abschnitten und den gekrümmten Gate-Abschnitten gebildet sein. Das Anschlußloch kann jedoch vorzugsweise in der Nähe einer Drain-Anschlußfläche gebildet sein.
Bis hierher unterschied die ausführliche Erläuterung zwischen der Kanalfeldplatte und der Drain- Feldplatte und diente dazu zu zeigen, wie die Verbesserung der Struktur der Kanalfeldplatte hauptsächlich zum Unterdrücken des allmählichen Spannungsabfalls dient und wie die Verbesse­ rung der Struktur der Drain-Feldplatte in Zusammenhang mit der Unterdrückung des allmählichen Durchlaßstromabfalls steht. Nun wird jedoch nachstehend eine Erläuterung hinsichtlich der gesamten Feldplattenstruktur angegeben, für die diese beiden Beziehungen berücksichtigt worden sind.
Ein sechster Aspekt der vorliegenden Erfindung betrifft ein Halbleiterbauelement gemäß Anspruch 33. Der erste Isolierfilm und der zweite Isolierfilm brauchen dabei nicht die gleiche Dicke aufzuwei­ sen wie ein in der gleichen Schicht liegender gemeinsamer Film. Beispielsweise kann die Filmdicke des ersten Isolierfilms durch selektive Oxidation größer als die Filmdicke des zweiten Isolierfilms gewählt werden. Um jedoch das Hinzufügen eines weiteren Prozesses zu vermeiden, sind diese Isolierfilme typischerweise vorzugsweise Feldisolierfilme und bilden Filme, die der gleichen Schicht angehören bzw. gemeinsam sind.
Selbst wenn sich eine Ladungsansammlung an der Grenzfläche der Harzabdeckschicht bildet, tritt kein allmählicher Stehspannungsabfall auf, und es ist möglich, auch einen allmählichen Durchlaß­ stromabfall zu unterdrücken, wodurch es möglich ist, eine sehr stabile hohe Stehspannung zu realisieren.
Bei Halbleiterbauelementen gemäß Anspruch 34, 35, 36 bzw. 37 ist es zumindest für eine Steh­ spannung von 400 V, 500 V, 600 V bzw. 700 V möglich, ein stabiles Halbleiterbauelement zu realisieren, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromab­ fall unterdrücken kann.
Wenn der nicht belegte Zwischenraum zwischen der Gate-Elektrodenschicht und der Drain-Elektro­ denschicht zu schmal ist, besteht das Risiko, daß ein Haftterm durch das hohe elektrische Feld erzeugt wird und daraus wiederum ein Stehspannungsabfall und ein Durchlaßstromabfall durch Haftladungsträger erzeugt wird, weshalb ein Minimalwert von 2 µm für diesen nicht belegten Zwischenraum erforderlich ist. Auch hinsichtlich der Zuverlässigkeit etc. an der Grenzfläche des Schutzfilms ist es keinesfalls wünschenswert, daß der nicht belegte Zwischenraum klein ist. Wenn der nicht belegte Zwischenraum zu schmal ist, wird eine Verteilung erzeugt, bei der alle Äquipoten­ tiallinien direkt unterhalb des nicht belegten Zwischenraums sich in großer Nähe zueinander befinden, weshalb das Risiko der Erzeugung einer Feldkonzentration besteht. In der Tat besteht bei Elementen mit höherer Stehspannung das zunehmende Erfordernis für eine große Länge der Ausdehnung der Gate-Elektrodenschicht und der Drain-Elektrodenschicht, um einen allmählichen Stehspannungsabfall zu unterdrücken. Es ist jedoch ratsam, daß, da dann auch die Drain-Driftzone lang ist, Spielraum dafür vorhanden ist, den nicht belegten Zwischenraum relativ groß zu machen, beispielsweise in der Größenordnung von 50 µm für eine Stehspannung von 700 V oder mehr.
Das MISFET-Element weist ein kammartiges planares Elementmuster auf, das sich in der Richtung der Breite des Gates erstreckt und bei dem lineare Gate-Abschnitte sowie gekrümmte Gate- Abschnitte alternierend angeordnet und miteinander verbunden sind, und es ist wünschenswert, daß die Länge der Ausdehnung der Gate-Elektrodenschicht in den gekrümmten Gate-Abschnitten größer als die Länge der Ausdehnung der Gate-Elektrodenschicht in den linearen Gate-Abschnitten ist und die Länge der Ausdehnung der Drain-Elektrodenschicht in den gekrümmten Gate-Abschnitten größer als die Länge der Ausdehnung der Drain-Elektrodenschicht in den geraden Gate-Abschnitten ist. Tcmin oder Tdmin in dem Teil der gekrümmten Gate-Abschnitte nicht dick zu machen bedeutet, daß es möglich ist, die Feldkonzentration in den gekrümmten Gate-Abschnitten abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate-Abschnitte klein zu machen. Es ist daher möglich, den Zwischenraum zwischen parallelen linearen Gate-Abschnitten klein zu halten, und mittels hoher Integration ist ein großes Stromtransportvermögen erzielbar. Wenn für die Länge der Ausdehnung der linearen Gate-Abschnitte ein gewisser Spielraum verbleibt, ist natürlich eine Übereinstimmung der Länge der Ausdehnung in den linearen Gate-Abschnitten mit der Länge in den gekrümmten Gate-Abschnitten zulässig.
Um in einfacher Weise sicherzustellen, daß die Filmdicke von Tc groß ist, ist die Verwendung eines Zwischenschichtisolierfilms wünschenswert. Dies wird gemäß einem siebten Aspekt der vorliegen­ den Erfindung mit einem Halbleiterbauelement gemäß Anspruch 38 realisiert.
Selbst wenn eine Ladungsansammlung an der Grenzfläche der Harzabdeckschicht gebildet wird, tritt kein allmählicher Stehspannungsabfall auf, und es ist möglich, auch einen allmählichen Durchlaß­ stromabfall zu unterdrücken, wodurch es möglich ist, eine stabile hohe Stehspannung zu realisieren.
Bei einer Ausgestaltung eines Halbleiterbauelements gemäß Anspruch 39, 40, 41 bzw. 42 ist es zumindest für eine Stehspannung von 400 V, 500 V, 600 V bzw. 700 V möglich, ein stabiles Halbleiterbauelement zu realisieren, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromabfall unterdrücken kann.
Auch hier ist der nicht belegte Zwischenraum zwischen der ersten Feldplatte und der Drain- Elektrodenschicht vorzugsweise größer oder gleich 2 µm.
Es ist wünschenswert, daß die Länge der Ausdehnung der ersten Feldplatte in den gekrümmten Gate-Abschnitten größer ist als die Länge der Ausdehnung der ersten Feldplatte in den linearen Gate-Abschnitten und daß die Länge der Ausdehnung der Drain-Elektrodenschicht in den ge­ krümmten Gate-Abschnitten größer ist als die Länge der Ausdehnung der Drain-Elektrodenschicht in den linearen Gate-Abschnitten. Es ist möglich, die Feldkonzentration in den gekrümmten Gate- Abschnitten abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate-Abschnitte klein zu machen. Somit ist es möglich, den Abstand zwischen den parallelen linearen Gate-Abschnitten klein zu machen, und mit sehr hoher Integration ist ein großes Strom­ transportvermögen erzielbar. Natürlich ist, falls für die Länge der Ausdehnung in den linearen Gate- Abschnitten ein bestimmter Spielraum vorhanden ist, eine Übereinstimmung der Länge der Ausdeh­ nung in den linearen Gate-Abschnitten mit der Länge in den gekrümmten Gate-Abschnitten zulässig.
Die erste Feldplatte kann mittels eines Anschlußlochs in dem dritten Isolierfilm leitend verbunden mit der Gate-Elektrodenschicht sein. Außerdem kann die erste Feldplatte als Schicht gebildet sein, die mit der Source-Elektrodenschicht gemeinsam ist.
Gemäß einem achten Aspekt der vorliegenden Erfindung weist ein Halbleiterbauelement gemäß Anspruch 44 eine Struktur mit mehreren Feldplatten auf. Da die Länge der Ausdehnung der zweiten und der dritten Feldplatte unweigerlich groß ist, ist es möglich, ein stabiles Halbleiterbauelement zu realisieren, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromab­ fall unterdrücken kann.
Genauer gesagt, kann bei einem Halbleiterbauelement gemäß Anspruch 45 eine zuverlässige Unterdrückung des allmählichen Stehspannungsabfalls und des allmählichen Durchlaßstromabfalls erzielt werden.
Bei Halbleiterbauelementen gemäß Anspruch 46, 47, 48 bzw. 49 kann zumindest bei einer Steh­ spannung von 400 V, 500 V, 600 V bzw. 700 V ein stabiles Halbleiterbauelement realisiert werden, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromabfall unter­ drücken kann.
Angesichts der Tatsache, daß die zweite Feldplatte und die dritte Feldplatte in den Schichten oberhalb der Source-Elektrodenschicht bzw. der Drain-Elektrodenschicht gebildet sind, wird nun dem Verfahren der Verwendung dieser oberen Schichten Aufmerksamkeit geschenkt. Ein Halbleiter­ bauelement mit einem Lateral-MISFET-Element hoher Stehspannung weist typischerweise in einem nicht von dem MISFET-Element belegten Bereich auf der Hauptflächenseite des Substrats des ersten Leitfähigkeitstyps einen Steuerschaltungsabschnitt (der des weiteren eine Schutzschaltung und ähnliches aufweist) für dieses MISFET-Element auf. Daher zeichnet sich das Halbleiterbauele­ ment gemäß der vorliegenden Erfindung dadurch aus, daß die erste Feldplatte aus einer Metall­ schicht gebildet ist und die zweite Feldplatte aus einer zweiten Metallschicht gebildet ist, und der Steuerschaltungsabschnitt ist unter Verwendung der ersten und der zweiten Metallschicht als Schaltungsverbindungsverdrahtungsschichten gebildet. Die Verbindungsverdrahtungsschichten in dem Steuerschaltungsabschnitt sind dicker als jene, die herkömmlich verwendet werden, weshalb die Verdrahtungsverbindungen größere Freiheitsgrade aufweisen und eine sehr hohe Integration des Steuerschaltungsabschnitts realisiert werden kann. Dies bedeutet, daß es gleichfalls möglich ist, den Anteil der von dem Leistungs-MISFET-Element belegten Fläche zu vergrößern, weshalb ein hohes Stromtransportvermögen sowie geringe Kosten als Folge der kleinen Chipgröße realisierbar sind.
Die erste Metallschicht kann als Schaltungsverbindungsverdrahtungsschicht verwendet werden, und die zweite Metallschicht kann als Abschirmungsfilm zum Bedecken zumindest eines Teils der Schaltung verwendet werden. Der Steuerschaltungsabschnitt kann eine Betriebsinstabilität verhin­ dern, die durch schwebende Ionen innerhalb der Harzabdeckschicht verursacht wird, und er kann die Wirkung der Abschirmung elektromagnetischer Störungen und ähnlichem verbessern, wodurch es möglich ist, ein sehr zuverlässiges Halbleiterbauelement zu schaffen.
Hinsichtlich des oberen Grenzwerts für die Feldplatten ist der nicht belegte Zwischenraum zwischen der zweiten Feldplatte und der dritten Feldplatte vorzugsweise größer oder gleich 2 µm. Dies dient dazu, einen Stehspannungsabfall und einen Durchlaßstromabfall, die durch Haftladungsträger auf der Basis der Erzeugung eines durch ein hohes elektrisches Feld erzeugten Haftterms verursacht werden, zu unterdrücken.
Die Länge der Ausdehnung der zweiten Feldplatte in den gekrümmten Gate-Abschnitten kann größer als die Länge der Ausdehnung der zweiten Feldplatte in den linearen Gate-Abschnitten gemacht werden, und die Länge der Ausdehnung der dritten Feldplatte in den gekrümmten Gate-Abschnitten kann größer als die Länge der Ausdehnung der dritten Feldplatte in den linearen Gate-Abschnitten gemacht werden. Es ist möglich, die Feldkonzentration in den gekrümmten Gate-Abschnitten abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate-Abschnitte klein zu machen. Es ist daher möglich, den Zwischenraum zwischen parallelen linearen Gate- Abschnitten klein zu halten, und mittels hoher Integration ist ein großes Stromtransportvermögen erzielbar. Wenn für die Länge der Ausdehnung der linearen Gate-Abschnitte ein gewisser Spielraum verbleibt, ist natürlich eine Übereinstimmung der Länge der Ausdehnung in den linearen Gate- Abschnitten mit der Länge in den gekrümmten Gate-Abschnitten zulässig.
Die erste Feldplatte kann mittels des ersten Anschlußlochs im dritten Isolierfilm leitend verbunden mit der Gate-Elektrodenschicht sein. In einem solchen Fall kann die zweite Feldplatte mittels eines zweiten Anschlußlochs in einem vierten Isolierfilm leitend verbunden mit der ersten Feldplatte sein, die zweite Feldplatte kann mittels des zweiten Anschlußlochs in dem vierten Isolierfilm leitend verbunden mit der Source-Elektrodenschicht sein, und die dritte Feldplatte kann mittels eines dritten Anschlußlochs in einem fünften Isolierfilm leitend verbunden mit der Drain-Elektrodenschicht sein. Da der Schutzfilm auf dem zweiten und dem dritten Anschlußloch gebildet ist, besteht, falls die Abdeckung der Stufe des Schutzfilms, die aus dem Höhenunterschied des zweiten und des dritten Anschlußlochs resultiert, nicht ausreicht, das Problem einer lokalen Beschädigung des Filmmate­ rials. Insbesondere im tatsächlichen Gebrauch unter sehr feuchten Bedingungen, falls Verunreini­ gungen innerhalb der Harzabdeckschicht den beschädigten Abschnitt des Schutzfilms aufgrund von Feuchtigkeit durchdringen und innerhalb des Bauelements verbleiben, besteht das Risiko, daß eine Aluminiumkorrosion auftritt und daß ein Kanalleckstrom erzeugt wird.
Daher besteht ein charakteristisches Merkmal darin, daß die zweite Feldplatte als eine die Source- Seite bedeckende Schicht gebildet wird, die sich planar auch über das kammartige planare Elementmuster hinaus als kontinuierlicher Metallfilm auf der Source-Elektrodenschicht unter Zwischenlage des vierten Isolierfilms erstreckt, und daß die dritte Feldplatte als eine die Drain-Seite bedeckende Schicht gebildet ist, die sich planar auch über das kammartige planare Elementmuster hinaus als kontinuierlicher Metallfilm auf der Drain-Elektrodenschicht unter Zwischenlage des fünften Isolierfilms erstreckt. Das zweite Anschlußloch ist in der die Source-Seite bedeckenden Schicht und von den linearen Gate-Abschnitten und den gekrümmten Gate-Abschnitten entfernt gebildet, und das dritte Anschlußloch ist in der die Drain-Seite bedeckenden Schicht und von den linearen Gate- Abschnitten und den gekrümmten Gate-Abschnitten entfernt gebildet. Daher ist es möglich, eine Aluminiumkorrosion und einen Kanalleckstrom, die durch eingedrungene Verunreinigungen verursacht werden, zu unterdrücken. Das zweite und das dritte Anschlußloch können daher in einem Abschnitt in einer Entfernung von etwa 10 µm oder mehr von den linearen Gate-Abschnitten und den gekrümmten Gate-Abschnitten gebildet werden. Das zweite Anschlußloch und das dritte Anschluß­ loch können jedoch vorzugsweise in der Nähe einer Source-Anschlußfläche bzw. in der Nähe einer Drain-Anschlußfläche gebildet werden.
Die zweite Feldplatte kann in einer Schicht gebildet werden, die auch mit der Schicht gemeinsam ist, in der die Source-Elektrodenschicht gebildet ist. In einem solchen Fall ist die Gesamtisolierfilmdicke direkt unterhalb der Source-Elektrodenschicht groß.
Falls die erste Feldplatte in der gleichen Schicht wie die Source-Elektrodenschicht gebildet ist, können typischerweise Anschlußbeziehungen verwendet werden, wonach die zweite Feldplatte mittels eines ersten Anschlußlochs im vierten Isolierfilm mit der Source-Elektrodenschicht leitend verbunden sein kann, und die dritte Feldplatte kann mittels eines zweiten Anschlußlochs im fünften Isolierfilm mit der Drain-Elektrodenschicht leitend verbunden sein. Auch in diesem Fall ist die zweite Feldplatte ein kontinuierlicher Metallfilm auf der Source-Elektrodenschicht unter Zwischenlage des dritten Isolierfilms, und dieser kontinuierliche Metallfilm ist als eine die Source-Seite bedeckende Schicht gebildet, die sich auch über das kammartige planare Elementmuster hinaus erstreckt; die dritte Feldplatte ist ein kontinuierlicher Metallfilm auf der Drain-Elektrodenschicht unter Zwischen­ lage des fünften Isolierfilms, und dieser kontinuierliche Metallfilm ist als eine die Drain-Seite bedeckende Schicht gebildet, die sich planar auch über das kammartige planare Elementmuster hinaus erstreckt; das erste Anschlußloch ist vorzugsweise in der die Source-Seite bedeckenden Schicht und von den linearen Gate-Abschnitten sowie den gekrümmten Gate-Abschnitten entfernt gebildet, und das zweite Anschlußloch ist vorzugsweise in der die Drain-Seite bedeckenden Schicht und von den linearen Gate-Abschnitten sowie den gekrümmten Gate-Abschnitten entfernt gebildet. Daher ist es möglich, die Aluminiumkorrosion und den Kanalleckstrom, die durch eingedrungene Verunreinigungen verursacht werden, zu unterdrücken. Daher kann ein Anschlußloch in einem Abschnitt in einer Entfernung von etwa 10 µm oder mehr von den linearen Gate-Abschnitten und den gekrümmten Gate-Abschnitten gebildet werden. Das erste Anschlußloch und das zweite Anschluß­ loch können jedoch vorzugsweise in der Nähe einer Source-Anschlußfläche bzw. in der Nähe einer Drain-Anschlußfläche gebildet werden.
Da bei herkömmlichen Halbleiterbauelementen hoher Stehspannung bekannt ist, daß sie als Folge der Bildung einer Ladungsansammlung während des tatsächlichen Gebrauchs einen allmählichen Stehspannungsabfall aufweisen, war mit dem Ziel der Verkleinerung der Ausdehnung der Verar­ mungsschicht der Drain-Driftzone ein hoher Widerstand für die Drain-Driftzone unvermeidbar. Aus diesem Grund war keine Verbesserung des Durchlaßwiderstands möglich, da es nicht möglich war, den Durchlaßwiderstand zu senken und da auf der Drain-Seite eine teilweise Beschränkung des elektrischen Wegs allmählich stattfand, was zu einem Anstieg des Durchlaßwiderstands führte. Gemäß dem vorgenannten ersten bis dritten und sechsten bis achten Aspekt der vorliegenden Erfindung ist es jedoch als Resultat der Möglichkeit, einen allmählichen Stehspannungsabfall unterdrücken zu können, möglich, die Dotierstoffkonzentration der Drain-Driftzone zwei oder dreimal so hoch wie herkömmlich zu machen, das heißt die Ladungsmenge pro Flächeneinheit zu minde­ stens 1 × 1012/cm3 und nicht mehr als 3 × 1012/cm3 zu machen, was dem Versuch den Weg ebnet, die Drain-Driftzone mit einem niedrigen Widerstand zu versehen. Als Folge ist es möglich, den Durchlaßstrom im Vergleich zur herkömmlichen Praxis zu erhöhen. Da außerdem eine teilweise Verarmung auf der Drain-Seite im Durchlaßzustand und damit eine Inversion des Leitfähigkeitstyps unterdrückt werden kann, ist es möglich, ein hohes Stromtransportvermögen zu realisieren.
Andererseits ist es gemäß dem vorgenannten vierten und fünften Aspekt der vorliegenden Erfin­ dung, da es möglich ist, eine Feldkonzentration auf der Drain-Seite in dem Durchlaßzustand zu unterdrücken, möglich, eine teilweise Verarmung und eine Inversion des Leitfähigkeitstyps zu unterdrücken. Wenn jedoch die Dotierstoffkonzentration der Drain-Driftzone zwei oder dreimal größer als herkömmlich gemacht wird, das heißt, wenn die Ladungsmenge pro Flächeneinheit mindestens 1 × 1012/cm3 und nicht mehr als 3 × 1012/cm3 beträgt, ist es, da es möglich ist, eine teilweise Verarmung und eine Inversion des Leitfähigkeitstyps im Durchlaßzustand auf der Drain- Seite zu verhindern, um so besser möglich, ein hohes Stromtransportvermögen zu realisieren.
Die Dotierstoffkonzentration der Drain-Driftzone kann in oben beschriebener Weise hoch sein, aber es ist günstiger, die Drain-Driftzone innerhalb einer Wanne des zweiten Leitfähigkeitstyps zu bilden, die auf der Hauptflächenseite des Halbleitersubstrats des ersten Leitfähigkeitstyps gebildet ist, und die Dotierstoffkonzentration der Wanne des zweiten Leitfähigkeitstyps höher als die Dotierstoffkon­ zentration der Drain-Driftzone zu machen. Das Vorsehen einer solchen Wanne des zweiten Leitfähigkeitstyps auf der Drain-Seite mit relativ hoher Konzentration verkürzt die widerstandsbe­ haftete Länge der Drain-Driftzone, was bedeutet, daß selbstverständlich eine Reduzierung des Durchlaßwiderstands möglich ist. Außerdem kann die Stehspannung auf der Drain-Seite zuverlässig größenbeschränkt werden, wodurch es ebenfalls möglich ist, die Stabilität sicherzustellen.
In einem Fall, in dem eine Deckzone des ersten Leitfähigkeitstyps in der Hauptfläche der Drain- Driftzone vorgesehen ist, kann ein solches MISFET-Element das Eindringen heißer Elektronen in den Feldisolierfilm verhindern, das durch einen Lawinendurchbruch verursacht wird, der bei der Hauptfläche der Drain-Driftzone leicht hervorgerufen werden kann, weshalb es natürlich ermöglicht wird, daß eine hohe Stehspannung erzielt wird. Ein solches MISFET-Element kann jedoch auch einen allmählichen Durchlaßstromabfall unterdrücken, und außerdem kann es die Feldkonzentration in dem Abschnitt direkt unterhalb der sich erstreckenden Spitze der Source-Feldplatte innerhalb der Hauptfläche der Drain-Driftzone abschwächen und kann daher einen allmählichen Stehspannungs­ abfall unterdrücken, wobei es eine hohe Stehspannung erzielt, da keine Verarmung im Durchlaßzu­ stand in dem Abschnitt unterhalb der sich erstreckenden Spitze der Drain-Feldplatte stattfindet.
Was die Opfer-Spannungsdurchbruchstelle angeht, wird vorab eine Stelle definiert, bei der ein Lawinendurchbruch als Folge von beispielsweise induzierter Ladung auftritt, und diese Stelle befindet sich direkt unterhalb der Drain-Zone und innerhalb der Fläche des pn-Übergangs zwischen dem Substrat des ersten Leitfähigkeitstyps und der Drain-Driftzone, um das schnelle Abziehen von überschüssigen Elektronen und Löchern zu ermöglichen, wenn ein Lawinendurchbruch hervorgeru­ fen wird, um dadurch Betriebsstabilität zu erzielen. Das Substrat des ersten Leitfähigkeitstyps befindet sich im wesentlichen auf gleichem Potential wie das Sourcepotential, was eine Folge der zwischen ihnen liegenden Kanalzone ist. Ein Abfall auf das Massepotential durch Kontakt der Sub­ stratrückseite mit der Masse mit Hilfe einer Chipmontagefläche des Leiterrahmens oder ähnlichem ist jedoch besonders günstig für das Substrat.
Weitere Vorteile, Merkmale und Besonderheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung vorteilhafter Ausführungsformen der Erfindung.
Fig. 1 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
Fig. 2 ist eine zweidimensionale Bauelementsimulationsfigur zur Darstellung der Verteilung von Äquipotentiallinien in einem Zustand, in dem eine Ladungsansammlungsschicht an der Grenzfläche zu dem Gußharz in dem Fall gebildet wird, daß in einem Sperrzustand eine Drain-Spannung von 700 V in einem Lateral-MISFET-Element hoher Stehspannung mit einer Nennstehspannung von 700 V angelegt wird und bei dem die Länge Mc der Aus­ dehnung der Kanalfeldplatte 10 µm ist, die Filmdicke Tox des Isolierfilms 4 µm ist und die Länge Ld der Drain-Driftzone 60 µm ist.
Fig. 3 ist eine zweidimensionale Bauelementsimulationsfigur zur Darstellung der Verteilung von Äquipotentiallinien in einem Zustand, in dem eine Ladungsansammlungsschicht an der Grenzfläche zu dem Gußharz in dem Fall gebildet wird, daß in einem Sperrzustand eine Drain-Spannung von 700 V in einem Lateral-MISFET-Element hoher Stehspannung mit einer Nennstehspannung von 700 V angelegt wird und bei dem die Länge Mc der Aus­ dehnung der Kanalfeldplatte 25 µm ist, die Filmdicke Tox des Isolierfilms 2 µm ist und die Länge Ld der Drain-Driftzone 60 µm ist.
Fig. 4 ist eine zweidimensionale Bauelementsimulationsfigur zur Darstellung der Verteilung von Äquipotentiallinien in einem Zustand, in dem eine Ladungsansammlungsschicht an der Grenzfläche zu dem Gußharz in dem Fall gebildet wird, daß in einem Sperrzustand eine Drain-Spannung von 700 V in einem Lateral-MISFET-Element hoher Stehspannung mit einer Nennstehspannung von 700 V angelegt wird und bei dem die Länge Mc der Aus­ dehnung der Kanalfeldplatte 25 µm ist, die Filmdicke Tox des Isolierfilms 4 µm ist und die Länge Ld der Drain-Driftzone 60 µm ist.
Fig. 5 ist eine Bauelementsimulationsfigur zur Darstellung der Abhängigkeit von der Länge Mc der Ausdehnung der Feldplatte, und zwar einerseits der Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen worden ist oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhan­ den ist, und andererseits der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung so hervorgerufen wird, daß das Potential auf dem Schutzfilm zum Drainpotential wird, in einem Lateral-MISFET-Element hoher Steh­ spannung, in dem die Durchbruch-Drain-Spannung 350 V beträgt, die Drain-Driftlänge Ld 25 µm beträgt und die Filmdicke Tox des Isolierfilms 2 µm beträgt.
Fig. 6 ist eine Bauelementsimulationsfigur zur Darstellung der Abhängigkeit von der Länge Mc der Ausdehnung der Feldplatte, und zwar einerseits der Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen worden ist oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhan­ den ist, und andererseits der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung so hervorgerufen wird, daß das Potential auf dem Schutzfilm zum Drainpotential wird, in einem Lateral-MISFET-Element hoher Steh­ spannung, in dem die Durchbruch-Drain-Spannung 350 V beträgt, die Drain-Driftlänge Ld 25 µm beträgt und die Filmdicke Tox des Isolierfilms 3 µm beträgt.
Fig. 7 ist eine Bauelementsimulationsfigur zur Darstellung der Abhängigkeit von der Länge Mc der Ausdehnung der Feldplatte, und zwar einerseits der Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen worden ist oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhan­ den ist, und andererseits der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung so hervorgerufen wird, daß das Potential auf dem Schutzfilm zum Drainpotential wird, in einem Lateral-MISFET-Element hoher Steh­ spannung, in dem die Durchbruch-Drain-Spannung 700 V beträgt, die Drain-Driftlänge Ld 60 µm beträgt und die Filmdicke Tox des Isolierfilms 2 µm beträgt.
Fig. 8 ist eine Bauelementsimulationsfigur zur Darstellung der Abhängigkeit von der Länge Mc der Ausdehnung der Feldplatte, und zwar einerseits der Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen worden ist oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhan­ den ist, und andererseits der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung so hervorgerufen wird, daß das Potential auf dem Schutzfilm zum Drainpotential wird, in einem Lateral-MISFET-Element hoher Steh­ spannung, in dem die Durchbruch-Drain-Spannung 700 V beträgt, die Drain-Driftlänge Ld 60 µm beträgt und die Filmdicke Tox des Isolierfilms 4 µm beträgt.
Fig. 9 ist eine Bauelementsimulationsfigur zur Darstellung der Abhängigkeit von der Länge Mc der Ausdehnung der Feldplatte, und zwar einerseits der Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen worden ist oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhan­ den ist, und andererseits der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung so hervorgerufen wird, daß das Potential auf dem Schutzfilm zum Drainpotential wird, in einem Lateral-MISFET-Element hoher Steh­ spannung, in dem die Durchbruch-Drain-Spannung 700 V beträgt, die Drain-Driftlänge Ld 60 µm beträgt und die Filmdicke Tox des Isolierfilms 6 µm beträgt.
Fig. 10 ist eine Bauelementsimulationsfigur zur Darstellung der Abhängigkeit von der Länge Mc der Ausdehnung der Feldplatte, und zwar einerseits der Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen worden ist oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhan­ den ist, und andererseits der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung so hervorgerufen wird, daß das Potential auf dem Schutzfilm zum Drainpotential wird, in einem Lateral-MISFET-Element hoher Steh­ spannung, in dem die Durchbruch-Drain-Spannung 1200 V beträgt, die Drain-Driftlänge Ld 110 µm beträgt und die Filmdicke Tox des Isolierfilms 2 µm beträgt.
Fig. 11 ist eine Bauelementsimulationsfigur zur Darstellung der Abhängigkeit von der Länge Mc der Ausdehnung der Feldplatte, und zwar einerseits der Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen worden ist oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhan­ den ist, und andererseits der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung so hervorgerufen wird, daß das Potential auf dem Schutzfilm zum Drainpotential wird, in einem Lateral-MISFET-Element hoher Steh­ spannung, in dem die Durchbruch-Drain-Spannung 1200 V beträgt, die Drain-Driftlänge Ld 110 µm beträgt und die Filmdicke Tox des Isolierfilms 4 µm beträgt.
Fig. 12 ist eine Bauelementsimulationsfigur zur Darstellung der Abhängigkeit von der Länge Mc der Ausdehnung der Feldplatte, und zwar einerseits der Feldstärke Es direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte in einem Zustand, in dem das Gußharz das Element nicht bedeckt oder von ihm abgezogen worden ist oder in einem Anfangszu­ stand (vor dem Anlegen von Spannung), in dem keinerlei Ladungsansammlung vorhan­ den ist, und andererseits der Feldstärke Es' direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte während des tatsächlichen Gebrauchs (nach dem Anlegen von Spannung), wenn eine Ladungsansammlung so hervorgerufen wird, daß das Potential auf dem Schutzfilm zum Drainpotential wird, in einem Lateral-MISFET-Element hoher Steh­ spannung, in dem die Durchbruch-Drain-Spannung 1200 V beträgt, die Drain-Driftlänge Ld 110 µm beträgt und die Filmdicke Tox des Isolierfilms 8 µm beträgt.
Fig. 13 ist eine zweidimensionale Bauelementsimulationsfigur zur Darstellung der Verteilung von Äquipotentiallinien in einem Zustand, in dem eine Ladungsansammlungsschicht an der Grenzfläche zu dem Gußharz in dem Fall gebildet wird, daß in einem Sperrzustand eine Drain-Spannung von 700 V in einem Lateral-MISFET-Element hoher Stehspannung mit einer Nennstehspannung von 700 V angelegt wird und bei dem die Länge Mc der Aus­ dehnung der Kanalfeldplatte 10 µm ist, die Isolierfilmdicke Tox 2 µm ist und die Länge Ld der Drain-Driftzone 60 µm ist.
Fig. 14 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
Fig. 15 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
Fig. 16 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
Fig. 17 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
Fig. 18 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung.
Fig. 19 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer siebten Ausführungsform der vorliegenden Erfindung.
Fig. 20 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer achten Ausführungsform der vorliegenden Erfindung.
Fig. 21 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer neunten Ausführungsform der vorliegenden Erfindung.
Fig. 22 ist eine planare Ansicht zur Darstellung eines planaren Musters eines Lateral-MISFET- Elements hoher Stehspannung gemäß der neunten Ausführungsform.
Fig. 23 ist eine planare Ansicht, die ein planares Chipmuster für ein Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer zehnten Ausführungs­ form der Erfindung zeigt.
Fig. 24 ist eine planare Ansicht, die ein planares Chipmuster für ein Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer elften Ausführungs­ form der Erfindung zeigt.
Fig. 25 ist eine Teilquerschnittsansicht zur Darstellung eines herkömmlichen Halbleiterbauele­ ments mit einem Lateral-MISFET-Element hoher Stehspannung.
Fig. 26 ist eine zweidimensionale Bauelementsimulationsfigur zur Darstellung der Verteilung von Äquipotentiallinien in einem Zustand, in dem eine Ladungsansammlungsschicht in einem Fall nicht gebildet worden ist, in dem in einem Sperrzustand eine Drain-Spannung von 700 V in einem Lateral-MISFET-Element hoher Stehspannung mit einer Nennstehspan­ nung von 700 V angelegt wird und bei dem die Länge Mc der Ausdehnung der Kanalfeld­ platte 10 µm beträgt, die Filmdicke Tox des Isolierfilms 2 µm beträgt und die Länge Ld der Drain-Driftzone 60 µm beträgt.
Fig. 27 ist eine zweidimensionale Bauelementsimulationsfigur zur Darstellung der Verteilung von Äquipotentiallinien in einem Zustand, in dem eine Ladungsansammlungsschicht in einem Fall nicht gebildet worden ist, in dem in einem Sperrzustand eine Drain-Spannung von 700 V in einem Lateral-MISFET-Element hoher Stehspannung mit einer Nennstehspan­ nung von 700 V angelegt wird und bei dem die Länge Mc der Ausdehnung der Kanalfeld­ platte 25 µm beträgt, die Filmdicke Tox des Isolierfilms 2 µm beträgt und die Länge Ld der Drain-Driftzone 60 µm beträgt.
Fig. 28 zeigt drei Graphen, nämlich Fig. 28(A), die einen Vergleich des allmählichen Durchlaß­ stromabfalls in Elementen mit einer Nennstehspannung (Anfangsstehspannung) von 750 V für eine herkömmliche Struktur und für die zweite Ausführungsform zeigt; Fig. 28(B), die den allmählichen Durchlaßstromabfall zeigt, wobei für eine Anlegezeit von 0 auf 1 normiert ist; und Fig. 28(C), die einen Vergleich hinsichtlich des allmählichen Steh­ spannungsabfalls zeigt.
Die Ausführungsformen der vorliegenden Erfindung werden nachstehend auf der Basis der Figuren beschrieben. Nachstehend bezeichnen Schichten und Zonen, die mit N(n) und P(p) bezeichnet sind, Schichten und Zonen mit einer Mehrzahl von Ladungsträgern, die aus Elektronen bzw. positiven Löchern gebildet sind. Außerdem bezeichnet das hochgestellte Zeichen "+', eine relativ hohe Dotierstoffkonzentration, und das hochgestellte Zeichen "-" bezeichnet eine relativ niedrige Dotierstoffkonzentration.
Erste Ausführungsform
Fig. 1 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements, das ein Lateral- MISFET-Element hoher Stehspannung umfaßt, gemäß einer ersten Ausführungsform der vorliegen­ den Erfindung.
Dieses Lateral-MISFET-Element hoher Stehspannung ist ein Element mit einer Nennstehspannung (Durchbruch-Drain-Spannung) von 350 V, und es umfaßt: ein p-leitendes Halbleitersubstrat 1 mit einem hohen Widerstand von 60 Ωcm; eine p-leitende Kanalzone (p-Wanne) 2, die an ihrer oberen Fläche eine Konzentration von 5 × 1016/cm3 aufweist sowie eine Diffusionstiefe von 4 µm besitzt und an der Hauptflächenseite des Halbleitersubstrats 1 gebildet ist; eine n+-Source-Zone 3 und eine p+- Substratkontaktzone 4, die auf der Hauptflächenseite innerhalb der Kanalzone 2 gebildet sind; eine n-leitende Drain-Driftzone (Offset- bzw. Versatzzone) 5, die an ihrer oberen Fläche eine Konzentra­ tion von 0,5 × 1016/cm3 aufweist und eine Diffusionstiefe von 4 µm besitzt sowie auf der Hauptflä­ chenseite des Halbleitersubstrats 1 gebildet ist; eine n+-Drain-Zone 6 auf der Hauptflächenseite des Halbleitersubstrats 1, die von der Kanalzone 2 durch die dazwischenliegende Drain-Driftzone 5 getrennt ist; eine Gate-Elektrodenschicht 9, die unter Zwischenlage eines Gate-Isolierfilms 7 als Back-Gate für die Kanalzone 2 dient und sich auf einem Thermooxidfilm (Feldoxidfilm, Filmdicke Tox = 2,2 µm) 8, der selektiv auf der Hauptfläche der Drain-Driftzone 5 gebildet ist, zur Drain-Seite hin erstreckt; eine Source-Elektrodenschicht 11, die sich in leitendem Kontakt mit der Substratkontakt­ zone 4 und der Source-Zone 3 unter Zwischenlage eines auf der Gate-Elektrodenschicht 9 gebilde­ ten Zwischenschichtisolierfilms (Filmdicke 1 µm) 10 befindet; eine Drain-Elektrodenschicht 12, die sich in leitendem Kontakt mit der Drain-Zone 6 befindet und sich auf dem Zwischenschichtisolierfilm 10 zur Source-Seite hin erstreckt; einen Passivierungsfilm (Schutzfilm) 14, der auf der Source- Elektrodenschicht 11 und der Drain-Elektrodenschicht 12 gebildet ist; und ein Umhüllungsgußharz (Epoxidharz oder ähnliches) 15, das den Passivierungsfilm 14 bedeckt.
Der sich auf dem Thermooxidfilm 8 erstreckende Abschnitt der Gate-Elektrodenschicht 9 dient hauptsächlich als Feldplatte zum Abschwächen der Feldkonzentration des Wannenendes der Kanalzone 2, und die Länge Mc der Ausdehnung auf dem Thermooxidfilm 8 beträgt 14 µm. Des weiteren dient der sich auf dem Zwischenschichtisolierfilm 10 erstreckende Abschnitt der Drain- Elektrodenschicht 12 als Feldplatte zum Abschwächen der Feldkonzentration des Wannenendes der Drain-Zone 6, und wenn dessen Länge Md der Ausdehnung auf dem Zwischenschichtisolierfilm 10 oder von dem Wannenende der Drain-Zone 6 8 µm beträgt, ist die Gesamtisolierfilmdicke direkt unterhalb der sich erstreckenden Spitze der Drain-Elektrodenschicht 12 3,2 µm. Wenn die Länge der Drain-Driftzone, auch Drain-Driftlänge Ld genannt, 25 µm beträgt, besteht ein großer Unterschied zwischen den Höhen der Gate-Elektrodenschicht 9 und der Drain-Elektrodenschicht 12, wobei dieser Unterschied der Filmdicke des Zwischenschichtisolierfilms 10 entspricht, aber der nicht (von Elektrodenschichten) belegte Zwischenraum Wg zwischen diesen Schichten beträgt 3 µm.
Bei der vorliegenden Ausführungsform eines Elements mit 350 V Stehspannung sind die Länge Mc der Ausdehnung der Gate-Elektrodenschicht 9 und die Länge Md der Ausdehnung der Drain- Elektrodenschicht 12 jeweils in überhängender Weise ausgestaltet. Als Folge ist selbst dann, wenn sich im tatsächlichen Gebrauch eine Ladungsansammlung an der Grenzfläche des Gußharzes 15 bildet, die Feldstärke an einem Punkt B direkt unterhalb der sich erstreckenden Spitze der Gate- Elektrodenschicht 9 und an einem Punkt C direkt unterhalb der sich erstreckenden Spitze der Drain- Elektrodenschicht 12 immer niedriger als an der Stelle A eines Opferspannungsdurchbruchs direkt unterhalb der Drain-Zone 6, was bedeutet, daß bei einer Drain-Spannung von 350 V hauptsächlich ein Spannungsdurchbruch bei der Opferspannungsdurchbruchsstelle A stattfindet. Daher tritt kein allmählicher Spannungsabfall auf, und es ist demzufolge möglich, ein stabiles Halbleiterbauelement mit einer Stehspannung von 350 V zu schaffen, das auch einen allmählichen Durchlaßstromabfall unterdrücken kann.
Wenn im übrigen die Durchbruchspannung Vdabs = 350, dann erfüllt Mc = 14 die Ungleichung Mc ≧ 35 - 10 × 2,2, und Md = 8 erfüllt Md ≧ 35 - 10 × 3,2. Selbst bei einem Fall, bei dem die Filmdicken der Isolierfilme gleich sind, ist die Feldstärke am Punkt C direkt unterhalb der sich erstreckenden Spitze der Drain-Elektrodenschicht 12 immer niedriger als bei Punkt B direkt unterhalb der sich erstreckenden Spitze der Gate-Elektrodenschicht 9. Bei der vorliegenden Ausführungsform besteht Spielraum, die Gesamtdicke des Isolierfilms direkt unterhalb der sich erstreckenden Spitze der Drain-Elektrodenschicht 12 sowie Md klein zu machen. Da jedoch die Drain-Elektrodenschicht 12 in der gleichen Schicht wie die Source-Elektrodenschicht 11 gebildet ist, d. h. mit ihr gemeinsam ist, ist die Filmdicke nicht übermäßig groß. Bei der vorliegenden Ausführungsform ist die Anordnung so getroffen, daß kein zusätzlicher Prozeß eingesetzt wird. Da jedoch der Hauptpunkt die Begren­ zung des Spannungsdurchbruchs am Punkt B direkt unterhalb der sich erstreckenden Spitze der Gate-Elektrodenschicht 9 ist, ist es wünschenswert, daß Md klein ist und Mc möglichst noch größer gemacht wird. Unter Berücksichtigung des Ausmaßes des Anwachsens der Ladungsansammlung, die beispielsweise durch bewegliche Ionen innerhalb des Gußharzes 19 erfolgt, sammeln sich negative Ladungen an der Harzgrenzfläche direkt oberhalb der Drain-Elektrodenschicht 12 an, und positive Ladungen sammeln sich an der Harzgrenzfläche direkt oberhalb der Gate-Elektrodenschicht 9 an. Da jedoch außerdem ein Unterschied in der Beweglichkeit der beweglichen Ionen besteht und die Dicke des Isolierfilms auf der Gate-Elektrodenschicht 9 größer als desjenigen auf der Drain- Elektrodenschicht 12 ist, kann gemutmaßt werden, daß die Dichte der Ansammlung der positiven Ladungen an der Harzgrenzfläche direkt oberhalb der Gate-Elektrodenschicht 9 klein ist im Vergleich zu derjenigen auf der Drain-Seite, und es kann daher gesagt werden, daß dies dazu dient, eine Abschwächung der Feldkonzentration am Punkt B direkt unterhalb der sich erstreckenden Spitze der Gate-Elektrodenschicht 9 zu ermöglichen. In anderen Worten werden als Folge des großen Unterschieds bei der Anordnung der Gate-Elektrodenschicht 9 (Kanalfeldplatte) und der Drain-Elektrodenschicht 12 (Drain-Feldplatte) negative Ladungen in hoher Dichte an der Harzgrenz­ fläche direkt oberhalb der Drain-Elektrodenschicht 12 (Drain-Feldplatte) angesammelt, und es tritt eine entsprechende Abschwächung der Feldkonzentration am Punkt B direkt unterhalb der sich erstreckenden Spitze der Gate-Elektrodenschicht 9 (Kanalfeldplatte) auf.
Außerdem verhindert das Sicherstellen, daß für den nicht belegten Zwischenraum Wg = 3 µm gilt, einen Haftterm. In dem Fall jedoch, in dem die Filmdicke des Zwischenschichtisolierfilms 10 groß ist, beispielsweise 3 µm oder größer, erscheint auch eine Feldplattenstruktur möglich, bei der die Gate- Elektrodenschicht 9 (Kanalfeldplatte) und die Drain-Elektrodenschicht 12 (Drain-Feldplatte) zur Überlappung gebracht werden können, wobei der Zwischenschichtisolierfilm 10 dazwischen angeordnet ist. Da jedoch Äquipotentiallinien in dem nicht belegten Zwischenraum Wg liegen, ist es erforderlich sicherzustellen, daß der Isolierfilm 8 und der Zwischenschichtisolierfilm 10 eine geeignete Dicke aufweisen.
Zweite Ausführungsform
Fig. 14 ist eine Teilquerschnittsansicht für die Darstellung eines Halbleiterbauelements, das ein Lateral-MISFET-Element hoher Stehspannung gemäß einer zweiten Ausführungsform der vorliegen­ den Erfindung umfaßt.
Dieses Lateral-MISFET-Element hoher Stehspannung ist ein Element mit einer Nennstehspannung (Durchbruch-Drain-Spannung) von 700 V, und es umfaßt: ein p-leitendes Halbleitersubstrat 1 mit einem hohen Widerstand von 120 Ωcm; eine p-leitende Kanalzone (p-Wanne) 2, die an ihrer oberen Fläche eine Konzentration von 5 × 1016/cm3 aufweist und eine Diffusionstiefe von 4 µm besitzt und an der Hauptflächenseite des Halbleitersubstrals 1 gebildet ist; eine n+-Source-Zone 3 und eine p+- Substratkontaktzone 4, die an der Hauptflächenseite innerhalb der Kanalzone 2 gebildet sind; eine n-leitende Drain-Driftzone 5, die an ihrer oberen Fläche eine Konzentration von 0,5 × 1016/cm3 aufweist und eine Diffusionstiefe von 4 µm besitzt sowie an der Hauptflächenseite des Halbleiter­ substrats 1 gebildet ist; eine n+-Drain-Zone 6 an der Hauptflächenseite des Halbleitersubstrats 1, die von der Kanalzone 2 durch die dazwischenliegende Drain-Driftzone 5 getrennt ist; eine Gate- Elektrodenschicht 9, die unter Zwischenlage eines Gate-Isolierfilms 7 als Back-Gate für die Kanalzone 2 dient und sich zur Drain-Seite hin auf einem Thermooxidfilm (Feldoxidfilm, Filmdicke 0,6 µm) 8 erstreckt, der selektiv auf der Hauptfläche der Drain-Driftzone 5 gebildet ist; eine Source- Elektrodenschicht 11, die in leitendem Kontakt mit der Substratkontaktzone 4 und der Source-Zone 5 unter Zwischenlage eines auf der Gate-Elektrodenschicht 9 gebildeten Zwischenschichtisolierfilms (Filmdicke 4,4 µm) 10 angeordnet ist; eine Feldplatte FP1, die sich, weiter als es die Gate-Elektro­ denschicht 9 tut, zur Drain-Seite hin auf dem Zwischenschichtisolierfilm 10 erstreckt und sich über ein Loch h in leitendem Kontakt mit der Gate-Elektrodenschicht 9 befindet; eine Drain-Elektroden­ schicht 12, die sich in leitendem Kontakt mit der Drain-Zone 6 befindet und sich zur Source-Seite hin auf dem Zwischenschichtisolierfilm 10 erstreckt; einen Passivierungsfilm (Schutzfilm) 14, der auf der Source-Elektrodenschicht 11 und der Drain-Elektrodenschicht 12 gebildet ist; und ein Umhüllungs­ gußharz 15, das den Passivierungsfilm 14 bedeckt.
Die Drain-Driftlänge Ld beträgt 60 µm, die Gesamtfilmdicke Tox des Isolierfilms 8 und des Zwi­ schenschichtisolierfilms 10 beträgt 5 µm, die Länge Mc der Ausdehnung der Feldplatte FP1 auf dem Isolierfilm 8 beträgt 18 µm, die Länge Md der Ausdehnung der Drain-Elektrodenschicht 12 auf dem Zwischenschichtisolierfilm 10 beträgt 27 µm, und der nicht belegte Zwischenraum Wg beträgt 15 µm.
Bei einem Test des Anlegens hoher Spannung bei hoher Feuchtigkeit (700 V, 125°C) mit einer Anfangsspannung von 750 V, wie durch b (die Zwei-Punkt-Kettenlinie) in Fig. 28(C) gezeigt, wird kaum ein Stehspannungsabfall über einen längeren Zeitraum beobachtet, und daher ist die Stehspannung ausreichend stabil. Andererseits zeigt, wie durch b (die Zwei-Punkt-Kettenlinie) in den Fig. 28(A) und 28(B) gezeigt, der Durchlaßstrom einen 14%-igen Abfall beim Anlegen einer Spannung über 100 Stunden hinweg, was eine beträchtliche Abschwächung des Durchlaßstromab­ falls im Vergleich zum herkömmlichen Fall darstellt. Im herkömmlichen Fall erzeugt die Feldkonzen­ tration im Durchlaßzustand beim Punkt C direkt unterhalb der sich erstreckenden Spitze der Drain- Elektrodenschicht 12 eine Leitfähigkeitstypinversion, aber bei der vorliegenden Ausführungsform kann gefolgert werden, daß die Effekte auf eine sehr hohe Verarmung begrenzt sind.
Da hier die Stabilisierung der Stehspannung sichergestellt ist, wird die Konzentration der Drain- Driftzone 5 hoch gewählt, und zwar zwischen 0,5 × 1016/cm3 und 1,0 × 1016/cm3 (bei Umwandlung in die Menge an Donatoren (Ladungsmenge) pro Einheitsfläche in bezug auf den Widerstand der Drain-Driftzone 5 ist dies äquivalent zu 1,0 × 1012/cm2 bis 2,0 × 1012/cm2). Trotz der hohen Konzen­ tration, wie durch c (gestrichelte Linie) in Fig. 28(C) gezeigt, wird über eine lange Zeitspanne kaum ein Stehspannungsabfall beobachtet, und daher ist die Stehspannung ausreichend stabil. Anderer­ seits nimmt, wie durch c (gestrichelte Linie) in Fig. 28(A) gezeigt, der Durchlaßstrom so zu, daß der Stromwert höher als b ist und auf 1560 mA ansteigt, und der Durchlaßstromabfall ist, wie durch c (gestrichelte Linie) in Fig. 28(B) gezeigt, auf 4% begrenzt, was als der Verschmälerung der Breite der Größe der Verarmungsschicht zuschreibbar angenommen wird. Wenn der Anfangsdurchlaß­ widerstand als Durchlaßwiderstand pro Flächeneinheit ausgedrückt wird, bedeutet dies, daß an einem Betriebspunkt, bei dem die Gate-Spannung 5 V beträgt und die Drain-Spannung 10 V beträgt, der Durchlaßwiderstand 40 Ωmm2 auf 35 Ωmm2 verbessert wird, was einen beträchtlichen Beitrag zu einer Reduzierung der Chipgröße leistet. Des weiteren ist bei einem Element mit einer Stehspan­ nung von 700 V und einem Ld = 65 µm eine Verbesserung zu erwarten, die einer Reduzierung des Durchlaßwiderstands auf etwa 26 Ωmm2 entspricht.
Daher ist bei dem erfindungsgemäßen Element mit 700 V Stehspannung, da Tox mittels eines dicken Zwischenschichtisolierfilms groß gewählt ist und Mc sowie Md groß gemacht werden, selbst wenn sich eine Ladungsansammlung an der Grenzfläche des Gußharzes 15 während des tatsächli­ chen Betriebs bildet, die Feldstärke an den Punkten B und C direkt unterhalb der sich erstreckenden Spitze der Feldplatte FP1 bzw. der Drain-Elektrodenschicht 12 immer niedriger als diejenige an der Opfer-Spannungsdurchbruchstelle A direkt unterhalb der Drain-Zone, so daß der Spannungsdurch­ bruch hauptsächlich an der Opfer-Spannungsdurchbruchstelle A bei einer Drain-Spannung von 700 V auftritt. Als Folge tritt kein allmählicher Spannungsabfall auf, und es ist daher möglich, ein stabiles Halbleiterbauelement mit einer Stehspannung von 700 V zu schaffen, das auch einen allmählichen Durchlaßstromabfall unterdrücken kann.
Beim erfindungsgemäßen Aufbau wurde, wenn der Zwischenschichtisolierfilm gleich 2 µm oder größer war, Md 10 µm oder größer war, Mc 10 µm oder größer war und Wg im Bereich von 2 µm bis 40 µm war, durch Experimente bestätigt, daß die vorgenannten Effekte erzielt wurden.
Dritte Ausführungsform
Fig. 15 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer dritten Ausführungsform der vorliegen­ den Erfindung. Es ist festzuhalten, daß Komponenten in Fig. 15, die gleich sind wie Komponenten in Fig. 14, mit den gleichen Bezugszeichen versehen sind und nicht erneut beschrieben werden. Hier besteht der Unterschied zu dem in Fig. 14 gezeigten Element in der Tatsache, daß die Konzentration an der oberen Seite der n-leitenden Drain-Driftzone 5 mit 3 × 1016/cm3 ziemlich hoch ist, und eine p-leitende Deckzone (mit einer Konzentration von 5 × 1016/cm3 an der Oberseite und einer Diffusionstiefe von 1 µm) 20 ist an der Hauptflächenseite der Drain-Driftzone 5 vorgesehen. Aus diesem Grund ist die Drain-Driftlänge Ld auf 70 µm eingestellt.
Bei der vorliegenden Ausführungsform ist es möglich, da Mc auf 23 µm, Md auf 32 µm und Wg auf 15 µm eingestellt sind, einen allmählichen Stehspannungsabfall und auch einen nachfolgenden Durchlaßstromabfall in einem Test des Anlegens hoher Spannung und Feuchtigkeit (700 V, 125°C) mit einer Anfangsspannung von 750 V zu unterdrücken. Die Bildung der p-leitenden Deckzone 20 bringt den Vorteil, daß es zum einen möglich ist, die Drain-Driftzone 5 mit hoher Konzentration versehen, und zum anderen möglich ist, die Stehspannung beizubehalten und außerdem eine Reduzierung des Durchlaßwiderstands zu erzielen.
Bei dem erfindungsgemäßen Aufbau wurde, wenn der Zwischenschichtisolierfilm gleich 2 µm oder größer war, Md 10 µm oder größer war, Mc 10 µm oder größer war und Wg im Bereich von 2 µm bis 50 µm war, durch Experimente bestätigt, daß die vorgenannten Effekte erzielt wurden.
Vierte Ausführungsform
Fig. 16 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer vierten Ausführungsform der vorliegen­ den Erfindung. Es ist festzuhalten, daß Komponenten in Fig. 16, die gleich sind wie Komponenten in Fig. 14, mit den gleichen Bezugszahlen bezeichnet sind und nicht erneut beschrieben werden.
Bei dem in Fig. 14 gezeigten Element befindet sich die Feldplatte FP1 über ein Durchkontaktie­ rungsloch h in leitendem Kontakt mit der Gate-Elektrodenschicht 9, aber in der vorliegenden Ausführungsform ist die Feldplatte FP1 als Schicht gebildet, die eine mit der Source-Elektroden­ schicht 11 gemeinsame Schicht ist. Das in Fig. 14 gezeigte Element kann den Gate-Verdrahtungs­ widerstand reduzieren, aber da deshalb die Gate-Kapazität zunimmt, beeinträchtigt dies die Geschwindigkeit der Schaltcharakteristika. Bei der vorliegenden Ausführungsform ist nicht nur das Durchkontaktierungsloch h nicht erforderlich, sondern es ist auch möglich, sehr gute Schaltcharakte­ ristika bei hohen Geschwindigkeiten zu erzielen. Außerdem sind im Fall der vorliegenden Ausfüh­ rungsform die Source-Elektrodenschicht 11, die Drain-Elektrodenschicht 12 und die Feldplatte FP1 Metallschichten aus beispielsweise Aluminium oder ähnlichem.
Fünfte Ausführungsform
Fig. 17 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer fünften Ausführungsform der vorliegen­ den Erfindung. Es ist festzuhalten, daß Komponenten in Fig. 17, die gleich sind wie Komponenten in Fig. 16, mit den gleichen Bezugszahlen bezeichnet sind und nicht erneut beschrieben werden.
Bei der vorliegenden Ausführungsform ist eine n-leitende Wanne (zweite n-leitende Wanne) 17 direkt unterhalb und neben der Drain-Zone 6 gebildet. Diese Wanne 17 weist eine Dotierstoffkonzentration auf, die höher ist als jene der Drain-Driftzone (erste n-leitende Wanne) 5, und sie weist an ihrer Oberseite eine Konzentration von 1 × 1016/cm3 auf und besitzt eine Diffusionstiefe von etwa 4 µm. Der Isolierfilm 8 überlappt die Wanne 17 auf einer Länge von 10 µm, was eine Reduzierung des Durchlaßwiderstands ermöglicht, ohne eine Verschlechterung der Stehspannungsstabilität herbei­ zuführen. Da im Durchlaßzustand die sich vom pn-Übergang des p-leitenden Substrats 1 und der Drain-Driftzone 5 aus erstreckende Verarmungsschicht im wesentlichen auf der Drain-Seite wächst, ist der Widerstand auf der Drain-Seite der Drain-Driftzone sehr groß. Aufgrund des Vorhandenseins der n-leitenden Wanne 17 kann jedoch das Wachstum der Verarmungsschicht zur Drain-Seite hin unterdrückt und das Stromtransportvermögen beibehalten werden, was wiederum zu einer 20-%igen Reduzierung des Durchlaßwiderstands führt.
Sechste Ausführungsform
Fig. 18 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Es ist festzuhalten, daß Komponenten in Fig. 18, die gleich sind wie Komponenten in Fig. 14, mit den gleichen Bezugszahlen bezeichnet sind und nicht erneut beschrie­ ben werden.
Unter Verwendung des in Fig. 14 gezeigten Aufbaus als grundlegenden Aufbau ist die vorliegende Ausführungsform so ausgestaltet, daß eine zweite Feldplatte FP2 und eine dritte Feldplatte FP3 unter Zwischenlage eines zweiten Zwischenschichtisolierfilms 25 auf der Drain-Elektrodenschicht 12, der Source-Elektrodenschicht 11 und der ersten Feldplatte FP1 gebildet sind. Die Feldplatten FP2, FP3 sind als zweite Metallschicht gebildet, und die zweite Feldplatte FP2 erstreckt sich, weiter als die erste Feldplatte FP1, zur Drain-Seite hin und ist über ein Durchkontaktierungsloch h1 mit der ersten Feldplatte FP1 leitend verbunden, und die dritte Feldplatte FP3 erstreckt sich, weiter als die Drain-Elektrodenschicht 12, zur Kanalseite hin und ist über ein Durchkontaktierungsloch h2 mit der Drain-Elektrodenschicht 12 leitend verbunden. Die Feldplatten FP2, FP3 sind eine zweite Metall­ schicht aus Aluminium oder ähnlichem. Da das Erfordernis besteht, daß die Gesamtdicke des Isolierfilms unterhalb der Feldplatten FP2, FP3 4,4 µm beträgt, ist die Dicke des ersten Zwischen­ schichtisolierfilms 10 dann 1,3 µm, während die Dicke des zweiten Zwischenschichtisolierfilms 25 dann 2,5 µm beträgt. Die Länge Mc1 der Ausdehnung der ersten Feldplatte FP1 ist bedeutsam im Zusammenhang mit einer Abschwächung der Feldkonzentration an der sich erstreckenden Spitze der Gate-Elektrodenschicht 9, während die Länge Md1 der Ausdehnung der Drain-Elektrodenschicht 12 bedeutsam in Verbindung mit einer Abschwächung der Feldkonzentration am Ende der Drain- Zone 6 ist. Mc1 wird auf 12 µm eingestellt, und Md1 wird auf 10 µm eingestellt. Die Länge Mc2 der Ausdehnung der zweiten Feldplatte FP2 beträgt 18 µm, und die Länge Md2 der Ausdehnung der dritten Feldplatte FP3 beträgt 27 µm.
Somit ist es erfindungsgemäß, da ein Aufbau mit mehreren Feldplatten verwendet wird, da die Gesamtdicke des Isolierfilms direkt unterhalb der obersten Schicht der Feldplatten FP2, FP3 dick gebildet werden kann, indem eine Mehrzahl von Zwischenschichtisolierfilmen 10, 25 verwendet wird, möglich, sowohl den allmählichen Stehspannungsabfall als auch den allmählichen Durchlaßstrom­ abfall zu unterdrücken. Außerdem ist es als Ergebnis der dicken Ausbildung des zweiten Zwischen­ schichtisolierfilms 25, da es möglich ist, die Filmdicke des ersten Zwischenschichtisolierfilms 10 relativ klein zu machen, möglich, die Öffnung des Kontaktlochs eines Steuerschaltungsabschnitts, der in einem von dem Halbleitersubstrat 1 gesonderten Bereich gebildet ist, nicht mehr als 2 µm groß zu machen und daher die von dem Steuerschaltungsabschnitt belegte Fläche auf 70% oder weniger zu reduzieren.
Siebte Ausführungsform
Fig. 19 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer siebten Ausführungsform der vorliegen­ den Erfindung. Es ist festzuhalten, daß Komponenten in Fig. 19, die gleich sind wie Komponenten in Fig. 18, mit den gleichen Bezugszahlen bezeichnet sind und nicht erneut beschrieben werden.
Bei dem in Fig. 18 gezeigten Element befindet sich die zweite Feldplatte FP2 über das Durchkontak­ tierungsloch h1 mit der ersten Feldplatte FP1 in leitendem Kontakt, bei der vorliegenden Ausfüh­ rungsform ist die zweite Feldplatte FP2 jedoch über das Durchkontaktierungsloch h1 mit der Source- Elektrodenschicht 11 leitend verbunden. Das in Fig. 8 gezeigte Element kann den Gate-Verdrah­ tungswiderstand reduzieren, aber da hierdurch die Gate-Kapazität zunimmt, beeinträchtigt dies die Geschwindigkeit der Schaltcharakteristika. Es besteht ein Kompromißverhältnis bezüglich der Schaltcharakteristika nach Maßgabe des Layoutmusters. Bei der vorliegenden Ausführungsform ist die zweite Feldplatte FP2 jedoch nicht mit der Gate-Elektrodenschicht 9 leitend verbunden, und daher wird es möglich, eine Vergrößerung der Gate-Kapazität zu vermeiden und eine Verschlechte­ rung hinsichtlich der Geschwindigkeit der Schaltcharakteristika zu verhindern.
Die erste Feldplatte FP1 kann in der Tat auch als eine Schicht gebildet sein, die gemeinsam mit der Source-Elektrodenschicht 11 gebildet ist, ohne daß ein Durchkontaktierungsloch h1 zwischen ihnen vorhanden wäre.
Achte Ausführungsform
Fig. 20 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer achten Ausführungsform der vorliegen­ den Erfindung. Es ist zu beachten, daß Komponenten in Fig. 20, die gleich sind wie Komponenten in Fig. 18, mit den gleichen Bezugszahlen bezeichnet sind und nicht erneut beschrieben werden.
Bei der vorliegenden Ausführungsform ist eine n-leitende Wanne (zweite n-leitende Wanne) 17 direkt unterhalb und neben der Drain-Zone 6 gebildet. Diese Wanne 17 weist eine Dotierstoffkonzentration auf, die höher ist als jene der Drain-Driftzone (erste n-leitende Wanne) 5, und sie weist an ihrer Oberseite eine Konzentration von 1 × 1016/cm3 auf und besitzt eine Diffusionstiefe von etwa 4 µm. Der Isolierfilm 8 überlappt die Wanne 17 auf einer Länge von 10 µm, was eine Reduzierung des Durchlaßwiderstands ermöglicht, ohne eine Verschlechterung der Stehspannungsstabilität herbei­ zuführen.
Neunte Ausführungsform
Fig. 21 ist eine Teilquerschnittsansicht zur Darstellung eines Halbleiterbauelements mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer neunten Ausführungsform der vorlie­ genden Erfindung; Fig. 22 ist eine Draufsicht, die ein planares Muster eines Lateral-MISFET- Elements hoher Stehspannung zeigt. Es ist festzuhalten, daß Komponenten in Fig. 21, die gleich sind wie Komponenten in Fig. 18, mit den gleichen Bezugszahlen bezeichnet sind und nicht erneut beschrieben werden.
Bei dem in den Fig. 18 bis 20 gezeigten Aufbau mit mehreren Feldplatten dient das Durchkontaktie­ rungsloch h1, das den zweiten Zwischenschichtisolierfilm 25 durchdringt, nur dazu, die zweite Feldplatte FP2 mit einem Potential in Kontakt zu bringen, das gleich ist wie das Potential der Source-Elektrodenschicht 11 oder der Gate-Elektrodenschicht 9, und auch das Durchkontaktie­ rungsloch h2 dient nur dazu, die dritte Feldplatte FP3 in Kontakt mit einem Potential zu bringen, das gleich ist wie das der Drain-Elektrodenschicht 12. Wenn jedoch das Durchkontaktierungsloch h1 und das Durchkontaktierungsloch h2 in dem zweiten, relativ dicken Zwischenschichtisolierfilm 25 gebildet werden, direkt über dem Kanal bzw. direkt über dem Drain, reicht, da der Schutzfilm 14 auf diesen Durchkontaktierungslöchern gebildet ist, die Abdeckung der Stufe des Schutzfilms 14, die sich aus dem Höhenunterschied der Durchkontaktierungslöcher h1, h2 ergibt, nicht aus, und es besteht die Gefahr einer lokalen Verschlechterung bzw. Zerstörung des Filmmaterials. Insbesondere im tatsächlichen Gebrauch unter Bedingungen mit hoher Feuchtigkeit besteht, wenn Verunreinigungen innerhalb des Gußharzes 15 den verschlechterten bzw. zerstörten Abschnitt des Schutzfilms 14 mit Hilfe der Feuchtigkeit durchdringen und in dem Bauelement verbleiben, das Risiko, daß eine Korrosion des Aluminiums auftritt und daß ein Kanalleckstrom als Folge dieser Ansammlung in der Gate-Elektrodenschicht 9 auftritt.
Daher ist bei der vorliegenden Ausführungsform, wie auch aus Fig. 21 ersichtlich ist, das Durchkon­ taktierungsloch h1 nicht direkt oberhalb des Kanals gebildet, und das Durchkontaktierungsloch h2 ist ebenfalls nicht direkt oberhalb des Drains gebildet.
Wie in Fig. 22 gezeigt, weist ein Halbleiterbauelement mit einem Lateral-MISFET-Element typi­ scherweise ein kammartiges Elementplanarmuster auf, das sich in einer Breitenrichtung des Gates erstreckt und bei dem lineare Gate-Abschnitte S und gekrümmte Gate-Abschnitte R alternierend angeordnet und miteinander verbunden sind. Die zweite Feldplatte FP2 der vorliegenden Ausfüh­ rungsform ist jedoch ein kontinuierlicher Metallfilm auf einer Source-Elektrodenschicht 11 unter Zwischenlage eines zweiten Zwischenschichtisolierfilms 25, und dieser kontinuierliche Metallfilm ist als eine die Source-Seite bedeckende Schicht Ms gebildet, die sich in planarer Weise auch über das kammartige planare Elementmuster hinaus erstreckt; die dritte Feldplatte FP3 ist ein kontinuierlicher Metallfilm auf einer Drain-Elektrodenschicht 12 unter Zwischenlage des Zwischenschichtisolierfilms 25, und dieser kontinuierliche Metallfilm ist als eine die Drain-Seite bedeckende Schicht MD gebil­ det, die sich in planarer Weise auch über das kammartige planare Elementmuster hinaus erstreckt. Bei der vorliegenden Ausführungsform belegt die die Drain-Seite bedeckende Schicht MD einen zentralen Inselbereich auf der Ebene des Chips, und die die Source-Seite bedeckende Schicht Ms belegt einen benachbarten Bereich, der durch einen nicht belegten Zwischenraum Wg von diesem zentralen Inselbereich getrennt ist. Eine Drain-Anschlußfläche Pd ist in einem Randbereich der von dem zentralen Inselbereich belegten Fläche gebildet, und eine Source-Anschlußfläche Ps ist in einem Randbereich der durch den benachbarten Bereich belegten Fläche gebildet. Ein Durchkon­ taktierungsloch h2 ist in der Nähe der vier Ränder der Drain-Anschlußfläche Pd gebildet, und ein Durchkontaktierungsloch h1 ist in der Nähe der vier Ränder der Source-Anschlußfläche Ps gebildet. Außerdem bezeichnet Hs ein Kontaktloch, das zum leitenden Verbinden der Source-Elektroden­ schicht 11 mit der Source-Zone 3 dient, und Hd bezeichnet ein Kontaktloch, das zum leitenden Verbinden der Drain-Elektrodenschicht 12 mit der Drain-Zone 6 dient.
Da die Durchkontaktierungslöcher h1, h2 in Abschnitten gebildet sind, die von den linearen Gate- Abschnitten S und den gekrümmten Gate-Abschnitten R weit entfernt sind, wird keine Aluminiumkor­ rosion provoziert, und das Hervorrufen eines Kanalleckstroms kann verhindert werden.
Gemäß Fig. 22 ist, wie durch gestrichelte Linien in einem gekrümmten Gate-Abschnitt R eines Teils übertrieben dargestellt ist, die Länge der Ausdehnung der Feldplatten FP2 bzw. FP3 auf den gekrümmten Gate-Abschnitten R größer als die Länge der Ausdehnung der Feldplatten FP2, FP3 auf den linearen Gate-Abschnitten S und ist gleich 30 µm oder größer. Als Folge bedeutet dies, daß es, selbst wenn nicht Tc teilweise auf den gekrümmten Gate-Abschnitten R groß gemacht wird, möglich ist, die Feldkonzentration auf den gekrümmten Gate-Abschnitten R abzuschwächen, und daher ist es möglich, den Krümmungsradius der gekrümmten Gate-Abschnitte R klein zu machen. Daher ist es möglich, den Abstand zwischen parallelen linearen Gate-Abschnitten S klein zu machen, und aufgrund sehr hoher Integration wird ein sehr hohes Stromtransportvermögen erreichbar. Natürlich ist, wenn für die Länge der Ausdehnung der linearen Gate-Abschnitte S ein bestimmter Spielraum vorhanden ist, eine Übereinstimmung der Länge der Ausdehnung in den linearen Gate-Abschnitten S mit der Länge der gekrümmten Gate-Abschnitte R zulässig.
Zehnte Ausführungsform
Fig. 23 ist eine Draufsicht, die ein planares Chipmuster für ein Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer zehnten Ausführungsform der vorlie­ genden Erfindung zeigt. Es ist festzuhalten, daß Komponenten in Fig. 23, die gleich sind wie Komponenten in Fig. 22, mit den gleichen Bezugszahlen bezeichnet sind und nicht erneut beschrie­ ben werden.
In der Chipebene der vorliegenden Ausführungsform sind ein Lateral-MISFET-Elementabschnitt (Hochspannungsabschnitt) 50, der ein kammartiges planares Muster der in Fig. 22 dargestellten Art aufweist, und ein Steuerschaltungsabschnitt (Niederspannungsabschnitt) 60 dargestellt, der sich von dem Lateral-MISFET-Elementabschnitt 50 unterscheidet. Der Steuerschaltungsabschnitt 60 umfaßt eine Schaltung für die Steuerung des Gates des MISFET-Elementabschnitts 50 und eine Schaltung zum Verhindern eines Überstroms. Daher weist der Steuerschaltungsabschnitt 60 eine große Anzahl an Elementen auf, und es besteht Bedarf an Platz für die Verdrahtung dieser Elemente untereinan­ der. Daher werden bei der vorliegenden Ausführungsform nicht nur eine erste Metallschicht, welche die Source-Elektrodenschicht 11, die Drain-Elektrodenschicht 12 und die erste Feldplatte FP1 bildet, des Lateral-MISFET-Elementabschnitts 50, sondern auch eine zweite Metallschicht, die zum Bilden der Feldplatten FP2, FP3 dient, als Verbindungsverdrahtungsschicht 61 für einen Schaltungsblock auf dem Steuerschaltungsabschnitt 60 eingesetzt. Daher ist es möglich, den Platz für die Verdrah­ tung auf dem Steuerschaltungsabschnitt 60 zu reduzieren und in gleichem Maß zu versuchen, den Anteil der von dem Lateral-MISFET-Elementabschnitt 50 belegten Fläche zu vergrößern oder die Chipgröße zu reduzieren.
Elfte Ausführungsform
Fig. 24 ist eine Draufsicht, die ein planares Chipmuster für ein Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung gemäß einer elften Ausführungsform der vorliegen­ den Erfindung zeigt. Es ist festzuhalten, daß Komponenten in Fig. 24, die gleich sind wie Kompo­ nenten in Fig. 23, mit den gleichen Bezugszahlen bezeichnet sind und nicht erneut beschrieben werden.
Gemäß der vorliegenden Ausführungsform wird die erste Metallschicht, welche die Source-Elektro­ denschicht 11, die Drain-Elektrodenschicht 12 und die erste Feldplatte FP1 bildet, des Lateral- MISFET-Elementabschnitts 50 als Verbindungsverdrahtungsschicht 61 für einen Schaltungsblock auf dem Steuerschaltungsabschnitt 60 verwendet. Des weiteren wird die zweite Metallschicht, welche zur Bildung der Feldplatten FP2, FP3 dient, als Verbindungsverdrahtungsschicht 61 für einen Schaltungsblock auf dem Steuerschaltungsabschnitt 60 und des weiteren als Abschirmfilm 62 auf dem Steuerschaltungsabschnitt 60 eingesetzt. Als Folge kann der Steuerschaltungsabschnitt 60 Betriebsinstabilitäten verhindern, die durch innerhalb der Harzabdeckschicht fließende Ionen verursacht werden, und er kann beispielsweise elektromagnetische Störungen von dem Lateral- MISFET-Elementabschnitt 50 abschirmen, wodurch es möglich ist, ein sehr zuverlässiges Halblei­ terbauelement zu realisieren.
Wie oben beschrieben, ist die vorliegende Erfindung ein Halbleiterbauelement, das ein Lateral- MISFET-Element hoher Stehspannung mit einer Durchbruchspannung aufweist, die im allgemeinen zwischen 350 V und 1200 V liegt, und dadurch gekennzeichnet ist, daß bei der Gate-Elektroden­ schicht, der Drain-Elektrodenschicht und/oder den Feldplatten der oberen Schicht Minimalwerte für deren Längenausdehnung in Relation zur Gesamtdicke des Isolierfilms innerhalb eines numerischen Bereichs gewählt werden, der die typischen oberen Grenzwerte des Stands der Technik übersteigt. Dadurch wird es selbst dann, wenn eine Ladungsansammlung, die sich an der Grenzfläche der Harzabdeckschicht während des tatsächlichen Gebrauchs bildet, die Variation der Verteilung der Äquipotentiallinien beeinträchtigt, möglich, die Feldstärke direkt unterhalb der sich erstreckenden Spitze der Kanalfeldplatte zu dämpfen, so daß diese Feldstärke immer niedriger ist als jene bei der Opferdurchbruchspannungsstelle direkt unterhalb der Drain-Zone, und daher ist es möglich, ein stabiles Halbleiterbauelement zu realisieren, das einen allmählichen Stehspannungsabfall und einen allmählichen Durchlaßstromabfall unterdrücken kann. Außerdem ermöglicht es das Halbleiterbau­ element gemäß der vorliegenden Erfindung, die Drain-Driftzone mit einer hohen Konzentration zu versehen, die das Doppelte der herkömmlich bekannten ist, und dadurch eine natürliche Zunahme des Durchlaßstroms zu erzielen. Außerdem ist es bei einem Lateral-MISFET-Element hoher Stehspannung, das ein kammartiges planares Muster aufweist, bei dem lineare Gate-Abschnitte und gekrümmte Gate-Abschnitte gebildet sind, da es möglich ist, die Feldkonzentration in den ge­ krümmten Gate-Abschnitten im Vergleich zur herkömmlichen Praxis abzuschwächen, außerdem möglich, den Krümmungsradius der gekrümmten Gate-Abschnitte klein zu machen, um dadurch den Integrationsgrad des Elements zu verbessern, und aufgrund dieser Tatsache wird es möglich, ein großes Stromtransportvermögen zu realisieren.

Claims (54)

1. Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung, umfas­ send:
eine Kanalzone (2) eines ersten Leitfähigkeitstyps, die auf der Hauptflächenseite eines Substrats (1) des ersten Leitfähigkeitstyps gebildet ist;
eine Source-Zone (3) eines zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite inner­ halb der Kanalzone gebildet ist;
eine Drain-Zone (6) des zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite des Sub­ strats gebildet und von der Kanalzone durch eine Drain-Driftzone (5) des zweiten Leitfähigkeitstyps getrennt ist;
eine Drain-Elektrodenschicht (12), die mit der Drain-Zone leitend verbunden ist;
eine Gate-Elektrodenschicht (9), die unter Zwischenlage eines Gate-Isolierfilms (7) als Back-Gate für die Kanalzone dient und sich auf einem auf der Hauptfläche der Drain-Driftzone gebildeten ersten Isolierfilm (8) zur Drain-Seite hin erstreckt;
eine Source-Elektrodenschicht (11), die mit der Kanalzone und der Source-Zone leitend verbunden ist; und
eine Harzabdeckschicht (15), welche die Gate-Elektrodenschicht (9) unter Zwischenlage eines Schutzfilms (14) bedeckt;
wobei die Länge Mc [µm] der Ausdehnung der Gate-Elektrodenschicht auf dem ersten Iso­ lierfilm und die Gesamtisolierfilmdicke Tc [µm] direkt unterhalb der sich erstreckenden Spitze der Gate-Elektrodenschicht größer oder gleich unteren Grenzwerten Mcmin bzw. Tcmin sind, welche die folgenden Ungleichungen erfüllen:
350 ≦ Vdabs;
Tcmin ≦ β;
Mcmin ≦ 35;
Mcmin ≧ -α(Tcmin - β);
wobei α = 3500/Vdabs, β = 0,01 Vdabs,
wobei Vdabs [V] die Durchbruch-Drain-Spannung ist, wenn die Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone (6) in einem Zustand, in dem die Harzabdeckschicht (15) die Gate-Elektrodenschicht (9) nicht bedeckt oder von ihr abgezogen worden ist, eine kritische Feldstärke erreicht.
2. Halbleiterbauelement nach Anspruch 1, bei dem die unteren Grenzwerte Mcmin und Tcmin die folgenden Ungleichungen erfüllen:
Tcmin ≦ 4;
Mcmin ≧ 35 - 8,75 Tcmin.
3. Halbleiterbauelement nach Anspruch 2, bei dem die unteren Grenzwerte Mcmin und Tcmin die folgenden Ungleichungen erfüllen:
Tcmin ≦ 5;
Mcmin ≧ 35 - 7 Tcmin.
4. Halbleiterbauelement nach Anspruch 3, bei dem die unteren Grenzwerte Mcmin und Tcmin die folgenden Ungleichungen erfüllen:
Tcmin ≦ 6;
Mcmin ≧ 35 - 5,83 Tcmin.
5. Halbleiterbauelement nach Anspruch 4, bei dem die unteren Grenzwerte Mcmin und Tcmin die folgenden Ungleichungen erfüllen:
Tcmin ≦ 7;
Mcmin ≧ 35 - 5 Tcmin.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem das MISFET-Element ein kammartiges planares Elementmuster aufweist, bei dem lineare Gate-Abschnitte und gekrümmte Gate-Abschnitte in Richtung der Breite des Gates abwechselnd angeordnet und miteinander verbunden sind, und bei dem die Länge der Ausdehnung der Gate-Elektrodenschicht (9) in den gekrümmten Gate-Abschnitten größer als die Länge der Ausdehnung der Gate-Elektrodenschicht in den linearen Gate-Abschnitten ist.
7. Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung, umfas­ send:
eine Kanalzone (2) eines ersten Leitfähigkeitstyps, die auf der Hauptflächenseite eines Substrats (1) des ersten Leitfähigkeitstyps gebildet ist;
eine Source-Zone (3) eines zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite inner­ halb der Kanalzone gebildet ist;
eine Drain-Zone (6) des zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite des Sub­ strats gebildet und von der Kanalzone durch eine Drain-Driftzone (5) des zweiten Leitfähigkeitstyps getrennt ist;
eine Drain-Elektrodenschicht (12), die mit der Drain-Zone leitend verbunden ist;
eine Gate-Elektrodenschicht (9), die unter Zwischenlage eines Gate-Isolierfilms (7) als Back-Gate für die Kanalzone dient und sich auf einem auf der Hauptfläche der Drain-Driftzone gebildeten ersten Isolierfilm (8) zur Drain-Seite hin erstreckt;
eine Source-Elektrodenschicht (11), die mit der Kanalzone und der Source-Zone leitend verbunden ist; und
eine Harzabdeckschicht (15), welche die Gate-Elektrodenschicht (9) unter Zwischenlage eines Schutzfilms (14) bedeckt;
wobei das Bauelement eine erste Feldplatte (FP1) aufweist, die sich, weiter als die Gate- Elektrodenschicht (9), zur Drain-Seite hin auf einem auf der Gate-Elektrodenschicht gebildeten zweiten Isolierfilm (10) erstreckt und die zumindest dann, wenn das MISFET-Element ausgeschaltet ist, ein Potential aufweisen soll, das im wesentlichen gleich ist wie das Potential der Gate-Elektro­ denschicht oder der Source-Elektrodenschicht; und
wobei die Länge Mc1 [µm] der Ausdehnung der ersten Feldplatte (FP1) ab dem Source­ seitigen Ende des ersten Isolierfilms (8) und die Gesamtisolierfilmdicke Tc1 [µm] direkt unterhalb der sich erstreckenden Spitze der ersten Feldplatte größer oder gleich unteren Grenzwerten Mc1min bzw. Tc1min sind, welche die folgenden Ungleichungen erfüllen:
350 ≦ Vdabs;
Tc1min ≦ β;
Mc1min ≦ 35;
Mc1min ≧ -α(TC1min - β);
wobei α = 3500/Vdabs, β = 0,01 Vdabs,
wobei Vdabs [V] die Durchbruch-Drain-Spannung ist, wenn die Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone (6) in einem Zustand, in dem die Harzabdeckschicht (15) die Gate-Elektrodenschicht (9) nicht bedeckt oder von ihr abgezogen worden ist, eine kritische Feldstärke erreicht.
8. Halbleiterbauelement nach Anspruch 7, bei dem die unteren Grenzwerte Mc1min und Tc1min die folgenden Ungleichungen erfüllen:
Tc1min ≦ 4;
Mc1min ≧ 35 - 8,75 Tc1min.
9. Halbleiterbauelement nach Anspruch 8, bei dem die unteren Grenzwerte Mc1min und Tcim; n die folgenden Ungleichungen erfüllen:
Tc1min ≦ 5;
Mc1min ≧ 35 - 7 Tc1min.
10. Halbleiterbauelement nach Anspruch 9, bei dem die unteren Grenzwerte Mc1min und Tcimn die folgenden Ungleichungen erfüllen:
Tc1min ≦ 6;
Mc1min ≧ 35 - 5,83 Tc1min.
11. Halbleiterbauelement nach Anspruch 10, bei dem die unteren Grenzwerte Mc1min und Tc1min die folgenden Ungleichungen erfüllen:
Tc1min ≦ 7;
Mc1min ≧ 35 - 5 Tc1min.
12. Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung, umfas­ send:
eine Kanalzone (2) eines ersten Leitfähigkeitstyps, die auf der Hauptflächenseite eines Substrats (1) des ersten Leitfähigkeitstyps gebildet ist;
eine Source-Zone (3) eines zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite inner­ halb der Kanalzone gebildet ist;
eine Drain-Zone (6) des zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite des Sub­ strats gebildet und von der Kanalzone durch eine Drain-Driftzone (5) des zweiten Leitfähigkeitstyps getrennt ist;
eine Drain-Elektrodenschicht (12), die mit der Drain-Zone leitend verbunden ist;
eine Gate-Elektrodenschicht (9), die unter Zwischenlage eines Gate-Isolierfilms (7) als Back-Gate für die Kanalzone dient und sich auf einem auf der Hauptfläche der Drain-Driftzone gebildeten ersten Isolierfilm (8) zur Drain-Seite hin erstreckt;
eine Source-Elektrodenschicht (11), die mit der Kanalzone und der Source-Zone leitend verbunden ist; und
eine Harzabdeckschicht (15), welche die Gate-Elektrodenschicht (9) unter Zwischenlage eines Schutzfilms (14) bedeckt;
wobei das Bauelement eine erste Feldplatte (FP1) aufweist, die sich, weiter als die Gate- Elektrodenschicht (9), zur Drain-Seite hin auf einem auf der Gate-Elektrodenschicht gebildeten zweiten Isolierfilm (10) erstreckt und die zumindest dann, wenn das MISFET-Element ausgeschaltet ist, ein Potential aufweisen soll, das im wesentlichen gleich ist wie das Potential der Gate-Elektro­ denschicht oder der Source-Elektrodenschicht; und eine zweite Feldplatte (FP2), die sich, weiter als die erste Feldplatte (FP1), zur Drain-Seite hin auf einem auf der ersten Feldplatte gebildeten dritten Isolierfilm (25) erstreckt und die, zumindest wenn das MISFET-Element ausgeschaltet ist, ein Potential aufweisen soll, das im wesentlichen gleich ist wie das Potential der Gate-Elektrodenschicht oder der Source-Elektrodenschicht.
13. Halbleiterbauelement nach Anspruch 12, bei dem die Länge Mc2 [µm] der Ausdehnung der zweiten Feldplatte (FP2) ab dem Source-seitigen Ende des ersten Isolierfilms (8) und die Gesamtisolierfilmdicke Tc2 [µm] direkt unterhalb der sich erstreckenden Spitze der zweiten Feld­ platte größer oder gleich unteren Grenzwerten Mc2min bzw. Tc2min sind, welche die folgenden Ungleichungen erfüllen:
350 ≦ Vdabs;
Tc2min ≦ β;
Mc2min ≦ 35;
Mc2min ≧ -α(Tc2min - β);
wobei α = 3500/Vdabs, β = 0,01 Vdabs,
wobei Vdabs [V] die Durchbruch-Drain-Spannung ist, wenn die Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone (6) in einem Zustand, in dem die Harzabdeckschicht (15) die Gate-Elektrodenschicht (9) nicht bedeckt oder von ihr abgezogen worden ist, eine kritische Feldstärke erreicht.
14. Halbleiterbauelement nach Anspruch 13, bei dem die unteren Grenzwerte Mc2min und Tc2min die folgenden Ungleichungen erfüllen:
Tc2min ≦ 4;
Mc2min ≧ 35 - 8,75 Tc2min.
15. Halbleiterbauelement nach Anspruch 14, bei dem die unteren Grenzwerte Mc2min und Tc2min die folgenden Ungleichungen erfüllen:
Tc2min ≦ 5;
Mc2min ≧ 35 - 7 Tc2min.
16. Halbleiterbauelement nach Anspruch 15, bei dem die unteren Grenzwerte Mc2min und Tc2min die folgenden Ungleichungen erfüllen:
Tc2min ≦ 6;
Mc2min ≧ 35-5,83 Tc2min.
17. Halbleiterbauelement nach Anspruch 16, bei dem die unteren Grenzwerte Mc2min und Tc2min die folgenden Ungleichungen erfüllen:
Tc2min ≦ 7;
Mc2min ≧ 35 - 5 Tc2min.
18. Halbleiterbauelement nach einem der Ansprüche 12 bis 17, bei dem die erste Feld­ platte (FP1) aus einer ersten Metallschicht und die zweite Feldplatte (FP2) aus einer zweiten Metallschicht gebildet ist und das in einem Bereich, der von dem vom MISFET-Element belegten Bereich verschieden ist, auf der Hauptflächenseite des Substrats (1) einen Steuerschaltungsab­ schnitt (60) für dieses MISFET-Element aufweist und dieser Steuerschaltungsabschnitt unter Verwendung der ersten und der zweiten Metallschicht als Schaltungsverbindungsverdrahtungs­ schichten ausgebildet ist.
19. Halbleiterbauelement nach einem der Ansprüche 12 bis 17, bei dem die erste Feld­ platte (FP1) aus einer ersten Metallschicht und die zweite Feldplatte (FP2) aus einer zweiten Metallschicht gebildet ist und das in einem Bereich, der von dem vom MISFET-Element belegten Bereich verschieden ist, auf der Hauptflächenseite des Substrats (1) einen Steuerschaltungsab­ schnitt (60) für dieses MISFET-Element aufweist und dieser Steuerschaltungsabschnitt unter Verwendung der ersten Metallschicht als Schaltungsverbindungsverdrahtungsschicht und unter Verwendung der zweiten Metallschicht als Abschirmfilm zum Bedecken zumindest eines Teils der Schaltung gebildet ist.
20. Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung, umfas­ send:
eine Kanalzone (2) eines ersten Leitfähigkeitstyps, die auf der Hauptflächenseite eines Substrats (1) des ersten Leitfähigkeitstyps gebildet ist;
eine Source-Zone (3) eines zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite inner­ halb der Kanalzone gebildet ist;
eine Drain-Zone (6) des zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite des Sub­ strats gebildet und von der Kanalzone durch eine Drain-Driftzone (5) des zweiten Leitfähigkeitstyps getrennt ist;
eine Gate-Elektrodenschicht (9), die unter Zwischenlage eines Gate-Isolierfilms (7) als Back-Gate für die Kanalzone dient;
eine Source-Elektrodenschicht (11), die mit der Kanalzone und der Source-Zone leitend verbunden ist;
eine Drain-Elektrodenschicht (12), die mit der Drain-Zone leitend verbunden ist und sich zur Kanalseite hin auf einem auf der Hauptfläche der Drain-Driftzone gebildeten ersten Isolierfilm (10) erstreckt; und
eine Harzabdeckschicht (15), welche die Drain-Elektrodenschicht (12) unter Zwischenlage eines Schutzfilms (14) bedeckt;
wobei die Länge Md [µm] der Ausdehnung der Drain-Elektrodenschicht auf dem ersten Iso­ lierfilm und die Gesamtisolierfilmdicke Td [µm] direkt unterhalb der sich erstreckenden Spitze der Drain-Elektrodenschicht größer oder gleich unteren Grenzwerten Mdmin bzw. Tdmin sind, welche die folgenden Ungleichungen erfüllen:
350 ≦ Vdabs;
Tdmin ≦ β;
Mdmin ≦ 35;
Mdmin ≧ -α(Tdmin - β);
wobei α = 3500/Vdabs, β = 0,01 Vdabs,
wobei Vdabs [V] die Durchbruch-Drain-Spannung ist, wenn die Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone (6) in einem Zustand, in dem die Harzabdeckschicht (15) die Drain-Elektrodenschicht (12) nicht bedeckt oder von ihr abgezogen worden ist, eine kritische Feldstärke erreicht.
21. Halbleiterbauelement nach Anspruch 20, bei dem die unteren Grenzwerte Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tdmin ≦ 4;
Mdmin ≧ 35 - 8,75 Tdmin.
22. Halbleiterbauelement nach Anspruch 21, bei dem die unteren Grenzwerte Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tdmin ≦ 5;
Mdmin ≧ 35 - 7 Tdmin.
23. Halbleiterbauelement nach Anspruch 22, bei dem die unteren Grenzwerte Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tdmin ≦ 6;
Mdmin ≧ 35 - 5,83 Tdmin.
24. Halbleiterbauelement nach Anspruch 23, bei dem die unteren Grenzwerte Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tdmin ≦ 7;
Mdmin ≧ 35 - 5 Tdmin.
25. Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung, umfas­ send:
eine Kanalzone (2) eines ersten Leitfähigkeitstyps, die auf der Hauptflächenseite eines Substrats (1) des ersten Leitfähigkeitstyps gebildet ist;
eine Source-Zone (3) eines zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite inner­ halb der Kanalzone gebildet ist;
eine Drain-Zone (6) des zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite des Sub­ strats gebildet und von der Kanalzone durch eine Drain-Driftzone (5) des zweiten Leitfähigkeitstyps getrennt ist;
eine Gate-Elektrodenschicht (9), die unter Zwischenlage eines Gate-Isolierfilms (7) als Back-Gate für die Kanalzone dient;
eine Source-Elektrodenschicht (11), die mit der Kanalzone und der Source-Zone leitend verbunden ist;
eine Drain-Elektrodenschicht (12), die mit der Drain-Zone leitend verbunden ist und sich zur Kanalseite hin auf einem auf der Hauptfläche der Drain-Driftzone gebildeten ersten Isolierfilm (10) erstreckt; und
eine Harzabdeckschicht (15), welche die Drain-Elektrodenschicht (12) unter Zwischenlage eines Schutzfilms (14) bedeckt;
wobei das Halbleiterbauelement eine erste Feldplatte (FP3) aufweist, die sich, weiter als die Drain-Elektrodenschicht (12), zur Kanalseite hin auf einem auf der Drain-Elektrodenschicht gebildeten zweiten Isolierfilm (25) erstreckt und die zumindest dann, wenn das MISFET-Element ausgeschaltet ist, ein Potential aufweisen soll, das im wesentlichen gleich ist wie das Potential der Drain-Elektrodenschicht.
26. Halbleiterbauelement nach Anspruch 25, bei dem die Länge Md3 [µm] der Ausdehnung der ersten Feldplatte (FP3) ab dem Drain-seitigen Ende des ersten Isolierfilms (8) und die Gesamt­ isolierfilmdicke Td3 [µm] direkt unterhalb der sich erstreckenden Spitze der ersten Feldplatte größer oder gleich unteren Grenzwerten Md3min bzw. Td3min sind, welche die folgenden Ungleichungen erfüllen:
350 ≦ Vdabs;
Td3min ≦ β;
Md3min ≦ 35;
Md3min ≧ -α(Td3min - β);
wobei α = 3500/Vdabs, β = 0,01 Vdabs,
wobei Vdabs [V] die Durchbruch-Drain-Spannung ist, wenn die Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone (6) in einem Zustand, in dem die Harzabdeckschicht (15) die Drain-Elektrodenschicht (12) nicht bedeckt oder von ihr abgezogen worden ist, eine kritische Feldstärke erreicht.
27. Halbleiterbauelement nach Anspruch 26, bei dem die unteren Grenzwerte Md3min und Td3min die folgenden Ungleichungen erfüllen:
Td3min ≦ 4;
Md3min ≧ 35 - 8,75 Td3min.
28. Halbleiterbauelement nach Anspruch 27, bei dem die unteren Grenzwerte Md3min und Td3min die folgenden Ungleichungen erfüllen:
Td3min ≦ 5;
Md3min ≧ 35 - 7 Td3min.
29. Halbleiterbauelement nach Anspruch 28, bei dem die unteren Grenzwerte Md3min und Tdamin die folgenden Ungleichungen erfüllen:
Td3min ≦ 6;
Md3min ≧ 35 - 5,83 Td3min.
30. Halbleiterbauelement nach Anspruch 29, bei dem die unteren Grenzwerte Md3min und Td3min die folgenden Ungleichungen erfüllen:
Td3min ≦ 7;
Md3min ≧ 35 - 5 Td3min.
31. Halbleiterbauelement nach einem der Ansprüche 25 bis 30, bei dem die Drain-Elektro­ denschicht (12) aus einer ersten Metallschicht und die erste Feldplatte (FP3) aus einer zweiten Metallschicht gebildet ist und das in einem Bereich, der von dem vom MISFET-Element belegten Bereich verschieden ist, auf der Hauptflächenseite des Substrats (1) einen Steuerschaltungsab­ schnitt (60) für dieses MISFET-Element aufweist und dieser Steuerschaltungsabschnitt unter Verwendung der ersten und der zweiten Metallschicht als Schaltungsverbindungsverdrahtungs­ schichten ausgebildet ist.
32. Halbleiterbauelement nach einem der Ansprüche 25 bis 30, bei dem die Drain-Elektro­ denschicht (12) aus einer ersten Metallschicht und die erste Feldplatte (FP3) aus einer zweiten Metallschicht gebildet ist und das in einem Bereich, der von dem vom MISFET-Element belegten Bereich verschieden ist, auf der Hauptflächenseite des Substrats (1) einen Steuerschaltungsab­ schnitt (60) für dieses MISFET-Element aufweist und dieser Steuerschaltungsabschnitt unter Verwendung der ersten Metallschicht als Schaltungsverbindungsverdrahtungsschicht und unter Verwendung der zweiten Metallschicht als Abschirmfilm zum Bedecken zumindest eines Teils der Schaltung gebildet ist.
33. Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung, umfas­ send:
eine Kanalzone (2) eines ersten Leitfähigkeitstyps, die auf der Hauptflächenseite eines Substrats (1) des ersten Leitfähigkeitstyps gebildet ist;
eine Source-Zone (3) eines zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite inner­ halb der Kanalzone gebildet ist;
eine Drain-Zone (6) des zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite des Sub­ strats gebildet und von der Kanalzone durch eine Drain-Driftzone (5) des zweiten Leitfähigkeitstyps getrennt ist;
eine Gate-Elektrodenschicht (9), die unter Zwischenlage eines Gate-Isolierfilms (7) als Back-Gate für die Kanalzone dient und sich auf einem auf der Hauptfläche der Drain-Driftzone gebildeten ersten Isolierfilm (8) zur Drain-Seite hin erstreckt;
eine Source-Elektrodenschicht (11), die mit der Kanalzone und der Source-Zone leitend verbunden ist;
eine Drain-Elektrodenschicht (12), die mit der Drain-Zone leitend verbunden ist und sich zur Kanalseite hin auf einem auf der Hauptfläche der Drain-Driftzone gebildeten zweiten Isolierfilm (10) erstreckt; und
eine Harzabdeckschicht (15), welche die Gate-Elektrodenschicht (9) und die Drain-Elektro­ denschicht (12) unter Zwischenlage eines Schutzfilms (14) bedeckt;
wobei die Länge Mc [µm] der Ausdehnung der Gate-Elektrodenschicht (9) auf dem ersten Isolierfilm (8), die Gesamtisolierfilmdicke Tc [µm] direkt unterhalb der sich erstreckenden Spitze der Gate-Elektrodenschicht, die Länge Md [µm] der Ausdehnung der Drain-Elektrodenschicht (12) auf dem zweiten Isolierfilm (10) und die Gesamtisolierfilmdicke Td [µm] direkt unterhalb der sich erstreckenden Spitze der Drain-Elektrodenschicht größer oder gleich unteren Grenzwerten Mcmin, Tcmin, Mdmin bzw. Tdmin sind, welche die folgenden Ungleichungen erfüllen:
350 ≦ Vdabs;
Tcmin ≦ β;
Tdmin ≦ β;
Mcmin ≦ 35;
Mdmin ≦ 35;
Mcmin ≧ -α(Tcmin - β);
Mdmin ≧ - α(Tdmin - β);
wobei α = 3500/Vdabs, β = 0,01 Vdabs,
wobei Vdabs [V] die Durchbruch-Drain-Spannung ist, wenn die Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone (6) in einem Zustand, in dem die Harzabdeckschicht (15) die Gate-Elektrodenschicht (9) und die Drain-Elektrodenschicht (12) nicht bedeckt oder von ihnen abgezogen worden ist, eine kritische Feldstärke erreicht.
34. Halbleiterbauelement nach Anspruch 33, bei dem die unteren Grenzwerte Mcmin, Tcmin, Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tcmin ≦ 4;
Tdmin ≦ 4;
Mcmin ≧ 35 - 8,75 Tcmin;
Mdmin ≧ 35 - 8,75 Tdmin.
35. Halbleiterbauelement nach Anspruch 34, bei dem die unteren Grenzwerte Mcmin, Tcmin, Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tcmin ≦ 5;
Tdmin ≦ 5;
Mcmin ≧ 35 - 7 Tcmin;
Mdmin ≧ 35 - 7 Tdmin.
36. Halbleiterbauelement nach Anspruch 35, bei dem die unteren Grenzwerte Mcmin, Tcmin, Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tcmin ≦ 6;
Tdmin ≦ 6;
Mcmin ≧ 35 - 5,83 Tcmin;
Mdmin ≧ 35 - 5,83 Tdmin.
37. Halbleiterbauelement nach Anspruch 36, bei dem die unteren Grenzwerte Mcmin, Tcmin, Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tcmin ≦ 7;
Tdmin ≦ 7;
Mcmin ≧ 35 - 5 Tcmin
Mdmin ≧ 35 - 5 Tdmin.
38. Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung, umfas­ send:
eine Kanalzone (2) eines ersten Leitfähigkeitstyps, die auf der Hauptflächenseite eines Substrats (1) des ersten Leitfähigkeitstyps gebildet ist;
eine Source-Zone (3) eines zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite inner­ halb der Kanalzone gebildet ist;
eine Drain-Zone (6) des zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite des Sub­ strats gebildet und von der Kanalzone durch eine Drain-Driftzone (5) des zweiten Leitfähigkeitstyps getrennt ist;
eine Gate-Elektrodenschicht (9), die unter Zwischenlage eines Gate-Isolierfilms (7) als Back-Gate für die Kanalzone dient und sich auf einem auf der Hauptfläche der Drain-Driftzone gebildeten ersten Isolierfilm (8) zur Drain-Seite hin erstreckt;
eine Source-Elektrodenschicht (11), die mit der Kanalzone und der Source-Zone leitend verbunden ist;
eine Drain-Elektrodenschicht (12), die mit der Drain-Zone leitend verbunden ist und sich zur Kanalseite hin auf einem auf der Hauptfläche der Drain-Driftzone gebildeten zweiten Isolierfilm (10) erstreckt; und
eine Harzabdeckschicht (15), welche die Gate-Elektrodenschicht (9) und die Drain-Elektro­ denschicht (12) unter Zwischenlage eines Schutzfilms (14) bedeckt;
wobei das Halbleiterbauelement eine erste Feldplatte (FP1) aufweist, die sich, weiter als die Gate-Elektrodenschicht (9), zur Drain-Seite hin auf einem auf der Gate-Elektrodenschicht gebildeten dritten Isolierfilm (10) erstreckt und die zumindest dann, wenn das MISFET-Element ausgeschaltet ist, ein Potential aufweisen soll, das im wesentlichen gleich wie das Potential der Gate-Elektrodenschicht oder der Source-Elektrodenschicht ist, und
die Länge Mc1 [µm] der Ausdehnung der ersten Feldplatte ab dem Source-seitigen Ende des ersten Isolierfilms (8), die Gesamtisolierfilmdicke Tc1 [µm] direkt unterhalb der sich erstrecken­ den Spitze der ersten Feldplatte, die Länge Md [µm] der Ausdehnung der Drain-Elektrodenschicht (12) auf dem zweiten Isolierfilm (10) und die Gesamtisolierfilmdicke Td [µm] direkt unterhalb der sich erstreckenden Spitze der Drain-Elektrodenschicht größer oder gleich unteren Grenzwerten Mc1min, Tc1min, Mdmin bzw. Tdmin sind, welche die folgenden Ungleichungen erfüllen:
350 ≦ Vdabs;
Tc1min ≦ β;
Tdmin ≦ β;
Mc1min ≦ 35;
Mdmin ≦ 35;
Mc1min ≧ -α(Tc1min - β);
Mdmin ≧ -α(Tdmin - β);
wobei α = 3500/Vdabs, β = 0,01 Vdabs,
wobei Vdabs [V] die Durchbruch-Drain-Spannung ist, wenn die Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone (6) in einem Zustand, in dem die Harzabdeckschicht (15) die Gate-Elektrodenschicht (9) und die Drain-Elektrodenschicht (12) nicht bedeckt oder von ihnen abgezogen worden ist, eine kritische Feldstärke erreicht.
39. Halbleiterbauelement nach Anspruch 38, bei dem die unteren Grenzwerte Mc1min, Tc1min, Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tc1min ≦ 4;
Tdmin ≦ 4;
Mc1min 35 - 8,75 Tc1min;
Mdmin 35 - 8,75 Tdmin.
40. Halbleiterbauelement nach Anspruch 39, bei dem die unteren Grenzwerte Mc1min, Tc1min, Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tc1min ≦ 5;
Tdmin ≦ 5;
Mc1min 35 - 7 Tc1min;
Mdmin 35 - 7 Tdmin.
41. Halbleiterbauelement nach Anspruch 40, bei dem die unteren Grenzwerte Mc1min, Tc1min, Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tc1min ≦ 6;
Tdmin ≦ 6;
Mc1min 35 - 5,83 Tc1min;
Mdmin 35 - 5,83 Tdmin.
42. Halbleiterbauelement nach Anspruch 41, bei dem die unteren Grenzwerte Mc1min, Tc1min, Mdmin und Tdmin die folgenden Ungleichungen erfüllen:
Tc1min ≦ 7;
Tdmin ≦ 7;
Mc1min 35 - 5 Tc1min;
Mdmin 35 - 5 Tdmin.
43. Halbleiterbauelement nach einem der Ansprüche 38 bis 42, bei dem der nicht belegte Zwischenraum (Wg) zwischen der ersten Feldplatte (FP1) und der Drain-Elektrodenschicht (12) größer oder gleich 2 µm ist.
44. Halbleiterbauelement mit einem Lateral-MISFET-Element hoher Stehspannung, umfas­ send:
eine Kanalzone (2) eines ersten Leitfähigkeitstyps, die auf der Hauptflächenseite eines Substrats (1) des ersten Leitfähigkeitstyps gebildet ist;
eine Source-Zone (3) eines zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite inner­ halb der Kanalzone gebildet ist;
eine Drain-Zone (6) des zweiten Leitfähigkeitstyps, die auf der Hauptflächenseite des Sub­ strats gebildet und von der Kanalzone durch eine Drain-Driftzone (5) des zweiten Leitfähigkeitstyps getrennt ist;
eine Gate-Elektrodenschicht (9), die unter Zwischenlage eines Gate-Isolierfilms (7) als Back-Gate für die Kanalzone dient und sich auf einem auf der Hauptfläche der Drain-Driftzone gebildeten ersten Isolierfilm (8) zur Drain-Seite hin erstreckt;
eine Source-Elektrodenschicht (11), die mit der Kanalzone und der Source-Zone leitend verbunden ist;
eine Drain-Elektrodenschicht (12), die mit der Drain-Zone leitend verbunden ist und sich zur Kanalseite hin auf einem auf der Hauptflächenseite der Drain-Driftzone gebildeten zweiten Isolierfilm (10) erstreckt; und
eine Harzabdeckschicht (15), welche die Gate-Elektrodenschicht (9) und die Drain-Elektro­ denschicht (12) unter Zwischenlage eines Schutzfilms (14) bedeckt;
wobei das Halbleiterbauelement aufweist: eine erste Feldplatte (FP1), die sich, weiter als die Gate-Elektrodenschicht (9), zur Drain-Seite hin auf einem auf der Gate-Elektrodenschicht gebildeten dritten Isolierfilm (10) erstreckt und die zumindest dann, wenn das MISFET-Element ausgeschaltet ist, ein Potential aufweisen soll, das im wesentlichen gleich ist wie das Potential der Gate-Elektrodenschicht oder der Source-Elektrodenschicht; eine zweite Feldplatte (FP2), die sich, weiter als die erste Feldplatte, zur Drain-Seite hin auf einem auf der ersten Feldplatte gebildeten vierten Isolierfilm (25) erstreckt und die zumindest dann, wenn das MISFET-Element ausgeschaltet ist, ein Potential aufweisen soll, das im wesentlichen gleich ist wie das Potential der Gate-Elektro­ denschicht oder die Source-Elektrodenschicht; und eine dritte Feldplatte (FP3), die sich, weiter als die Drain-Elektrodenschicht (12), zur Kanalseite hin auf einem auf der Drain-Elektrodenschicht gebildeten fünften Isolierfilm (25) erstreckt und die zumindest dann, wenn das MISFET-Element ausgeschaltet ist, ein Potential aufweisen soll, das im wesentlichen gleich ist wie das Potential der Drain-Elektrodenschicht.
45. Halbleiterbauelement nach Anspruch 44, bei dem die Länge Mc2 [µm] der Ausdehnung der zweiten Feldplatte (FP2) ab dem Source-seitigen Ende des ersten Isolierfilms (8), die Gesamt­ isolierfilmdicke Tc2 [µm] direkt unterhalb der sich erstreckenden Spitze der zweiten Feldplatte, die Länge Md3 [µm] der Ausdehnung der dritten Feldplatte (FP3) ab dem Drain-seitigen Ende des ersten Isolierfilms (8) und die Gesamtisolierfilmdicke Td3 [µm] direkt unterhalb der sich erstreckenden Spitze der dritten Feldplatte größer oder gleich unteren Grenzwerten Mc2min, Tc2min, Md3min bzw. Td3min sind, welche die folgenden Ungleichungen erfüllen:
350 ≦ Vdabs;
Tc2min ≦ β;
Td3min ≦ β;
Mc2min ≦ 35;
Md3min ≦ 35;
Mc2min ≧ -α(Tc2min - β);
Md3min ≧ -α(Td3min - β);
wobei d = 3500/Vdabs, β = 0,01 Vdabs,
wobei Vdabs [V] die Durchbruch-Drain-Spannung ist, wenn die Opfer-Spannungsdurch­ bruchstelle direkt unterhalb der Drain-Zone (6) in einem Zustand, in dem die Harzabdeckschicht (15) die Gate-Elektrodenschicht (9) und die Drain-Elektrodenschicht (12) nicht bedeckt oder von ihnen abgezogen worden ist, eine kritische Feldstärke erreicht.
46. Halbleiterbauelement nach Anspruch 45, bei dem die unteren Grenzwerte Mc2min, Tc2min, Md3min und Td3min die folgenden Ungleichungen erfüllen:
Tc2min ≦ 4;
Td3min ≦ 4;
Mc2min ≧ 35 - 8,75 Tc2min;
Md3min ≧ 35 - 8,75 Td3min.
47. Halbleiterbauelement nach Anspruch 46, bei dem die unteren Grenzwerte Mc2min, Tc2min, Md3min und Td3min die folgenden Ungleichungen erfüllen:
Tc2min ≦ 5;
Td3min ≦ 5;
Mc2min ≧ 35 - 7 Tc2min;
Md3min ≧ 35 - 7 Td3min.
48. Halbleiterbauelement nach Anspruch 47, bei dem die unteren Grenzwerte Mc2min, Tc2min, Md3min und Td3min die folgenden Ungleichungen erfüllen:
Tc2min ≦ 6;
Td3min ≦ 6;
Mc2min ≧ 35 - 5,83 Tc2min;
Md3min ≧ 35 - 5,83 Td3min.
49. Halbleiterbauelement nach Anspruch 48, bei dem die unteren Grenzwerte Mc2min, Tc2min, Md3min und Td3min die folgenden Ungleichungen erfüllen:
Tc2min ≦ 7;
Td3min ≦ 7;
Mc2min ≧ 35 - 5 Tc2min;
Md3min ≧ 35 - 5 Td3min.
50. Halbleiterbauelement nach einem der Ansprüche 44 bis 49, bei dem die erste Feld­ platte (FP1) und die Drain-Elektrodenschicht (12) aus einer ersten Metallschicht gebildet sind und die zweite Feldplatte (FP2) und die dritte Feldplatte (FP3) aus einer zweiten Metallschicht gebildet sind, wobei das Halbleiterbauelement in einem Bereich (60) auf der Hauptflächenseite des Substrats (1), der verschieden von dem durch das MISFET-Element belegten Bereich (50) ist, einen Steuer­ schaltungsabschnitt (60) für dieses MISFET-Element aufweist und dieser Steuerschaltungsabschnitt unter Verwendung der ersten und der zweiten Metallschicht als Schaltungsverbindungsverdrah­ tungsschichten gebildet ist.
51. Halbleiterbauelement nach einem der Ansprüche 44 bis 49, bei dem die erste Feld­ platte (FP1) und die Drain-Elektrodenschicht (12) aus einer ersten Metallschicht gebildet sind und die zweite Feldplatte (FP2) und die dritte Feldplatte (FP3) aus einer zweiten Metallschicht gebildet sind, wobei das Halbleiterbauelement in einem Bereich (60) auf der Hauptflächenseite des Substrats (1), der verschieden von dem durch das MISFET-Element belegten Bereich (50) ist, einen Steuer­ schaltungsabschnitt (60) für dieses MISFET-Element aufweist und dieser Steuerschaltungsabschnitt und dieser Steuerschaltungsabschnitt unter Verwendung der ersten Metallschicht als Schaltungs­ verbindungsverdrahtungsschicht und unter Verwendung der zweiten Metallschicht als Abschirmfilm zum Bedecken zumindest eines Teils der Schaltung gebildet ist.
52. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die Ladungsmenge pro Flächeneinheit der Drain-Driftzone (5) mindestens 1 × 1012/cm2 und nicht mehr als 3 × 1012/cm2 ist.
53. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die Drain- Zone (6) innerhalb einer Wanne (17) des zweiten Leitfähigkeitstyps gebildet ist, die an der Hauptflä­ chenseite des Substrats (1) des ersten Leitfähigkeitstyps gebildet ist, wobei die Dotierstoffkonzen­ tration in der Wanne (17) höher als die Dotierstoffkonzentration in der Drain-Driftzone (5) ist.
54. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem eine Deck­ zone (20) des ersten Leitfähigkeitstyps an der Hauptflächenseite der Drain-Driftzone (5) vorgesehen ist.
DE10210662.2A 2001-03-12 2002-03-12 Halbleiterbauelement Expired - Fee Related DE10210662B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01-69019 2001-03-12
JP2001069019A JP2002270830A (ja) 2001-03-12 2001-03-12 半導体装置

Publications (2)

Publication Number Publication Date
DE10210662A1 true DE10210662A1 (de) 2002-09-19
DE10210662B4 DE10210662B4 (de) 2014-12-31

Family

ID=18927115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10210662.2A Expired - Fee Related DE10210662B4 (de) 2001-03-12 2002-03-12 Halbleiterbauelement

Country Status (3)

Country Link
US (1) US6740952B2 (de)
JP (1) JP2002270830A (de)
DE (1) DE10210662B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011054670A1 (de) * 2009-11-03 2011-05-12 Austriamicrosystems Ag Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren
DE102010035296A1 (de) * 2010-08-25 2012-03-01 X-Fab Semiconductor Foundries Ag Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen
DE102011087845A1 (de) * 2011-12-06 2013-06-06 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
DE102017130213A1 (de) * 2017-12-15 2019-06-19 Infineon Technologies Ag Planarer feldeffekttransistor
US10985245B2 (en) 2017-12-15 2021-04-20 Infineon Technologies Ag Semiconductor device with planar field effect transistor cell

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
TWI430341B (zh) * 2003-09-09 2014-03-11 Univ California 單一或多重閘極場平板之製造
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4580161B2 (ja) * 2003-11-13 2010-11-10 株式会社豊田中央研究所 半導体装置の製造方法
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP4546796B2 (ja) * 2004-09-16 2010-09-15 パナソニック株式会社 半導体装置
US20060163650A1 (en) * 2005-01-27 2006-07-27 Ling Ma Power semiconductor device with endless gate trenches
JP4910292B2 (ja) * 2005-02-09 2012-04-04 富士電機株式会社 半導体装置
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
KR100932363B1 (ko) * 2005-08-10 2009-12-16 엔엑스피 비 브이 Ldmos 트랜지스터
US7382030B1 (en) 2006-07-25 2008-06-03 Rf Micro Devices, Inc. Integrated metal shield for a field effect transistor
US8283699B2 (en) 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
GB2451122A (en) * 2007-07-20 2009-01-21 X Fab Uk Ltd Low threshold voltage transistor with non-uniform thickness gate dielectric
US8035140B2 (en) 2007-07-26 2011-10-11 Infineon Technologies Ag Method and layout of semiconductor device with reduced parasitics
US9450074B1 (en) * 2011-07-29 2016-09-20 Maxim Integrated Products, Inc. LDMOS with field plate connected to gate
US9171916B1 (en) * 2011-10-13 2015-10-27 Maxim Integrated Products, Inc. LDMOS with thick interlayer-dielectric layer
JP6030923B2 (ja) * 2012-11-09 2016-11-24 シャープ株式会社 半導体装置、及びその製造方法
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
JP6319761B2 (ja) * 2013-06-25 2018-05-09 ローム株式会社 半導体装置
JP6229646B2 (ja) 2013-12-20 2017-11-15 株式会社デンソー 半導体装置
CN104022028A (zh) * 2014-06-11 2014-09-03 上海华力微电子有限公司 栅极结构及其制造方法
JP6388509B2 (ja) * 2014-08-19 2018-09-12 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US11088031B2 (en) 2014-11-19 2021-08-10 Key Foundry Co., Ltd. Semiconductor and method of fabricating the same
US10756208B2 (en) 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
US9590053B2 (en) 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
US11164970B2 (en) 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
JP6550674B2 (ja) 2015-08-13 2019-07-31 ローム株式会社 半導体装置
JP6656897B2 (ja) * 2015-11-20 2020-03-04 富士電機株式会社 半導体装置および半導体装置の製造方法
US9843322B2 (en) * 2016-03-11 2017-12-12 Texas Instruments Incorporated Integrated high-side driver for P-N bimodal power device
JP7114290B2 (ja) 2018-03-16 2022-08-08 株式会社東芝 半導体装置
JP2020098883A (ja) * 2018-12-19 2020-06-25 株式会社日立製作所 半導体装置
US11658217B2 (en) * 2019-01-08 2023-05-23 Intel Corporation Transistors with ion- or fixed charge-based field plate structures
JP7216629B2 (ja) * 2019-09-12 2023-02-01 株式会社東芝 半導体装置
KR102291315B1 (ko) * 2019-10-16 2021-08-18 주식회사 키 파운드리 반도체 소자
KR102321273B1 (ko) * 2019-12-03 2021-11-03 현대모비스 주식회사 전력 반도체 소자 및 그 제조방법
EP3951841A1 (de) * 2020-08-07 2022-02-09 Hitachi Energy Switzerland AG Leistungshalbleiterbauelemente mit randabschluss und verfahren zur herstellung davon
CN115064596B (zh) * 2022-08-18 2022-11-04 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS5372577A (en) * 1976-12-10 1978-06-28 Hitachi Ltd High dielectric strength field effect transistor
JPS54121681A (en) * 1978-03-15 1979-09-20 Hitachi Ltd Nis-type semiconductor device
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
JPH01147854A (ja) * 1987-12-04 1989-06-09 Nissan Motor Co Ltd 半導体装置
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
JP3206026B2 (ja) * 1991-07-19 2001-09-04 富士電機株式会社 高電圧用misfetを備える半導体装置
JP3291958B2 (ja) * 1995-02-21 2002-06-17 富士電機株式会社 バックソースmosfet
DE29622972U1 (de) * 1996-07-19 1997-09-25 Daimler-Benz Aktiengesellschaft, 70567 Stuttgart Schutzschichten für elektronische Bauelemente
DE19725091B4 (de) * 1997-06-13 2004-09-02 Robert Bosch Gmbh Laterales Transistorbauelement und Verfahren zu seiner Herstellung
JP2000022142A (ja) * 1998-06-29 2000-01-21 Denso Corp 半導体装置及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011054670A1 (de) * 2009-11-03 2011-05-12 Austriamicrosystems Ag Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren
US8836026B2 (en) 2009-11-03 2014-09-16 Ams Ag High-voltage transistor having multiple dielectrics and production method
DE102010035296A1 (de) * 2010-08-25 2012-03-01 X-Fab Semiconductor Foundries Ag Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen
DE102010035296B4 (de) * 2010-08-25 2012-10-31 X-Fab Semiconductor Foundries Ag Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen
DE102011087845A1 (de) * 2011-12-06 2013-06-06 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
DE102017130213A1 (de) * 2017-12-15 2019-06-19 Infineon Technologies Ag Planarer feldeffekttransistor
US10985245B2 (en) 2017-12-15 2021-04-20 Infineon Technologies Ag Semiconductor device with planar field effect transistor cell
DE102017130213B4 (de) 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor

Also Published As

Publication number Publication date
JP2002270830A (ja) 2002-09-20
US6740952B2 (en) 2004-05-25
US20020145172A1 (en) 2002-10-10
DE10210662B4 (de) 2014-12-31

Similar Documents

Publication Publication Date Title
DE10210662A1 (de) Halbeliterbauelement
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE19954351B4 (de) Halbleiterbauelement
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102010011259B4 (de) Halbleitervorrichtung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE2706623A1 (de) Mis-fet fuer hohe source-drain-spannungen
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE4111046A1 (de) Mos-einrichtung mit einer als kanal arbeitenden anreicherungsschicht
DE2922334A1 (de) Halbleiterbauelement
DE102005023026A1 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE102006002065A1 (de) Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE19753673B4 (de) Schottky-Diode
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
DE102004062969A1 (de) Flash-Speichervorrichtung und Verfahren zu deren Programmieren und Löschen
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE2712114A1 (de) Selbstschuetzende halbleitervorrichtung
DE10245049B4 (de) Kompensationshalbleiterbauelement
DE3011778A1 (de) Feldeffekttransistor
WO1998049762A1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE10256575A1 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
DE10060506A1 (de) Halbleiterbauelement
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
DE19614011C2 (de) Halbleiterbauelement, bei dem die Tunnelgateelektrode und die Kanalgateelektrode an der Grenzfläche zum Tunneldielektrikum bzw. Gatedielektrikum durch eine Isolationsstruktur unterbrochen sind

Legal Events

Date Code Title Description
8180 Miscellaneous part 1

Free format text: DIE BEZEICHNUNG IST ZU AENDERN IN: HALBLEITERBAUELEMENT

8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8128 New person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee