DE102010035296B4 - Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen - Google Patents

Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen Download PDF

Info

Publication number
DE102010035296B4
DE102010035296B4 DE201010035296 DE102010035296A DE102010035296B4 DE 102010035296 B4 DE102010035296 B4 DE 102010035296B4 DE 201010035296 DE201010035296 DE 201010035296 DE 102010035296 A DE102010035296 A DE 102010035296A DE 102010035296 B4 DE102010035296 B4 DE 102010035296B4
Authority
DE
Germany
Prior art keywords
drain
transferring
field plate
gate
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE201010035296
Other languages
English (en)
Other versions
DE102010035296A1 (de
Inventor
Ralf Lerner
Gabriel Kittler
Astrid Küffner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE201010035296 priority Critical patent/DE102010035296B4/de
Publication of DE102010035296A1 publication Critical patent/DE102010035296A1/de
Application granted granted Critical
Publication of DE102010035296B4 publication Critical patent/DE102010035296B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird eine hinsichtlich des Flächenbedarfs optimierte Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen zwecks Integration in Smart Power-Schaltkreise beschrieben, wodurch mittels die Randabschlussstruktur überkreuzenden, elektrisch isolierten Source-, Gate- oder Drainleitbahnen die Integration der Transistoren mit hohen Durchbruchspannungen in Smart Power-Schaltkreise ohne interne Bonddrahtverbindungen ermöglicht wird.

Description

  • Die Erfindung betrifft eine hinsichtlich des Flächenbedarfs optimierte Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen und mit sich überkreuzenden, voneinander isolierten Source-, Gate- bzw. Drainleitbahnen die eine Integration in Smart Power-Schaltkreise ermöglicht ohne interne Bonddrahtverbindungen zu verwenden.
  • Für alle Transistoren mit höheren Durchbruchspannungen muss ein frühzeitiger Durchbruch im Randbereich des Transistors aufgrund von zu geringen Krümmungsradien der Raumladungszonen der in Sperrrichtung belasteten pn-Übergänge vermieden werden. Dazu dient eine sogenannte Randabschlussstruktur. Die meisten der bekannten Randabschlussstrukturen benutzen eine mehr oder weniger aufwändige Kombination von entsprechend ausgeführten Dotierungsgebieten im Silizium und/oder leitfähigen Feldplattenstrukturen. Eine Übersicht der gängigsten Varianten ist zu finden in M. Netzel, Analyse, Entwurf und Optimierung von diskreten vertikalen IGBT-Strukturen, Ilmenau, Techn. Univ. Diss. 1999.
  • EP 0 037 115 A1 zeigt die Verwendung von „Hilfselektroden” (im weiteren Feldplatten genannt) die die Aufgabe haben, den Krümmungsverlauf der Raumladungszone zur Oberfläche hin zu vergrößern d. h. die Raumladungszone sanft auslaufen zu lassen. Durch die Krümmung der Feldlinien würde die Durchbruchspannung im Vergleich zum Volumendurchbruch deutlich reduziert. Durch ein Vermeiden einer zu starken Krümmung der Feldlinien kann die Durchbruchspannung nahe der Oberfläche an die Durchbruchspannung im Volumen nahezu angeglichen werden. Dafür werden in EP 0 037 115 A1 Hilfselektroden (mindestens eine Hilfselektrode) verwendet, die zum Rand hin zunehmenden Abstand zum darunterliegenden Silizium haben.
  • In US 6 376 890 B1 wird eine Randabschlussstruktur gezeigt, die aus mehreren Guardringen (entgegengesetzt dotiert wie das umgebende Silizium) und darüberliegenden Feldplatten aus Polysilizium besteht. Dabei sind jeweils ein Guardring mit einer darüberliegenden Feldplatte elektrisch verbunden, beide zusammen aber floatend d. h. nicht an einem festen Potenzial angeschlossen.
  • Eine Feldplattenstruktur aus Gate-Polysilizium mit einer daran angeschlossenen Metallfeldplatte wird in US 6 011 280 A gezeigt. In US 5 605 852 A und US 5 430 324 A werden die Feldringe zusätzlich noch um Trenchgatestrukturen erweitert.
  • In der DE 102 10 662 A1 ist eine Randabschlussstruktur offenbart, u. a. bestehend aus einer Gatefeldplatte FP1, geometrisch beschrieben durch eine Überlappung Mc der Gatefeldplatte über einem Feldisolierstück zwischen Gate bzw. Source und Drain und einer Drainfeldplatte 12, geometrisch beschrieben durch eine Überlappung Md der Feldplatte über dieser Feldisolierschicht.
  • Die beschriebenen Randabschlussstrukturen sind nur für Bauelemente verwendbar bei denen der elektrische Anschluss der innen liegenden Gebiete (z. B. Source und Gate bei umgebendem Drain bzw. Drain bei umgebendem Source und Gate) durch Bonddrähte hergestellt wird. Bei diskreten Leistungstransistoren (z. B. diskrete DMOS-Transistoren, sinngemäß auch diskrete IGBTs) befindet sich der metallische Drainanschluss auf der Rückseite. Source und Gate auf der Vorderseite werden durch Bonddrahtverbindungen elektrisch kontaktiert.
  • Für eine Integration in Smart Power Schaltkreise ist es vorteilhaft, alle Anschlüsse des Transistors (Source, Gate und Drain) durch Metallleitbahnen nach außen (d. h. zu den Pads bzw. in weitere Schaltungsblöcke) zu führen und damit werden Leitbahnüberführungen z. B. Source- und Gateleitbahnen die über dem Draingebiet nach außen geführt werden bzw. eine Drainleitbahn die über dem Sourcegebiet und über dem Gate nach außen geführt werden, nötig. Die damit einhergehende lokale Änderung der Potentialverhältnisse in der Randabschlussstruktur kann durch größere Geometrien ausgeglichen werden. Damit steigt jedoch wieder der Platzbedarf der Randabschlussstruktur.
  • Zweck der Erfindung ist es, eine Randabschlussstruktur eines Hochvolttransistors anzugeben, die eine Überführung von Source- und Gateleitungen über ein Draingebiet, bzw. die Überführung der Drainzuleitung über ein Source- und ein Gategebiet bei einem möglichst geringen Flächenbedarf der Randabschlussstruktur, und damit des gesamten Hochvolttransistors, ermöglicht, und damit die flächeneffiziente Integration dieses Hochvolttransistors in integrierte Smart Power Schaltkreise ohne die Notwendigkeit von Drahtbondanschlüssen ermöglicht.
  • Der Erfindung liegt die Aufgabe zugrunde, den Hochvolttransistor mit seiner Randstruktur so zu gestalten, dass die Randstruktur eine möglichst geringe Fläche auf der Siliziumscheibe benötigt, ein elektrischer Durchbruch aufgrund von Feldlinienkrümmungen in der Nähe der Oberfläche vermieden wird und gleichzeitig eine Integration des Transistors einschließlich dessen metallischer Source-, Drain- und Gatezuleitungen möglich ist.
  • Gelöst wird die Aufgabe mit den in den Ansprüchen 1 und 2 angegebenen Merkmalen.
  • Der Gegenstände der Ansprüche 1 und 2 weisen die Vorteile auf, dass eine lokale Anpassung der Randstruktur an das überführende Potential vorgenommen wird.
  • Für Hochvolttransistoren werden rotationssymmetrische bzw. ovale Konstruktionen bevorzugt die in radialen Schnitten gleiche Querschnittanordnungen haben. Damit ergibt sich das Problem der Ausgestaltung der Anschlüsse für innenliegende Gebiete integrierter Transistoren. Dies bedeutet dass an mindestens einer Stelle der Anschluss für das innenliegende Gebiet über das außenliegende, ringförmig umlaufende Gebiet „überführt” werden muss.
  • Überführende Leitbahnen werden nur an einer bzw. einigen wenigen Stellen der Randstruktur benötigt um bei umlaufendem außenliegendem Drain die innenliegenden Source- und Gateanschlüsse realisieren zu können bzw. um bei innenliegendem Drain den Drainanschluss realisieren zu können. Aufgrund des unterschiedlichen Potentials der überführenden Leitbahnen im Vergleich zum Untergrund werden die Potentialverhältnisse in der Randstruktur beeinflusst, d. h. ohne die vorgeschlagene Maßnahme hat die Struktur bei Überführung einer Leitbahn eine geringere Spannungsfestigkeit als ohne die überführende Leitbahn. Diese Reduzierung der Spannungsfestigkeit kann durch eine Vergrößerung der geometrischen Abmessungen d. h. durch die Längen der verwendeten Feldplatten, durch die Abstände zwischen Feldplatten kompensiert werden. Dies erfolgt allerdings zu Lasten des Flächenbedarfs d. h. die Randstruktur wird größer.
  • An vielen Stellen der Randstruktur befindet sich keine überführende Leitbahn und die geometrischen Abmessungen der Randstruktur (die auf das Gebiet mit der Überführung ausgelegt werden muss) sind damit überdimensioniert und Erhöhen damit den Platzbedarf des Bauelementes.
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der schematischen Zeichnung erläutert. Es zeigen
  • 1 ein Beispiel der Randstruktur eines planaren Hochvolttransistors der bekannten Bauart in perspektivischer Darstellung mit einer überführenden Leitbahn,
  • 2 den Hochvolttransitor aus 1 in halbperspektivischer Darstellung als Draufsicht mit eingezeichneten Schnittlinien folgender Schnittfiguren,
  • 3 die Darstellung des Schnittes A-A gemäß der 2,
  • 4 den Verlauf der elektrischen Potenziallinien in der Schnittebene der 3 nach einer Simulationsrechnung,
  • 5 die Darstellung des Schnittes B-B gemäß der 2 in einem Gebiet der das Drain anschließenden Metallisierung,
  • 6 die Darstellung des Schnittes B-B gemäß der 2 in einem Gebiet ohne Drain-Metallisierung,
  • 7 den Verlauf der elektrischen Potenziallinien in der Schnittebene der 5 nach einer Simulationsrechnung,
  • 8 ein Beispiel der erfindungsgemäßen Ausbildung der Randstruktur eines planaren Hochvolttransistors.
  • In 1 ist ein prinzipielles Beispiel einer Randstruktur gezeigt. Es handelt sich dabei um einen lateralen DMOS-Transistor bestehend aus dem Substratgebiet (10), welches nicht weiter ausgeführt ist, mit einer ersten Dotierungsart, einer Wanne, d. h. einem lokalen Dotierungsgebiet entgegengesetzter Dotierung (11), einem Sourcegebiet (12), einem Draingebiet (13), einem Feldoxidsteg (14), das Source (12) und Drain (13) räumlich trennt, der Gateelektrode (15), die auch ein Stück weit auf dem Feldoxidsteg (14) verläuft und damit in diesem Gebiet eine Feldplatte bildet, einer drainseitigen Feldplatte (16) und einer überführenden Leitbahn (17). In 1 und den folgenden Figuren wird zwecks einer besseren Übersichtlichkeit nur eine prinzipielle Skizze gezeigt und beispielsweise auf die Darstellung von Isolatorschichten und weiteren Metallschichten verzichtet.
  • 2 zeigt die bereits beschriebene Randstruktur mit der Position und dem Verlauf von zwei Querschnitten A-A und B-B. Der Schnitt A-A liegt außerhalb der überführenden Leitbahn (17) und ist in 3 gezeigt. Die Sourcemetallisierung (34) bildet hier nur eine Feldplatte aus, überquert aber nicht das Draingebiet (13).
  • 4 zeigt den Verlauf des elektrischen Potentials als Ergebnisse einer theoretischen Bauelementesimulation in einer Struktur ähnlich der 3.
  • Der Schnitt B-B liegt innerhalb der überführenden Leitbahn und ist in den 5 und 6 gezeigt. 5 ist dieser Querschnitt wobei das Draingebiet (13) mit einer ersten Metallschicht (31) („Metall 1”) angeschlossen ist, welche die Drainspannung zuführt. Das Sourcegebiet ist mit einer ersten Metallschicht(32)-Teil der Schicht „Metall 1”- auf Sourcepotenzial liegend angeschlossen. Mit einer zweiten Metallschicht (34) („Metall 2”) erfolgt eine Überführung des Sourcepotentials über die Drainmetallisierung (31). Die erste Metallschicht ist von den darunter liegenden Polysilizium bzw. Substratgebieten durch die Polysilizium-Metall-Isolatorschicht (30) (Interlayer Dielectric, ILD) elektrisch isoliert. Die Isolation zwischen der ersten und zweiten Metallschicht erfolgt durch die Metall 1-Metall 2 Isolatorschicht (33); (Intermetal Dielectric, IMD).
  • Diese Überführung des Sourcepotentials mittels einer zweiten Metallschicht (34) über die Drainmetallisierung (31) kann wie in 6 gezeigt auch ohne die Drainmetallisierung direkt über das Draingebiet (13) erfolgen.
  • 7 zeigt den simulierten drainseitigen Verlauf des elektrischen Potenzials in einer Struktur ähnlich der 5 bzw. 6. 5 enthält die gleichen geometrischen und elektrischen Abmessungen bzw. Skalierungen wie die 4. Im Vergleich zur 4 erkennt man oberhalb des Siliziums den gedrängten Verlauf der elektrischen Feldlinien im Oxid zwischen Metall und Drainfeldplatte. Der wesentliche Unterschied zur 4 ist jedoch die weiter nach rechts d. h. weiter zum Drain hinreichenden Potenzialgebiete. Da es dadurch zu einen verfrühten elektrischen Durchbruch kommen würde, muss diese weitere Ausdehnung der Raumladungszone durch größere Abstände zwischen Drain- und Sourcefeldplatten kompensiert werden.
  • Ein Beispiel der erfindungsgemäßen Randabschlussstruktur ist in 8 dargestellt. Die Ausdehnungen der Gatefeldplatte (15) und deren Überlappung über dem Feldoxidsteg (14) und der Drainfeldplatte 16, und deren Überlappung über dem Feldoxidsteg (14), und die des Feldoxidstegs (14) sind unterhalb der überführenden Leitbahn (17) größer ausgelegt als außerhalb des Überführungsbereiches. Durch die Anpassung der Randstrukturbreite an die lokal vorherrschenden Feldbedingungen kann in weiten Teilen der Randstruktur deren Breite verkleinert werden.
  • Die in 8 dargestellte Struktur kann durch weitere (z. B. Metall-)Feldplatten erweitert werden.
  • Die beschriebenen Randabschlussstrukturen haben den Vorteil eines geringst möglichen Platzbedarfs. Damit reduziert sich die Fläche des Bauelements und damit auch der Flächenbedarfs des gesamten Schaltkreises was wiederum eine Kostenreduzierung zur Folge hat.
  • Bezugszeichenliste
    • 10
    Substrat
    11
    Wanne
    12
    Sourcegebiet
    13
    Draingebiet
    14
    Feldoxidsteg
    15
    Gateelektrode und Gatefeldplatte Polysilizium)
    16
    Drainfeldplatte
    17
    überführende Drainleitbahn
    30
    Isolator zwischen Polysilizium und Metall 1 (Interlayer Dielectric, ILD)
    31
    Metall 1 auf Drainpotenzial
    32
    Metall 1 auf Sourcepotenzial
    33
    Isolator zwischen Metall 1 und Metall 2; (Intermetal Dielectric, IMD)
    34
    Metall 2 auf Sourcepotenzial

Claims (2)

  1. Planarer Hochspannungstransistor als integrierter Bestandteil von Smart Power-Schaltkreisen, ausgeführt mit einer Gatefeldplatte (15), die einen Feldoxidsteg (14) partiell überlappt und einer Drainfeldplatte (16), welche den Feldoxidsteg (14) partiell überlappt, mit einer überführenden Leitbahn (17), die je nach Anordnung in der Schaltung entweder mit dem Source verbunden ist und über Gate und Drain hinwegführt oder mit dem Drain verbunden ist und über Gate und Source hinwegführt, bestehend aus gegen Gebiete anderer Potenziale elektrisch isolierten Metallisierungschichten, wobei die überführende Leitbahn (17) bei einer Längsausdehnung der Transistorstrukturen senkrecht über diese geführt wird und bei kreisförmiger Anordnung der Transistorstrukturen in radialer Richtung, wobei die Breite der Gatefeldplatte (15), die Breite der Drainfeldplatte (16), die Breite der Überlappung der Gatefeldplatte (15) über den Feldoxidsteg (14), die Breite der Überlappung der Drainfeldplatte (16) über dem Feldoxidsteg (14) und die Breite des Feldoxidstegs (14) in Richtung der Längsausdehnnung der überführenden Leitbahn (17) beschränkt auf den Bereich der überführenden Leitbahn (17) jedoch in einer größeren Breite als die der überführenden Leitbahn (17) größer ausgeführt sind.
  2. Planarer Hochspannungstransistor als integrierter Bestandteil von Smart Power-Schaltkreisen, ausgeführt mit einer Gatefeldplatte (15), die einen Feldoxidsteg (14) partiell überlappt und einer Drainfeldplatte (16), welche den Feldoxidsteg (14) partiell überlappt, mit mehreren überführenden Leitbahnen (17), die je nach Anordnung in der Schaltung zum einen mit dem Source und zum anderen mit dem Gate verbunden sind und über das Drain hinwegführen, in Form von Leitbahnen, bestehend aus einer gegen Gebiete anderer Potenziale elektrisch isolierten Metallisierungschicht oder mehreren Metallisierungsschichten, wobei die überführenden Leitbahnen (17) bei einer Längsausdehnung der Transistorstrukturen senkrecht über diese geführt werden und bei kreisförmiger Anordnung der Transistorstrukturen in radialer Richtung, wobei die Breiten der Gatefeldplatte (15), der Drainfeldplatte (16), der Überlappung der Gatefeldplatte (15) über den Feldoxidsteg (14), der Überlappung der Drainfeldplatte (16) über dem Feldoxidsteg (14) und die Breite des Feldoxidstegs (14) in Richtung der Längsausdehnnung der überführenden Leitbahnen (17) beschränkt auf die Bereiche der überführenden Leitbahnen (17) jedoch in einer größeren Breite als die der überführenden Leitbahnen (17) größer ausgeführt sind.
DE201010035296 2010-08-25 2010-08-25 Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen Active DE102010035296B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201010035296 DE102010035296B4 (de) 2010-08-25 2010-08-25 Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010035296 DE102010035296B4 (de) 2010-08-25 2010-08-25 Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen

Publications (2)

Publication Number Publication Date
DE102010035296A1 DE102010035296A1 (de) 2012-03-01
DE102010035296B4 true DE102010035296B4 (de) 2012-10-31

Family

ID=45565846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010035296 Active DE102010035296B4 (de) 2010-08-25 2010-08-25 Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen

Country Status (1)

Country Link
DE (1) DE102010035296B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659093A (zh) * 2013-11-21 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos器件结构
CN108389906B (zh) * 2017-02-03 2023-01-10 联华电子股份有限公司 高压金属氧化物半导体晶体管元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210662A1 (de) * 2001-03-12 2002-09-19 Fuji Electric Co Ltd Halbeliterbauelement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3012430A1 (de) 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
JP2002503401A (ja) 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
US6011280A (en) 1998-06-26 2000-01-04 Delco Electronics Corporation IGBT power device with improved resistance to reverse power pulses

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210662A1 (de) * 2001-03-12 2002-09-19 Fuji Electric Co Ltd Halbeliterbauelement

Also Published As

Publication number Publication date
DE102010035296A1 (de) 2012-03-01

Similar Documents

Publication Publication Date Title
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE10127885B4 (de) Trench-Leistungshalbleiterbauelement
DE10153315B4 (de) Halbleiterbauelement
WO1997035346A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE10212144A1 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE102013100683A1 (de) Integrierte Schaltung einschliesslich Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen und Betreiben einer integrierten Schaltung
DE102005023026A1 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
EP1774596A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE102010035296B4 (de) Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen
DE102015108568A1 (de) Halbleitervorrichtung mit trenchstrukturen
WO2009150636A1 (de) Hochvolt leistungstransistor in soi-technologie
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
DE102006027504A1 (de) Randabschlussstruktur von MOS-Leistungstransistoren hoher Spannungen
WO2021037794A2 (de) Grabentransistor
DE10005772B4 (de) Trench-MOSFET
DE102005028224B4 (de) Halbleiterbauteil mit einem Transistor
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE10122846C2 (de) Halbleiterbauelement mit hochspannungstauglichem Randabschluss
DE102005051417A1 (de) Simulations- bzw. Layoutverfahren für vertikale Leistungstransistoren mit variierbarer Kanalweite und variierbarer Gate-Drain-Kapazität
DE102004006001B3 (de) Leistungshalbleiterbauelement mit Feldzonen-Feldelektroden-Strukturen

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130201

R082 Change of representative

Representative=s name: LEONHARD & PARTNER PATENTANWAELTE, DE

R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE