DE19925880A1 - Avalanchefeste MOS-Transistorstruktur - Google Patents
Avalanchefeste MOS-TransistorstrukturInfo
- Publication number
- DE19925880A1 DE19925880A1 DE19925880A DE19925880A DE19925880A1 DE 19925880 A1 DE19925880 A1 DE 19925880A1 DE 19925880 A DE19925880 A DE 19925880A DE 19925880 A DE19925880 A DE 19925880A DE 19925880 A1 DE19925880 A1 DE 19925880A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- transistor structure
- mos transistor
- body region
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000000746 body region Anatomy 0.000 claims abstract description 51
- 238000002513 implantation Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 12
- 230000006378 damage Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Beschrieben wird eine MOS-Transistorstruktur mit DOLLAR A - einer hochdotierten ersten Region (1, 9) ersten Leitungstyps, DOLLAR A - einer niedriger dotierten Driftregion (2) ersten Leitungstyps, die an die erste Region (1, 9) angrenzt, DOLLAR A - mindestens einer Bodyregion (3) zweiten Leitungstyps, die an die Driftregion (2) angrenzt, DOLLAR A - mindestens einer Sourceregion (4) ersten Leitungstyps, die in eine Bodyregion (3) eingebettet ist, DOLLAR A - einer Gate-Elektrode (6), die durch ein Gateoxid (7) von mindestens einer Bodyregion (3) und mindestens einer Sourceregion (4) getrennt ist. Ausgehend von der ersten Region (1, 9) erstreckt sich ein hochdotiertes Gebiet (8) ersten Leitungstyps in Richtung der Bodyregion (3) in die Driftregion (2).
Description
Die vorliegende Erfindung betrifft eine avalanchefeste MOS-
Transistorstruktur, die eine hochdotierte erste Region ersten
Leitungstyps aufweist, wobei eine niedriger dotierte Driftre
gion ersten Leitungstyps an diese erste, hochdotierte Region
angrenzt. Weiterhin grenzt mindestens eine Bodyregion zweiten
Leitungstyps an die Driftregion an, wobei mindestens eine
Sourceregion ersten Leitungstyps in eine Bodyregion eingebet
tet ist. Eine Gate-Elektrode ist durch ein Gateoxid von min
destens einer Bodyregion und mindestens einer Sourceregion
getrennt angeordnet.
Ein besonderes Problem bei solchen Anordnungen ist das Auf
treten eines Avalanche-Durchbruchs im Sperrfall der MOS-
Transistoranordnung, insbesondere dann, wenn die MOS-
Transistorstruktur für relativ hohe Sperrspannungen ausgelegt
ist. Je nach Bauart der MOS-Transistorstruktur kann der Ava
lanche-Durchbruch an einer ungünstigen oder unerwünschten
Stelle innerhalb der MOS-Transistorstruktur auftreten, wobei
es zu einer Beschädigung oder Zerstörung der MOS-
Transistorstruktur kommen kann. Sind beispielsweise die Gate-
Elektroden der MOS-Transistorstruktur in Gräben angeordnet,
die an die Bodyregion angrenzen, so besteht bei einem Avalan
che-Durchbruch die Gefahr, daß der Durchbruch aufgrund von
Feldspitzen im Bereich der Gategräben auftritt und es so zu
einer Beschädigung oder Zerstörung des Gateoxids und damit
der Gate-Elektrode kommen kann.
Eine Möglichkeit zur Vermeidung dieses Problems ist in
US 5,689,128 offenbart, die eine MOS-Transistorstruktur mit gra
benförmigen Gateelektroden betrifft, wobei die Bodyregion
zwischen zwei Gate-Elektroden eine hochdotierte Ausstülpung
in Richtung der Drainregion der MOS-Transistorstruktur auf
weist. Eine solche Struktur ist schematisch in Fig. 1 darge
stellt. Es ist dabei über der Drainregion 1 eine p+-
Tiefdiffusion 5 vorgesehen, die sich aus der Bodyregion 3 in
die Driftregion 2 der MOS-Transistorstruktur erstreckt. Diese
Tiefdiffusion legt jedoch einen gewissen Mindestabstand der
Gate-Elektroden 6 und damit eine Mindestgröße der MOS-
Transistorstruktur fest. Diese ergibt sich durch die Ausdeh
nung der Unterdiffusion a des p+-Gebietes 5, der Justiertole
ranzen und Ätztoleranzen b und der Ausdehnung c der Raumla
dungszone im Kanalgebiet, in die sich das p+-Gebiet 5 nicht
erstrecken darf. Eine Anordnung nach US 5,689,128 weist damit
den Nachteil auf, daß eine weitergehende Verringerung der
Strukturgröße und damit eine Verringerung des Einschaltwider
standes der MOS-Transistorstruktur unter einer Beibehaltung
der Avalanchefestigkeit der MOS-Transistorstruktur nicht er
zielt werden kann.
Es wird nun zwar beispielsweise in R.K. Williams: "High-
Density Trench FET Features Distributed Voltage Clamping",
PCIM Europe, Issue 2/1998, Seiten 58 bis 64 und R. K. Wil
liams; "A 20-V P-channel with 750 µΩ-cm2 at VGS = 2.7 V: Over
coming FPI Breakdown in High-Channel-Conductance Low-Vt
TrenchFETs", ISPSD 1998, S. 115 vorgeschlagen, bei einer ge
samten Anordnung aus mehreren MOS-Transistorzellen nur je
weils in einer von n Transistorzellen eine p+-Tiefdiffusion 5
vorzusehen. Damit kann zwar die Strukturgröße der n-1 übrigen
Zellen, die keine p+-Tiefdiffusion aufweisen, und damit die
Größe der gesamten Anordnung verringert werden und somit auch
der Einschaltwiderstand der gesamten Anordnung aus mehreren
Transistorzellen abgesenkt werden, gleichzeitig sinkt jedoch
auch die Avalanchefestigkeit bzw. Robustheit der gesamten An
ordnung, so daß die Gefahr einer Zerstörung der gesamten An
ordnung bereits bei einer Avalancheenergie auftritt, die nur
1/n mal so groß ist wie die Avalancheenergie bei einer Tran
sistoranordnung, die in jeder Transistorzelle eine p+-
Tiefdiffusion aufweist.
Aufgabe der vorliegenden Erfindung ist es daher, eine MOS-
Transistorstruktur bereitzustellen, die eine weitergehende
Verringerung der Strukturgröße bei gleichbleibender Festig
keit erlaubt.
Diese Aufgabe wird gelöst durch die Merkmale des vorliegenden
Anspruchs 1. Ein Verfahren zur Herstellung einer solchen
Struktur wird offenbart durch die Merkmale des Anspruchs 6
bzw. 8.
Bei der erfindungsgemäßen MOS-Transistorstruktur ist vorgese
hen, daß sich ausgehend von der ersten, hochdotierten Region
ein hochdotiertes Gebiet ersten Leitungstyps in Richtung der
Bodyregion in die Driftregion erstreckt. Es weist somit die
erste Region eine Ausstülpung auf, wobei die Dotierung dieser
Ausstülpung bzw. dieses hochdotierten Gebietes nicht iden
tisch sein muß mit der Dotierung der ersten Region. Die Do
tierung des hochdotierten Gebietes bzw. der Ausstülpung kann
beispielsweise auch höher gewählt werden als die Dotierung
der ersten Region.
Die erste Region kann beispielsweise als Draingebiet ausge
bildet sein. Dies trifft insbesondere auf MOS-
Transistorstrukturen zu, die als vertikale Transistorstruktur
oder als Up-Drain-Transistorstruktur ausgebildet sind. Die
erste Region kann jedoch auch als Substratregion ausgebildet
sein. In diesem Fall weist die MOS-Transistorstruktur noch
mindestens eine weitere, hochdotierte Region auf, die als
Drainregion ausgebildet ist. Eine solche Anordnung ist insbe
sondere bei lateralen Transistorstrukturen vorgesehen.
Die erfindungsgemäße Anordnung weist den Vorteil auf, daß die
laterale Unterdiffusion der Ausstülpung bzw. des hochdotier
ten Gebietes herstellungsbedingt wesentlich geringer ausfällt
als die Unterdiffusion der p+-Tiefdiffusion im Bodygebiet.
Dies ist dadurch bedingt, daß die Ausstülpung bzw. das hoch
dotierte Gebiet direkt an die erste Region angrenzt und somit
direkt auf dieser bzw. aus dieser Region, beispielsweise
durch einen Aufbau oder Diffusionsschritt, erzeugt werden
kann. Im Gegensatz hierzu muß die p+-Tiefdiffusion durch die
gesamte Bodyregion bis in die Driftregion eindiffundiert wer
den, wobei eine solch tiefe Eindiffusion automatisch eine
sehr weite Unterdiffusion mit sich bringt. Die erfindungsge
mäße Anordnung weist weiterhin den Vorteil auf, daß Justier
toleranzen und Ätztoleranzen b und die Ausdehnung c der Raum
ladungszone nicht mehr berücksichtigt werden müssen. Es ist
somit eine wesentliche Verringerung der Strukturgröße der
MOS-Transistorstruktur möglich, wobei gleichzeitig die Ava
lanchefestigkeit der MOS-Transistorstruktur erhalten bleibt.
Die Strukturgröße der MOS-Transistorstruktur kann somit ent
koppelt von der Avalanchefestigkeit der MOS-
Transistorstruktur eingestellt werden.
Ein erstes erfindungsgemäßes Verfahren zur Herstellung einer
solchen MOS-Transistorstruktur ist im vorliegenden Anspruch 6
dargestellt, wobei nach einer Herstellung der ersten Region
die Bildung der Driftregion, der mindestens einen Bodyregion
sowie der mindestens einen Sourceregion und der Gate-
Elektrode erfolgt. Es wird dabei eine Implantation von Do
tiermaterial ersten Leitungstyps in die erste Region in den
jenigen Bereichen durchgeführt, über denen in einem späteren
Verfahrensschritt die Bildung einer Bodyregion erfolgt. Diese
Implantation wird sinnvollerweise vor der Bildung der Drift
region auf der ersten Region durchgeführt. Die hochdotierten
Gebiete bzw. Ausstülpungen ersten Leitungstyps können nach
der Herstellung der Driftregion in einem separaten Ausdiffu
sionsschritt gebildet werden, es kann jedoch auch auf einen
separaten Ausdiffusionsschritt verzichtet werden, wenn die
weiteren Verfahrensschritte zur Bildung der MOS-
Transistorstruktur ohnehin Temperaturschritte umfassen, die
auch eine Ausdiffusion des implantierten Dotiermaterials aus
den Bereichen unterhalb der Bodyregion bewirken.
Die Implantation kann in dem Bereich unterhalb der Bodyregion
auf eine relativ geringe Ausdehnung beschränkt werden, bei
spielsweise durch eine maskierte Implantation. Es wird damit
erreicht, daß die späteren hochdotierten Gebiete bzw. Aus
stülpungen eine geringere laterale Ausdehnung aufweisen als
die Bodyregionen. Es kann hierzu insbesondere vorgesehen
sein, daß die Implantation so durchgeführt wird, daß die Aus
dehnung der Implantation in der ersten Region maximal 50%
der Ausdehnung der Bodyregion beträgt.
Die Merkmale des Anspruchs 8 umfassen ein alternatives Ver
fahren zur Herstellung einer erfindungsgemäßen MOS-
Transistorstruktur. Es erfolgt hierbei ebenfalls die Herstel
lung einer ersten, hochdotierten Region ersten Leitungstyps,
anschließend erfolgt die Bildung der Driftregion, der minde
stens einen Bodyregion sowie der mindestens einen Sourceregi
on und der Gate-Elektroden. Es wird hierbei erfindungsgemäß
vor der Bildung der Driftregion ein Aufbau von hochdotierten
Stufen ersten Leitungstyps auf der ersten Region in denjeni
gen Bereichen durchgeführt, über denen in einem späteren Ver
fahrensschritt die Bildung einer Bodyregion erfolgt. In die
sen Bereichen kann beispielsweise nur eine einzige Stufe auf
der ersten Region gebildet werden, es können jedoch auch meh
rere Stufen übereinander angeordnet werden. Bei einer nach
folgenden Bildung der Driftregion auf der ersten Region, bei
spielsweise in einem Epitaxieschritt, wird die Struktur der
Stufen verwaschen, so daß ein hochdotiertes Gebiet bzw. eine
Ausstülpung mit einer im wesentlichen glatten Oberfläche ent
steht. Durch einen separaten oder ohnehin im weiteren Verfah
rensablauf vorgesehenen Temperaturschritt erfolgt außerdem
eine weitere Ausdiffusion des Dotiermaterials aus den Stufen,
was zu einem zusätzlichen Verwaschen der stufenförmigen
Struktur beiträgt.
Spezielle Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend anhand der Fig. 1 bis 7 beschrieben.
Es zeigen:
Fig. 1 Avalanchefeste MOS-Transistorstruktur nach dem Stand
der Technik.
Fig. 2 Avalanchefeste MOS-Transistorstruktur mit Gategräben
und Ausstülpung der Drainregion.
Fig. 3 Avalanchefeste laterale MOS-Transistorstruktur mit
Ausstülpung der Substratregion.
Fig. 4 Avalanchefeste vertikale MOS-Transistorstruktur mit
Ausstülpung der Drainregion.
Fig. 5 Avalanchefeste Up-Drain-Transistorstruktur mit Aus
stülpung der Drainregion.
Fig. 6 Herstellung der Ausstülpung einer Drainregion oder
Substratregion durch Implantation.
Fig. 7 Herstellung der Ausstülpung einer Drainregion oder
Substratregion durch Aufbau von Stufen.
Fig. 2 stellt eine erfindungsgemäße Verbesserung einer MOS-
Transistorstruktur nach Fig. 1 dar, wobei auch ein direkter
Vergleich der Strukturgrößen der beiden Transistorstrukturen
durch Gegenüberstellung der beiden Strukturen dargestellt
ist. In der erfindungsgemäßen Struktur nach Fig. 2 weist ei
ne n+-dotierte Drainregion 1 eine n+-Ausstülpung 8 auf, die
sich als hochdotiertes Gebiet in Richtung der p-dotierten Bo
dyregion 3 in die n--dotierte Driftregion 2 erstreckt. In die
Bodyregion 3 sind n+-dotierte Sourceregionen 4 eingebettet.
An jede Bodyregion 3 und jede Sourceregion 4 grenzt eine gra
benförmige Gate-Elektrode 6 an, die von einem Gateoxid 7 um
geben ist. Das hochdotierte Gebiet bzw. die Ausstülpung 8
weist eine wesentlich geringere laterale Breite auf als die
p+-Tiefdiffusion 5 nach Fig. 1. Die Unterdiffusion a der
Ausstülpung 8 fällt somit wesentlich geringer aus. Auch müs
sen die Justier- und Ätztoleranzen b sowie die Ausdehnung der
Raumladungszone c bei der Struktur nach Fig. 2 nicht mehr
berücksichtigt werden, wodurch die Struktur nach Fig. 2 eine
wesentlich geringere Größe aufweisen kann als die Struktur
nach Fig. 1. Dies ist durch den direkten Vergleich der
Strukturgrößen in Fig. 1 und Fig. 2 dargestellt. Ebenso wie
bei einer Struktur nach Fig. 1 wird jedoch trotzdem er
reicht, daß ein Avalanchedurchbruch nicht im Bereich der gra
benförmigen Gate-Elektroden 6 stattfindet, sondern jeweils
auf die Mitte der Bodyregion 3 konzentriert wird, wie die
Pfeile in Fig. 1 und Fig. 2 andeuten. Eine Beschädigung
oder Zerstörung der MOS-Transistorstruktur, insbesondere des
Gateoxides 7, durch einen solchen Avalanchedurchbruch wird
somit effektiv verhindert.
Fig. 3 zeigt eine alternative Bauform zu Fig. 2, wobei hier
die MOS-Transistorstruktur als Lateralstruktur ausgebildet
ist. Hierbei weist eine Substratregion 9 eine n+-dotierte
Ausstülpung 8 auf, die sich in Richtung der Bodyregion 3 in
die Driftregion 2 erstreckt. Weiterhin sind in der Driftregi
on 2 separate Drainregionen 1 angeordnet. In die Bodyregion 3
sind n+-Sourceregionen eingebettet. Eine Gate-Elektrode 6 ist
jeweils über einer Sourceregion 4 und einer Bodyregion 3 an
geordnet. Der Pfeil im rechten Teil der Fig. 3 symbolisiert
die Stromflußrichtung in der lateralen MOS-
Transistoranordnung.
Fig. 4 zeigt eine weitere alternative Ausführungsform zu der
Transistorstruktur nach Fig. 3 oder Fig. 2, wobei hier eine
vertikale MOS-Transistorstruktur vorliegt. Es weist wiederum
eine n+-Drainregion 1 hochdotierte n+-Ausstülpungen 8 auf,
die sich als hochdotierte Gebiete in Richtung der Bodyregio
nen 3 in die Driftregion 2 erstrecken. Die Driftregion 2 be
sitzt eine Dotierung vom Typ n, die Bodyregionen eine Dotie
rung vom Typ p. In die Bodyregionen 3 sind n+-Sourceregionen
4 eingebettet. Eine Gate-Elektrode 6 ist nun so angeordnet,
daß sie sich über zwei Bodyregionen 3 und zwei Sourceregionen
4 erstreckt. Der Pfeil im rechten Teil der Fig. 4 stellt
wiederum die Stromflußrichtung in der MOS-Transistoranordnung
dar.
Fig. 5 zeigt eine weitere alternative Ausführungsform einer
MOS-Transistorstruktur, die hier als Up-Drain-
Transistorstruktur ausgebildet ist. In ein p--Substrat 13 ist
hierbei eine n+-Drainzone 1 eingebettet, die zum Teil aus ei
ner vergrabenen n+-Schicht besteht, von der aus ein n+-
dotiertes Gebiet zur Oberfläche der MOS-Transistorstruktur
führt, auf der der Drainanschluß angeordnet ist. Die vergra
bene n+-dotierte Schicht der Drainregion 1 weist n+-dotierte
Ausstülpungen 8 auf, die sich in eine über der vergrabenen
Schicht angeordnete Driftregion 2 in Richtung der Bodyregio
nen 3 erstrecken. Die Bodyregionen 3 weisen wiederum eine Do
tierung vom Typ p auf, die Sourceregionen 4, die in die Body
regionen 3 eingebettet sind, eine Dotierung vom Typ n+. Wie
derum ist eine Gate-Elektrode 6 über jeweils zwei Bodyregio
nen 3 und zwei Sourceregionen 4 angeordnet. Die Stromfluß
richtung in der Anordnung nach Fig. 5 ist wiederum im rech
ten Teil der Fig. 5 durch einen Pfeil angedeutet.
In den Fig. 3, 4 und 5 wurde der Einfachheit halber auf
die Darstellung des Gateoxids 7 zwischen der Gate-Elektrode 6
und den Sourceregionen 4 bzw. Bodyregionen 3 verzichtet. Bei
allen Anordnungen nach den Fig. 3, 4, 5 sorgen die hochdo
tierten Gebiete 8 dafür, daß im Sperrfall ein Avalanchedurch
bruch auf den Bereich zwischen den Bodyregionen 3 und den
hochdotierten Gebieten 8 konzentriert wird. Somit kann auch
bei diesen MOS-Transistorstrukturen der Ort des Avalanche
durchbruches gezielt gesteuert werden und in unkritische Be
reiche der MOS-Transistorstruktur verlagert werden.
Fig. 6 zeigt einen Verfahrensschritt zur Herstellung der
hochdotierten Gebiete 8 auf einer Drainregion 1 oder einer
Substratregion 9. Es erfolgt hierbei eine Implantation von
n+-Dotiermaterial in die Drainregion 1 bzw. Substratregion 9
durch deren Oberfläche, wobei die Implantation in denjenigen
Bereichen 10 dieser Region erfolgt, über denen in einem spä
teren Verfahrensschritt die Bildung von Bodyregionen 3 er
folgt, wie durch gestrichelte Linien in Fig. 6 angedeutet
wurde. Um eine gezielte Implantation in dem Bereich 10 zu er
reichen, kann beispielsweise eine Maske 12 verwendet werden,
die nur einen Ausschnitt der Oberfläche der Drainregion 1
bzw. Substratregion 9 für die Implantation zugänglich läßt.
Um eine relativ geringe laterale Ausdehnung der späteren
hochdotierten Gebiete 8 bzw. Ausstülpungen 8 zu erzielen,
wird der für die Implantation zugänglich Bereich der Oberflä
che der Drainregion 1 bzw. Substratregion 9 idealerweise so
gewählt, daß dessen laterale Ausdehnung maximal 50% der Aus
dehnung der späteren Bodyregion 3 beträgt. Der Rest der
Struktur kann durch übliche Verfahren hergestellt werden, wie
sie hinlänglich aus dem Stand der Technik bekannt sind.
Fig. 7 zeigt eine Alternative zum Herstellungsverfahren nach
Fig. 6, wobei nunmehr ein hochdotiertes Gebiet bzw. eine
Ausstülpung 8 auf einer Drainregion 1 bzw. Substratregion 9
durch den Aufbau von n+-dotierten Stufen 11 auf der Oberflä
che dieser Region erfolgt. Es kann dabei lediglich eine Stufe
11 auf der Oberfläche vorgesehen sein, es können jedoch auch
mehrere Stufen 11 übereinander angeordnet werden. Diese Stu
fen 11 werden wiederum in demjenigen Bereich 10 der Drainre
gion 1 bzw. Substratregion 9 angeordnet, über dem später die
Anordnung der Bodyregion 3 in der fertigen MOS-
Transistorstruktur erfolgt. Um wiederum eine relativ geringe
laterale Ausdehnung der späteren hochdotierten Gebiete bzw.
Ausstülpungen 8 zu garantieren, wodurch relativ geringe
Strukturgrößen der gesamten MOS-Transistorstruktur erzielt
werden können, wird die laterale Größe der Stufen 11 so ge
wählt, daß deren laterale Ausdehnung in der Region 10 maximal
50% der Ausdehnung der späteren Bodyregion 3 beträgt.
Claims (9)
1. MOS-Transistorstruktur mit
- - einer hochdotierten ersten Region (1, 9) ersten Lei tungstyps,
- - einer niedriger dotierten Driftregion (2) ersten Lei tungstyps, die an die erste Region (1, 9) angrenzt,
- - mindestens einer Bodyregion (3) zweiten Leitungstyps, die an die Driftregion (2) angrenzt,
- - mindestens einer Sourceregion (4) ersten Leitungstyps, die in eine Bodyregion (3) eingebettet ist,
- - einer Gate-Elektrode (6), die durch ein Gateoxid (7) von mindestens einer Bodyregion (3) und mindestens einer Sour ceregion (4) getrennt ist,
2. MOS-Transistorstruktur nach Anspruch 1,
dadurch gekennzeichnet,
daß die erste Region (1, 9) als Drainregion (1) ausgebildet
ist.
3. MOS-Transistorstruktur nach Anspruch 2,
dadurch gekennzeichnet,
daß die MOS-Transistorstruktur als vertikale Transistorstruk
tur oder als Up-Drain-Transistorstruktur ausgebildet ist.
4. MOS-Transistorstruktur nach Anspruch 1,
dadurch gekennzeichnet,
daß die erste Region (1, 9) als Substratregion (9) ausgebil
det ist.
5. MOS-Transistorstruktur nach Anspruch 4,
dadurch gekennzeichnet,
daß die MOS-Transistorstruktur als laterale Transistorstruk
tur ausgebildet ist.
6. Verfahren zur Herstellung einer MOS-Transistorstruktur
nach einem der Ansprüche 1 bis 5,
wobei nach einer Herstellung der ersten Region (1, 9) die Bildung der Driftregion (2), der mindestens einen Bodyregion (3) sowie der mindestens einen Sourceregion (4) und der Gate- Elektrode (6) erfolgt, dadurch gekennzeichnet,
daß eine Implantation von Dotiermaterial ersten Leitungstyps in die erste Region (1, 9) in denjenigen Bereichen (10) er folgt, über denen in einem späteren Verfahrensschritt die Bildung einer Bodyregion (3) erfolgt.
wobei nach einer Herstellung der ersten Region (1, 9) die Bildung der Driftregion (2), der mindestens einen Bodyregion (3) sowie der mindestens einen Sourceregion (4) und der Gate- Elektrode (6) erfolgt, dadurch gekennzeichnet,
daß eine Implantation von Dotiermaterial ersten Leitungstyps in die erste Region (1, 9) in denjenigen Bereichen (10) er folgt, über denen in einem späteren Verfahrensschritt die Bildung einer Bodyregion (3) erfolgt.
7. Verfahren nach Anspruch 6,
dadurch gekennzeichnet,
daß die Implantation so durchgeführt wird, daß Ausdehnung der
Implantation in der ersten Region (1, 9) maximal 50% der
Ausdehnung der Bodyregion (3) beträgt.
8. Verfahren zur Herstellung einer MOS-Transistorstruktur
nach einem der Ansprüche 1 bis 5,
wobei nach einer Herstellung der ersten Region (1, 9) die Bildung der Driftregion (2), der mindestens einen Bodyregion (3) sowie der mindestens einen Sourceregion (4) und der Gate- Elektrode (6) erfolgt, dadurch gekennzeichnet,
daß ein Aufbau von hochdotierten Stufen (11) ersten Lei tungstyps auf der ersten Region (1, 9) in denjenigen Berei chen (10) erfolgt, über denen in einem späteren Verfahrens schritt die Bildung einer Bodyregion (3) erfolgt.
wobei nach einer Herstellung der ersten Region (1, 9) die Bildung der Driftregion (2), der mindestens einen Bodyregion (3) sowie der mindestens einen Sourceregion (4) und der Gate- Elektrode (6) erfolgt, dadurch gekennzeichnet,
daß ein Aufbau von hochdotierten Stufen (11) ersten Lei tungstyps auf der ersten Region (1, 9) in denjenigen Berei chen (10) erfolgt, über denen in einem späteren Verfahrens schritt die Bildung einer Bodyregion (3) erfolgt.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet,
daß die Stufen (11) so gebildet werden, daß die laterale Aus
dehnung der Stufen in der ersten Region (1, 9) maximal 50%
der Ausdehnung der Bodyregion (3) beträgt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19925880A DE19925880B4 (de) | 1999-06-07 | 1999-06-07 | Avalanchefeste MOS-Transistorstruktur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19925880A DE19925880B4 (de) | 1999-06-07 | 1999-06-07 | Avalanchefeste MOS-Transistorstruktur |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19925880A1 true DE19925880A1 (de) | 2000-12-21 |
DE19925880B4 DE19925880B4 (de) | 2006-11-30 |
Family
ID=7910402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19925880A Expired - Fee Related DE19925880B4 (de) | 1999-06-07 | 1999-06-07 | Avalanchefeste MOS-Transistorstruktur |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19925880B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007037858A1 (de) * | 2007-08-10 | 2009-02-19 | Infineon Technologies Ag | Halbleiterbauelement mit verbessertem dynamischen Verhalten |
EP3151283A1 (de) * | 2015-09-29 | 2017-04-05 | Nexperia B.V. | Vertikales dmos or bjt halbleiterbauelement |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101867953B1 (ko) * | 2011-12-22 | 2018-06-18 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 형성 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4366495A (en) * | 1979-08-06 | 1982-12-28 | Rca Corporation | Vertical MOSFET with reduced turn-on resistance |
US4639761A (en) * | 1983-12-16 | 1987-01-27 | North American Philips Corporation | Combined bipolar-field effect transistor resurf devices |
US4914051A (en) * | 1988-12-09 | 1990-04-03 | Sprague Electric Company | Method for making a vertical power DMOS transistor with small signal bipolar transistors |
US5557125A (en) * | 1993-12-08 | 1996-09-17 | Lucent Technologies Inc. | Dielectrically isolated semiconductor devices having improved characteristics |
US5689128A (en) * | 1995-08-21 | 1997-11-18 | Siliconix Incorporated | High density trenched DMOS transistor |
-
1999
- 1999-06-07 DE DE19925880A patent/DE19925880B4/de not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007037858A1 (de) * | 2007-08-10 | 2009-02-19 | Infineon Technologies Ag | Halbleiterbauelement mit verbessertem dynamischen Verhalten |
DE102007037858B4 (de) * | 2007-08-10 | 2012-04-19 | Infineon Technologies Ag | Halbleiterbauelement mit verbessertem dynamischen Verhalten |
US9202881B2 (en) | 2007-08-10 | 2015-12-01 | Infineon Technologies Ag | Semiconductor component with dynamic behavior |
US9257512B2 (en) | 2007-08-10 | 2016-02-09 | Infineon Technologies Ag | Semiconductor component with dynamic behavior |
US9559167B2 (en) | 2007-08-10 | 2017-01-31 | Infineon Technologies Ag | Semiconductor component with dynamic behavior |
EP3151283A1 (de) * | 2015-09-29 | 2017-04-05 | Nexperia B.V. | Vertikales dmos or bjt halbleiterbauelement |
US11508844B2 (en) | 2015-09-29 | 2022-11-22 | Nexperia B.V. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE19925880B4 (de) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4011276C2 (de) | Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung | |
DE10196441B4 (de) | Verfahren zur Herstellung eines MOSFET | |
DE2512737C2 (de) | Halbleiterbauelement mit einer integrierten Logikschaltung | |
DE68925116T2 (de) | In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür | |
DE102015204636B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
EP1719184B1 (de) | Hochvolt-pmos-transistor | |
DE3856150T2 (de) | Halbleiteranordnung und verfahren zur herstellung | |
DE102018124708B4 (de) | Schaltelement und Verfahren zum Herstellen desselben | |
DE3509899A1 (de) | Mos-transistoranordnung mit veraenderlicher leitfaehigkeit | |
DE10296970B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102005035029A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE3880996T2 (de) | Herstellungsverfahren für eine monolithische Halbleiteranordnung mit wenigstens einem Transistor einer integrierten Kontrollschaltung und einem auf dem gleichen Chip integrierten Leistungstransistor. | |
DE19711729A1 (de) | Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE19536495A1 (de) | Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung | |
EP0853819B1 (de) | Mos-transistor mit hoher ausgangsspannungsfestigkeit | |
WO2007033692A1 (de) | Hochvolttransistor und verfahren zu seiner herstellung | |
DE10224003B4 (de) | Halbleitervorrichtung und Verfahren für ihre Herstellung | |
DE19908809A1 (de) | Verfahren zur Herstellung einer MOS-Transistorstruktur mit erhöhter Bodyleitfähigkeit | |
DE3940388A1 (de) | Vertikal-feldeffekttransistor | |
DE19710731B4 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE3851815T2 (de) | Feldeffekttransistor und dessen Herstellungsmethode. | |
DE69306340T2 (de) | Gateverdrahtung für DMOSFET | |
DE69111203T2 (de) | LDD Metalloxyd-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung. | |
DE19925880A1 (de) | Avalanchefeste MOS-Transistorstruktur | |
DE69124289T2 (de) | Monolithische Halbleiteranordnung und entsprechendes Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |