CN109273535A - 一种二极管芯片及其制造方法 - Google Patents
一种二极管芯片及其制造方法 Download PDFInfo
- Publication number
- CN109273535A CN109273535A CN201811168339.7A CN201811168339A CN109273535A CN 109273535 A CN109273535 A CN 109273535A CN 201811168339 A CN201811168339 A CN 201811168339A CN 109273535 A CN109273535 A CN 109273535A
- Authority
- CN
- China
- Prior art keywords
- groove
- epitaxial layer
- conduction type
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000002347 injection Methods 0.000 claims abstract description 32
- 239000007924 injection Substances 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000002305 electric material Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 238000005530 etching Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
本发明公开一种二极管芯片，其包括：第一导电类型衬底，形成于衬底的上表面的第一导电类型第一外延层，在第一外延层的上表面刻蚀出相互间隔的若干个第一沟槽和若干个第二沟槽，第一沟槽的底部形成有第二导电类型的注入区，第一沟槽的底部的穿过注入区刻蚀出第三沟槽，第一沟槽和第三沟槽内填充有第二导电类型材料，第二沟槽内填充有第一导电类型材料，形成于第一外延层的上表面的第二导电类型第二外延层，形成于第二外延层的上表面的第一金属层和衬底的下表面的第二金属层。本发明还公开了上述二极管芯片的制造方法，所提供的二极管芯片及制造方法，提高了击穿电压，且在不影响击穿电压的情况下降低了正向导通压降。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种二极管芯片及其制造方法。
背景技术
功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、 发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制 系统和仪器仪表设备的军用场合。通常应用的功率二极管有普通整流二极管、 肖特基二极管、PIN二极管。其中常规PIN二极管的制造方法如下：1.是使用N 型衬底/N型外延，在硅片表面使用外延或离子注入的方法形成P型外延或注入 层；2.在硅片表面和背面制备金属层，形成电极。该中方法形成的PIN二极管具 有较高的通态压降，容易被高电压击穿，可靠性不强。
发明内容
有鉴于此，本发明提供了一种减小器件的通态压降、提高器件的击穿电压 的二极管芯片及其制造方法。
本发明采用的技术手段如下：
一种二极管芯片：所述二极管芯片包括：
第一导电类型的衬底，
形成于所述衬底的上表面的第一导电类型的第一外延层，在所述第一外延 层的上表面向下刻蚀出相互间隔的若干个第一沟槽和若干个第二沟槽，所述第 一沟槽的宽度大于所述第二沟槽的宽度，所述第一沟槽的底部形成有第二导电 类型的注入区，所述第一沟槽的底部的穿过所述注入区刻蚀出所述第三沟槽， 所述第一沟槽和所述第三沟槽内填充有第二导电类型的材料，所述第二沟槽内 填充有第一导电类型的材料，
形成于所述第一外延层的上表面并覆盖所述第一沟槽及所述第二沟槽的第 二导电类型的第二外延层，
形成于所述第二外延层的上表面的第一金属层，
形成于所述衬底的下表面的第二金属层。
本发明所提供的二极管芯片，提高了击穿电压，且在不影响击穿电压的情 况下降低了正向导通压降。
本发明的另一方面，提供一种二极管芯片的制造方法，至少包括以下步骤：
提供第一导电类型的衬底，在所述衬底的上表面形成第一导电类型的第一 外延层；
在所述第一外延层的上表面向下刻蚀出相互间隔的若干个第一沟槽和若干 个第二沟槽；
在所述第一沟槽的底部注入第二导电类型的离子形成注入区；
在所述第一沟槽底部的穿过所述注入区刻蚀出第三沟槽；
在所述第一沟槽和所述第三沟槽内填充第二导电类型的材料，所述第二沟 槽内填充第一导电类型的材料；
在所述第一外延层的上表面制备第二外延层，在所述第二外延层的上表面 制备第一金属层，在所述衬底的下表面制备第二金属层。
本发明所提供的二极管芯片的制造方法，制备方法简单，容易实现，制备 出的二极管芯片能够提高击穿电压，且在不影响击穿电压的情况下降低了正向 导通压降。
附图说明
图1至图6为本发明实施例中所提供的二极管芯片的制造方法各个步骤的 示意图。
其中：衬底1；第一外延层2；第一沟槽3；第二沟槽4；注入区5；第三沟 槽6；第二外延层7；第一金属层8；第二金属层9。
具体实施方式
本实施例提供一种二极管芯片，其包括：
第一导电类型的衬底1，
形成于衬底1的上表面的第一导电类型的第一外延层2，在第一外延层2的 上表面向下刻蚀出相互间隔的若干个第一沟槽3和若干个第二沟槽4，第一沟槽 3的宽度大于第二沟槽4的宽度，第一沟槽3的底部形成有第二导电类型的注入 区5，第一沟槽3的底部的穿过注入区5刻蚀出第三沟槽6，第一沟槽3和第三 沟槽6内填充有第二导电类型的材料，第二沟槽4内填充有第一导电类型的材 料，
形成于第一外延层2的上表面并覆盖第一沟槽3及第二沟槽4的第二导电 类型的第二外延层7，
形成于第二外延层7的上表面的第一金属层8，
形成于衬底1的下表面的第二金属层9。
本发明所提供的二极管芯片，其中设置了不同宽度的第一沟槽3及第三沟 槽6，在第一沟槽3及第三沟槽6内填充同一种导电类型的材料，提高了击穿电 压，并且设置了第一沟槽3的宽度大于第三沟槽6的宽度，第一沟槽3及第三 沟槽6之间用设置了同一种导电类型的材料注入区5起到降低沟槽之间的刻蚀 缺陷对器件可靠性的影响，另外第一沟槽3及第二沟槽4间隔设置，并且填充 不同导电类型的材料，能够在不影响击穿电压的情况下降低了正向导通压降。
在本实施例中，第一导电类型的材料为N型导电材料，第二导电类型的材 料为P型导电材料。本发明所提供的二极管芯片，在阳极是通过两次宽度不同 的深沟槽刻蚀后填充填充P型导电材料形成的，能够提高击穿电压，不同宽度 的沟槽之间用P型注入区5能够减少刻蚀缺陷造成的漏电，保证电流密度均匀， 降低刻蚀缺陷对器件可靠性的影响，阳极P型区之间通过刻蚀另一种沟槽填充N 型导电材料，在不影响击穿电压的情况下降低了正向导通压降。
进一步的，衬底1的掺杂浓度大于第一外延层2的掺杂浓度，第二沟槽4 内填充的第一导电类型材料的掺杂浓度大于第一外延层2的掺杂浓度。
进一步的，第一沟槽3和第三沟槽6内填充的第二导电类型材料的掺杂浓 度大于第二外延层7的掺杂浓度。
进一步的，第一沟槽3的宽度大于第二沟槽4的宽度，注入区5的深度小 于第三沟槽6的深度，第三沟槽6的宽度小于注入区5的宽度。其中在本发明 中，第一沟槽3和第二沟槽4的形状是规则的且宽度不同，例如为不同宽度的 柱状体，不能是任意形状的，并且注入区5是要在两个沟槽的交界处，这是为 了防止不规则带来的缺陷影响击穿电压，注入区5同时能够很好的防止缺陷影 响击穿电压；而第一沟槽3的宽度大于第二沟槽4的宽度是为了保证反向时耗 尽区的形状是梯形的，保证了击穿电压，也最小化了P区面积，降低导通电压。
本实施例的另一方面还提供一种上述二极管芯片的制造方法，至少包括以 下步骤：
提供第一导电类型的衬底1，在衬底1的上表面形成第一导电类型的第一外 延层2；
在第一外延层2的上表面向下刻蚀出相互间隔的若干个第一沟槽3和若干 个第二沟槽4；
在第一沟槽3的底部注入第二导电类型的离子形成注入区5；
在第一沟槽3底部的穿过注入区5刻蚀出第三沟槽6；
在第一沟槽3和第三沟槽6内填充第二导电类型的材料，第二沟槽4内填 充第一导电类型的材料；
在第一外延层2的上表面制备第二外延层7，在第二外延层7的上表面制备 第一金属层8，在衬底1的下表面制备第二金属层9。
本发明所提供的二极管芯片的制造方法，制备方法简单，容易实现，制备 出的二极管芯片能够提高击穿电压，且在不影响击穿电压的情况下降低了正向 导通压降。
具体的，包括以下步骤：
S1.提供第一导电类型的衬底1，在衬底1的上表面形成第一导电类型的第 一外延层2；
其中衬底1为重掺杂的第一导电类型的衬底1，第一导电类型的材料为N 型导电材料，并且衬底1的掺杂浓度大于第一外延层2的掺杂浓度。
S2.在第一外延层2的上表面向下刻蚀出相互间隔的若干个第一沟槽3和若 干个第二沟槽4，如图1所示；
其中，使用干法刻蚀在第一外延层2的上表面刻蚀出第一沟槽3和第二沟 槽4，第一沟槽3和第二沟槽4间隔设置，并且第一沟槽3的宽度大于第二沟槽 4的宽度，即T1>T2，其是为了保证反向时耗尽区的形状是梯形的，保证了击穿 电压。
S3.在第一沟槽3的底部注入第二导电类型的离子形成注入区5，如图2所 示；
具体的，第二导电类型的材料为P型导电材料，其中P型离子的注入剂量 大于1E15，能量为60～200KeV，在第一沟槽3的底部形成一具有一定深度的注 入区5。
S4.在第一沟槽3底部的穿过注入区5刻蚀出第三沟槽6，如图3所示；
具体的，使用干法刻蚀继续在第一沟槽3底部刻蚀出第三沟槽6，第三沟槽 6的深度超过注入区5的深度，并且第三沟槽6的宽度比第一沟槽3的宽度小， 其中在本发明中，要求第一沟槽3和第二沟槽4的形状是规则的且宽度不同， 例如为不同宽度的柱状体，不能是任意形状的，并且注入区5是要在两个沟槽 的交界处，这是为了防止不规则带来的缺陷影响击穿电压，注入区5同时能够 很好的防止缺陷影响击穿电压；而第一沟槽3的宽度大于第二沟槽4的宽度是 为了保证反向时耗尽区的形状是梯形的，保证了击穿电压，也最小化了P区面 积，降低导通电压。
S5.在第一沟槽3和第三沟槽6内填充第二导电类型的材料，第二沟槽4内 填充第一导电类型的材料，如图4所示；
在本发明中，第一沟槽3和第三沟槽6内填充P型导电材料，第二沟槽4 内填充N型导电材料，在阳极是通过两次宽度不同的深沟槽刻蚀后填充填充P 型导电材料成的，能够提高击穿电压，不同宽度的沟槽之间用P型注入区5降 低刻蚀缺陷对器件可靠性的影响。阳极P型区之间通过刻蚀沟槽填充N型导电 材料，在不影响击穿电压的情况下降低了正向导通压降。此外第二沟槽4内填 充的第一导电类型的材料的掺杂浓度大于第一外延层2的掺杂浓度。
S6.在第一外延层2的上表面制备第二导电类型的第二外延层7，在第二外 延层7的上表面制备第一金属层8，在衬底1的下表面制备第二金属层9，如图 5和图6所示。
其中本发明要求第一沟槽3和第三沟槽6内填充的第二导电类型的材料的 掺杂浓度大于第二外延层7的掺杂浓度；第一金属层8和第二金属层9采用常 规的方法制备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本 发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在 本发明保护的范围之内。
Claims (10)
1.一种二极管芯片，其特征在于，所述二极管芯片包括：
第一导电类型的衬底，
形成于所述衬底的上表面的第一导电类型的第一外延层，在所述第一外延层的上表面向下刻蚀出相互间隔的若干个第一沟槽和若干个第二沟槽，所述第一沟槽的宽度大于所述第二沟槽的宽度，所述第一沟槽的底部形成有第二导电类型的注入区，所述第一沟槽的底部的穿过所述注入区刻蚀出所述第三沟槽，所述第一沟槽和所述第三沟槽内填充有第二导电类型的材料，所述第二沟槽内填充有第一导电类型的材料，
形成于所述第一外延层的上表面并覆盖所述第一沟槽及所述第二沟槽的第二导电类型的第二外延层，
形成于所述第二外延层的上表面的第一金属层，
形成于所述衬底的下表面的第二金属层。
2.根据权利要求1所述的二极管芯片，其特征在于，所述第一导电类型的材料为N型导电材料，所述第二导电类型的材料为P型导电材料。
3.根据权利要求1所述的二极管芯片，其特征在于，所述衬底为重掺杂的第一导电类型的衬底，所述第二沟槽内填充的所述第一导电类型材料的掺杂浓度大于所述第一外延层的掺杂浓度。
4.根据权利要求1所述的二极管芯片，其特征在于，所述第一沟槽和所述第三沟槽内填充的第二导电类型材料的掺杂浓度大于所述第二外延层的掺杂浓度。
5.根据权利要求1所述的二极管芯片，其特征在于，所述第一沟槽的宽度大于所述第二沟槽的宽度，所述注入区的深度小于所述第三沟槽的深度，所述第三沟槽的宽度小于所述注入区的宽度。
6.一种二极管芯片的制造方法，其特征在于，至少包括以下步骤：
提供第一导电类型的衬底，在所述衬底的上表面形成第一导电类型的第一外延层；
在所述第一外延层的上表面向下刻蚀出相互间隔的若干个第一沟槽和若干个第二沟槽；
在所述第一沟槽的底部注入第二导电类型的离子形成注入区；
在所述第一沟槽底部的穿过所述注入区刻蚀出第三沟槽；
在所述第一沟槽和所述第三沟槽内填充第二导电类型的材料，所述第二沟槽内填充第一导电类型的材料；
在所述第一外延层的上表面制备第二外延层，在所述第二外延层的上表面制备第一金属层，在所述衬底的下表面制备第二金属层。
7.根据权利要求6所述的二极管芯片的制造方法，其特征在于，所述衬底为重掺杂的第一导电类型的衬底，所述第一导电类型的材料为N型导电材料，所述第二导电类型的材料为P型导电材料。
8.根据权利要求6所述的二极管芯片的制造方法，其特征在于，在所述第一沟槽的底部注入离子形成注入区的步骤中，第二导电类型的离子注入的剂量大于1E15，能量为60KeV～200KeV。
9.根据权利要求6所述的二极管芯片的制造方法，其特征在于，所述衬底的掺杂浓度大于所述第一外延层的掺杂浓度；所述第二沟槽内填充的第一导电类型的材料的掺杂浓度大于所述第一外延层的掺杂浓度；所述第一沟槽和所述第三沟槽内填充的第二导电类型的材料的掺杂浓度大于所述第二外延层的掺杂浓度。
10.根据权利要求6所述的二极管芯片的制造方法，其特征在于，所述第一沟槽的宽度大于所述第二沟槽的宽度，所述注入区的深度小于所述第三沟槽的深度，所述第三沟槽的宽度小于所述注入区的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811168339.7A CN109273535A (zh) | 2018-10-08 | 2018-10-08 | 一种二极管芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811168339.7A CN109273535A (zh) | 2018-10-08 | 2018-10-08 | 一种二极管芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109273535A true CN109273535A (zh) | 2019-01-25 |
Family
ID=65195934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811168339.7A Withdrawn CN109273535A (zh) | 2018-10-08 | 2018-10-08 | 一种二极管芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109273535A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854061A (zh) * | 2019-11-26 | 2020-02-28 | 上海华力微电子有限公司 | 一种提高超浅隔离槽隔离效应的工艺方法 |
| CN111192826A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
-
2018
- 2018-10-08 CN CN201811168339.7A patent/CN109273535A/zh not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192826A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
| CN111192826B (zh) * | 2019-05-31 | 2023-05-26 | 深圳方正微电子有限公司 | 双势垒沟槽外延高压pin芯片及其制造方法 |
| CN110854061A (zh) * | 2019-11-26 | 2020-02-28 | 上海华力微电子有限公司 | 一种提高超浅隔离槽隔离效应的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106128946B (zh) | 半导体装置及半导体装置的制造方法 | |
| KR101981824B1 (ko) | 고전압-트렌치-접합-장벽-쇼트키 다이오드 | |
| CN102544114B (zh) | 一种积累型槽栅二极管 | |
| CN102473738B (zh) | 半导体装置 | |
| CN110352498A (zh) | 沟槽mos型肖特基二极管 | |
| CN106062966A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN107431087A (zh) | 半导体装置及其制造方法 | |
| US9929285B2 (en) | Super-junction schottky diode | |
| JP2010087510A (ja) | ロバスト半導体デバイス | |
| CN102867846A (zh) | 半导体器件 | |
| KR20130118306A (ko) | 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스 | |
| CN107359116B (zh) | 一种埋层外延超结二极管及其制作方法 | |
| CN102820225A (zh) | 具有扩散缓冲层的高压快速软恢复二极管的制造方法 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN110970485A (zh) | 载子注入控制快恢复二极管结构及制造方法 | |
| CN109273535A (zh) | 一种二极管芯片及其制造方法 | |
| JP2013541218A (ja) | ショットキーダイオードを備えた半導体装置 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN105206680A (zh) | 双向瞬态电压抑制二极管及其制造方法 | |
| CN104393055B (zh) | 一种具有浮岛结构的沟槽型二极管 | |
| US9252293B2 (en) | Trench field effect diodes and methods of manufacturing those diodes | |
| CN105762198B (zh) | 沟槽式快恢复二极管及其制备方法 | |
| CN106098799A (zh) | 一种积累型沟槽二极管 | |
| CN105957901B (zh) | 具有沟槽-肖特基-势垒-肖特基-二极管的半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190125 |