TWI536433B - 金氧半ｐ－ｎ接面二極體及其製作方法 - Google Patents

Description

金氧半P-N接面二極體及其製作方法

本發明係為一種金氧半P-N接面二極體及其製作方法，尤指以一製作方法以提供出一種可減少漏電流情形之金氧半P-N接面二極體。

蕭基二極體(Schottky Diode)是利用金屬對半導體接面形成蕭基接面(Schottky Contact)時之蕭基能障(Schottky Barrier)的屏蔽作用，以產生整流的效果，其特性和一般P-N二極體中由半導體對半導體接面產生的P-N接面類似，但效果不同。蕭基能障的特性使得蕭基二極體的導通電壓較低，並且可提高切換的速度。此外，蕭基二極體是一種以電子作為載子之單極性半導體元件；由於其電子由半導體穿過接面而傳導至另一側的金屬之過程係與N型及P型的電子電洞的結合無關，使得其元件可設置較小的面積。而於加入較低的正向偏置電壓(Forward Bias Voltage；V_f)時，便可有較大的順向電流與較短的反向回復時間(Reverse Recovery Time；t_rr)。

然而，蕭基二極體的缺點是其反向偏壓較低及反向漏電流偏大(與金屬功函數及半導體摻雜濃度所造成之蕭基能障有關)，尤其是使用矽或金屬等材料的蕭基二極體其反向漏電流會隨著溫度升高而變大。因此，鑑於蕭基二極體的缺點並綜合P-N二極體的特性，便有一種溝渠式之蕭基能障二極體或閘式二極體的架構之提出，其特徵在於藉由設置或填入相關的多晶矽或金屬之層面來夾止反向漏電流，使其元件的漏電能大幅降低。

舉例來說，在本國發明專利第I381455號「金氧半 P-N接面二極體結構及其製作方法」的揭示內容中提出了一種金氧半P-N接面二極體結構；如其第二圖及第三圖(a)~(q)所示，其結構主要包含了有基板、溝渠結構、閘極結構、側壁結構、金屬層及離子佈植區域等。其中溝渠結構形成於基板上方，閘極結構形成於溝渠結構內並突出於基板(為N型)的表面。此外，側壁結構突出於基板的表面並位於閘極結構之側，而金屬層形成於溝渠結構、閘極結構、側璧結構與離子佈植區域上。

於該專利中雖揭露了藉由該閘極結構和具有複數個深淺不同之區域的離子佈植層的結構設計，讓電流的傳導方向得以被調整，從而能夠減少反向漏電流，但其中的閘極結構主要是以等厚度的方式形成於溝渠結構內並突出於基板的表面。進一步來說，此種結構一定程度上而言仍舊容易在溝渠結構中或側壁結構附近產生寄生電容，進而可能會造成的漏電流情形，使得元件的性能下降。

本發明之目的在於提出一種金氧半P-N接面二極體及其製作方法。藉由其製作方法所完成的金氧半P-N接面二極體，其結構因能有效地減少所可能產生的寄生電容，進而能有效地降低可能的漏電流情形，使得元件的性能得以提升。

本發明係為一種金氧半P-N接面二極體製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板的部份表面上形成一第一介電層；於該半導體基板所露出的表面進行一第一離子佈植製程，而於該半導體基板中形成一第一離子佈植區域；於該半導體基板的部份表面上形成一第二介電層，該第二介電層係連接於該第一介電層，且該第二介電層之厚度係小於該第一介電層；於該第一介電層的部份表面和該第二介電層上形成一多晶矽層；於該半導體基板所露出的表面進行一第二離子佈植製程和一第三離子佈植製程，而於該半導體基板中形成一第二離子佈植區域和一第三離子佈植區域，該第三離子佈植區域係連接 於該第二離子佈植區域；於該第一介電層所露出的表面、該半導體基板所露出的表面和該多晶矽層上形成一金屬濺鍍層；以及對部份的該金屬濺鍍層和部份的該第一介電層進行蝕刻，以露出部份的該第一介電層。

本發明另一方面係為一種金氧半P-N接面二極體，其元件結構包含有：一半導體基板；一第一介電層，形成於該半導體基板的部份表面上，且部份的該第一介電層係呈現露出；一第一離子佈植區域，係以一第一離子佈植製程形成於該半導體基板中；一第二介電層，形成於該半導體基板的部份表面上，該第二介電層係連接於該第一介電層，且該第二介電層之厚度係小於該第一介電層；一多晶矽層，形成於該第一介電層的部份表面和該第二介電層上；一第二離子佈植區域，係以一第二離子佈植製程形成於該半導體基板中；一第三離子佈植區域，係以一第三離子佈植製程形成於該半導體基板中，該第三離子佈植區域係連接於該第二離子佈植區域；以及一金屬濺鍍層，形成於該第一介電層的部份表面、該半導體基板的部份表面和該多晶矽層上。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

100‧‧‧金氧半P-N接面二極體

10‧‧‧半導體基板

10a‧‧‧表面

101‧‧‧高掺雜濃度之矽基板

102‧‧‧低掺雜濃度之磊晶層

11‧‧‧第一離子佈植區域

12‧‧‧第二離子佈植區域

13‧‧‧第三離子佈植區域

14‧‧‧第四離子佈植區域

210‧‧‧第一氧化層

21、21’‧‧‧第一介電層

220‧‧‧第二氧化層

22‧‧‧第二介電層

230‧‧‧多晶矽結構

23‧‧‧多晶矽層

24、24’‧‧‧金屬濺鍍層

241、241’‧‧‧第一金屬層

242、242’‧‧‧第二金屬層

71、72‧‧‧硼離子

74‧‧‧砷離子

81‧‧‧第一光阻層

82‧‧‧第二光阻層

83‧‧‧第三光阻層

84‧‧‧第四光阻層

第1A圖至第1N圖，係為本發明之金氧半P-N接面二極體製作方法的製作流程示意圖。

現以一較佳實施例進行本發明所提出之金氧半P-N接面二極體及其製作方法的實施說明。請參閱第1A圖至第1N圖，係為本發明之金氧半P-N接面二極體製作方法的製作流程示意圖。如第1A圖所示，首先係先提供一半導體基板10；在此實施例中，該半導體基板10包含了有一高掺雜濃度(N+型)之矽基板101與一低掺雜濃度(N-型)之磊晶層102此兩部份，其中低掺雜濃度之磊晶層102係形成於高掺雜濃度之矽基板101之上，且其 低掺雜濃度之磊晶層102具有一定的厚度。

接著，則是要於該半導體基板10的部份表面(即該表面10a之部份)上形成一第一介電層21’(見第1C圖)。詳細來說，如第1A圖所示，係先於該半導體基板10的表面10a(也就是低掺雜濃度之磊晶層102的表面)上進行氧化，而形成一第一氧化層210。其次，如第1B圖所示，再於該第一氧化層210上形成具有一第一光阻圖案的一第一光阻層81，用以使該第一氧化層210蝕刻出該第一光阻圖案；也就是根據該第一光阻圖案對該第一氧化層210進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層210上，而形成如第1C圖所示的該第一介電層21’。當該第一介電層21’形成後，便移除該第一光阻層81。

下一階段，則是要於該半導體基板10中形成一第一離子佈植區域11(見第1F圖)。詳細來說，如第1D圖所示，係先於該半導體基板10的部份表面(即該表面10a之部份)和該第一介電層21’上形成具有一第二光阻圖案的一第二光阻層82；在此實施例中，該第二光阻圖案係為一種防護環(Guard Ring)之型式，並使得此時的該半導體基板10的部份表面呈現露出。其次，於該半導體基板10所露出的表面進行一第一離子佈植製程；也就是如第1E圖所示的根據該第二光阻圖案並利用硼離子(B+)進行佈植(Ion Implantation)；而所佈植的硼離子71係位於此時該半導體基板10所露出的表面的下方。

承上所述，如第1F圖所示，當該第一離子佈植製程完成後，便移除該第二光阻層82，並進行熱驅入(drive in)，而於該半導體基板10中形成具有一第一深度的該第一離子佈植區域11。藉由熱驅入之方式，能將所佈植的硼離子71於該半導體基板10中均勻散開，使得該第一離子佈植區域11的範圍能作橫向擴散；例如擴散至其周圍的部份該第一介電層21’的下方。在此實施例中，該第一離子佈植區域11係作為一種防護環層(Guard Ring layer)，該第一深度可視其磊晶層102的厚度而為一特定深度，且 整個區域係成為二極體中的P型傳導區域。

下一階段，則是要於該半導體基板10的部份表面上形成一第二介電層22，以及於該第一介電層21’的部份表面和該第二介電層22上形成一多晶矽層23(見第1I圖)。詳細來說，如第1G圖所示，係先於該半導體基板10所露出的表面上形成一第二氧化層220，該第二氧化層220係連接於該第一介電層21’。其次，於該第一介電層21’和該第二氧化層220上形成一多晶矽結構(Polysilicon)230；在此實施例中，該多晶矽結構230可掺雜適當的砷離子或磷離子，並能以化學氣相沉積(CVD)方式整層地形成於該第一介電層21’和該第二氧化層220上。

承上所述，如第1H圖所示，進一步於該多晶矽結構230的部份表面上形成具有一第三光阻圖案的一第三光阻層83，用以使該多晶矽結構230和該第二氧化層220蝕刻出該第三光阻圖案；也就是根據該第三光阻圖案對該多晶矽結構230和該第二氧化層220進行蝕刻，以將該第三光阻圖案轉移至該多晶矽結構230和該第二氧化層220上，而分別形成如第1I圖所示的該多晶矽層23和該第二介電層22。換言之，該第三光阻圖案即對應所形成的該第二介電層22和該多晶矽層23的範圍。

其中主要的特徵在於，當該第二介電層22和該多晶矽層23形成後，該半導體基板10的部份表面呈現露出；另一方面，該第二介電層22係連接於該第一介電層21’，且該第二介電層22之厚度係小於該第一介電層21’。具體來說，該第一介電層21’於設計上所具有的厚度可約為6000Å，而該第二介電層22於設計上所具有的厚度可約為60~80Å。於位置之對應關係上，該第二介電層22係皆位於該多晶矽層23的下方，且部份的該第二介電層22係位於該第一離子佈植區域11和一第三離子佈植區域13(見第1K圖)的上方。此外，該第二介電層22和該多晶矽層23的組合，即可視為一閘極層(gate layer)。

下一階段，則是要於該半導體基板10中形成一第二 離子佈植區域12、一第三離子佈植區域13和一第四離子佈植區域14(見第1K圖)。詳細來說，如第1J圖所示，係繼續藉由該第三光阻層83而於該半導體基板10所露出的表面進行一第二離子佈植製程；也就是如第1J圖所示的根據該第三光阻圖案並利用硼離子(B+)進行佈植(Ion Implantation)；並於該第二離子佈植製程後，再進行另一離子佈植製程並利用砷離子(As+)進行佈植(Ion Implantation)；而所佈植的硼離子72與砷離子74係位於此時該半導體基板10所露出的表面的下方，且其中砷離子74係位於相對硼離子72較淺的位置。在此實施例中，由於該第三光阻圖案的型式，使得部份的硼離子72與砷離子74係位於該第一離子佈植區域11中。

承上所述，如第1K圖所示，當其中的硼離子72與砷離子74佈植完成後，便移除該第三光阻層83。然後，進行一第三離子佈植製程，也就是根據該第二介電層22的位置再利用硼離子(B+)進行佈植。進一步來說，在未有任何光阻層的遮蔽下，再次的硼離子佈植係能直接衝擊位於該半導體基板10的表面上方的該多晶矽層23；同時，由於該第二介電層22和該多晶矽層23的厚度相對較薄，使得此時的硼離子能穿透過去而佈植於該半導體基板10中(也就是該第二介電層22的下方)，並能連接上述已完成佈植的硼離子72。

接著，如第1K圖所示，進行快速熱退火(RTA)，而分別於該半導體基板10中將上述之硼離子72形成具有一第二深度的該第二離子佈植區域12，並將上述之砷離子74形成具有一第四深度的該第四離子佈植區域14，以及將上述第三離子佈植製程的硼離子形成具有一第三深度的該第三離子佈植區域13。類似地，藉由快速熱退火之方式，能將所佈植的相關硼離子、砷離子於該半導體基板10中均勻散開。其中相較於該半導體基板10的表面10a，該第二深度較該第四深度來得深，該第三深度則可介於該第二深度與該第四深度。上述之第一深度則為最深，而砷離 子74所形成的該第四深度係為最淺。

在此實施例中，該第三離子佈植區域13係連接於該第二離子佈植區域12，該第三離子佈植區域13係位於該第二介電層22的下方，且該第四離子佈植區域14係位於該第二離子佈植區域12中。部份的該第二、第三、第四離子佈植區域12、13、14係位於該第一離子佈植區域11中。進一步來說，所形成的該第二離子佈植區域12、該第三離子佈植區域13係皆成為二極體中的P型傳導區域。

就其他的實施方式來說，亦可不形成該第四離子佈植區域14；也就是在該第二離子佈植製程後的另一離子佈植製程可以被省略，不需要進行砷離子(As+)的佈植，而僅需進行硼離子(B+)的佈植，並依序形成該第二離子佈植區域12和該第三離子佈植區域13即可。

下一階段，則是要於該第一介電層21’所露出的表面、該半導體基板10所露出的表面和該多晶矽層23上形成一金屬濺鍍層24’(見第1M圖)。詳細來說，如第1L圖所示，係先於該第一介電層21’所露出的表面、該半導體基板10所露出的表面和該多晶矽層23上進行金屬濺鍍(Metal Sputtering)，而形成一第一金屬層241’。在此實施例中，該第一金屬層241’係以鈦金屬(Ti)或氮化鈦(TiN)之材質所構成的薄膜所完成。

其次，進行快速熱退火(RTA)，以修正部份的該第一金屬層241’。在此實施例中，此部份主要是在於藉由快速熱退火之方式，能將所形成的該第一金屬層241’、特別是和該半導體基板10的表面10a相互接觸的部份達到更緊密地結合，使得上層的金屬和下方的半導體材質能產生較佳的傳導效果；例如可於其結合的表面附近形成矽化鈦(TiSix)之層面或結構。

接著，如第1M圖所示，於該第一金屬層241’上進行金屬濺鍍，而形成一第二金屬層242’；該第二金屬層242’係為對該第一金屬層241’作整層地覆蓋。該第一金屬層241’和該第二 金屬層242’係構成該金屬濺鍍層24’(此為未作蝕刻前的結構)。在此實施例中，該第二金屬層242’係為鋁、矽、銅(Al/Si/Cu)之合金。是故，該金屬濺鍍層24’(特別是指第一金屬層241’)與該半導體基板10(特別是指磊晶層102)之表面10a相接觸時，便能形成蕭基接面或蕭基能障(Schottky Barrier)。進一步來說，所形成的蕭基能障的一部份係位於該第一離子佈植區域11上。

下一階段，再對部份的該金屬濺鍍層24’和部份的該第一介電層21’進行蝕刻，以露出部份的該第一介電層21(見第1N圖)。詳細來說，如第1M圖所示，係先於該金屬濺鍍層24’的部份表面上形成具有一第四光阻圖案的一第四光阻層84，進而便根據該第四光阻圖案對部份的該金屬濺鍍層24’和部份的該第一介電層21’進行蝕刻，並於蝕刻後移除該第四光阻層84，而分別形成如第1N圖所示的一金屬濺鍍層24(由一第一金屬層241和一第二金屬層242所構成)和一第一介電層21；也就是能將部份的該第一介電層21呈現露出。

之後，可再進行熱融合(Sintering)，以加強蝕刻後的該金屬濺鍍層24於其整體結構上之密合程度。

是故，第1N圖中所示的結果便為利用本發明所提出的金氧半P-N接面二極體製作方法所完成的一金氧半P-N接面二極體100。如該圖所示可知，其結構包含有：一半導體基板10、一第一介電層21、一第一離子佈植區域11、一第二介電層22、一多晶矽層23、一第二離子佈植區域12、一第三離子佈植區域13、一第四離子佈植區域14以及一金屬濺鍍層24。

其中該第一介電層21形成於該半導體基板10的部份表面(即該表面10a之部份)上，且部份的該第一介電層21係呈現露出。該第一離子佈植區域11係利用硼離子進行佈植並進行熱驅入而形成於該半導體基板10中。該第二介電層22形成於該半導體基板10的部份表面上，該第二介電層22係連接於該第一介電層21，且該第二介電層22之厚度係小於該第一介電層21。該 多晶矽層23形成於該第一介電層21的部份表面和該第二介電層22上。該金屬濺鍍層24形成於該第一介電層21的部份表面、該半導體基板10的部份表面和該多晶矽層23上。

承上所述，該第二離子佈植區域12、該第三離子佈植區域13和該第四離子佈植區域14係利用硼離子或砷離子進行佈植並進行快速熱退火而分別形成於該半導體基板10中。該第三離子佈植區域13係連接於該第二離子佈植區域12，該第三離子佈植區域13係位於該第二介電層22的下方，且部份的該第二離子佈植區域12和部份的該第三離子佈植區域13係位於該第一離子佈植區域11中。該第四離子佈植區域14係位於該第二離子佈植區域12中，且部份的該第四離子佈植區域14係位於該第一離子佈植區域11中。各離子佈植區域係各具有對應的深度。

綜上所述，利用本發明所述之製作方法所完成的金氧半P-N接面二極體，除了設置有可作為防護環層(Guard Ring layer)之離子佈植區域之外，其他相關的離子佈植區域則各自具有不同的深度與形成位置，從而能有效地調整電流的傳導方向並可減少漏電流情形。再者，本發明的第一介電層和第二介電層係具有不同的厚度，且該第一介電層係遠厚於該第二介電層；因此，相對於先前技術而言，本發明的結構所產生的寄生電容的程度會比較少，進而能更進一步地降低可能的漏電流情形，使得元件的性能得以提升。

如此一來，本發明所提出之金氧半P-N接面二極體及其製作方法已能有效地解決先前技術所述之相關缺失，進而成功地達成了本案發展之主要目的。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧金氧半P-N接面二極體

10‧‧‧半導體基板

10a‧‧‧表面

101‧‧‧高掺雜濃度之矽基板

102‧‧‧低掺雜濃度之磊晶層

11‧‧‧第一離子佈植區域

12‧‧‧第二離子佈植區域

13‧‧‧第三離子佈植區域

14‧‧‧第四離子佈植區域

21‧‧‧第一介電層

22‧‧‧第二介電層

23‧‧‧多晶矽層

24‧‧‧金屬濺鍍層

241‧‧‧第一金屬層

242‧‧‧第二金屬層

Claims (16)

1. 一種金氧半P-N接面二極體製作方法，該方法包含下列步驟：提供一半導體基板；於該半導體基板的部份表面上形成一第一介電層；於該半導體基板所露出的表面進行一第一離子佈植製程，而於該半導體基板中形成一第一離子佈植區域；於該半導體基板的部份表面上形成一第二介電層，該第二介電層係連接於該第一介電層，且該第二介電層之厚度係小於該第一介電層；於該第一介電層的部份表面和該第二介電層上形成一多晶矽層；於該半導體基板所露出的表面進行一第二離子佈植製程和一第三離子佈植製程，而於該半導體基板中形成一第二離子佈植區域和一第三離子佈植區域，該第三離子佈植區域係連接於該第二離子佈植區域；於該第一介電層所露出的表面、該半導體基板所露出的表面和該多晶矽層上形成一金屬濺鍍層；以及對部份的該金屬濺鍍層和部份的該第一介電層進行蝕刻，以露出部份的該第一介電層；其中該多晶矽層係覆蓋該第一介電層的頂面；其中該第三離子佈植區域係位於該第二介電層的下方，且部份的該第二離子佈植區域和部份的該第三離子佈植區域係位於該第一離子佈植區域中。
2. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該半導體基板包含一高掺雜濃度(N+型)之矽基板與一低掺雜濃度(N-型)之磊晶層。
3. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作 方法，其中該方法包含下列步驟：於該半導體基板的表面上形成一第一氧化層；於該第一氧化層上形成具有一第一光阻圖案的一第一光阻層；根據該第一光阻圖案對該第一氧化層進行蝕刻，以將該第一光阻圖案轉移至該第一氧化層上而形成該第一介電層；以及移除該第一光阻層。
4. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該半導體基板的部份表面和該第一介電層上形成具有一第二光阻圖案的一第二光阻層；根據該第二光阻圖案並利用硼離子進行佈植；以及移除該第二光阻層，並進行熱驅入(drive in)，而於該半導體基板中形成具有一第一深度的該第一離子佈植區域。
5. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該半導體基板所露出的表面上形成一第二氧化層，該第二氧化層係連接於該第一介電層；於該第一介電層和該第二氧化層上形成一多晶矽結構；於該多晶矽結構的部份表面上形成具有一第三光阻圖案的一第三光阻層；以及根據該第三光阻圖案對該多晶矽結構和該第二氧化層進行蝕刻，以將該第三光阻圖案轉移至該多晶矽結構和該第二氧化層上而分別形成該多晶矽層和該第二介電層。
6. 如申請專利範圍第5項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：根據該第三光阻圖案並利用硼離子進行佈植； 移除該第三光阻層，並根據該第二介電層的位置再利用硼離子進行佈植；以及進行快速熱退火(RTA)，而分別於該半導體基板中形成具有一第二深度的該第二離子佈植區域和具有一第三深度的該第三離子佈植區域。
7. 如申請專利範圍第6項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：根據該第三光阻圖案並利用砷離子進行佈植；以及移除該第三光阻層，並進行快速熱退火(RTA)，而於該半導體基板中形成具有一第四深度的一第四離子佈植區域；其中該第四離子佈植區域係位於該第二離子佈植區域中，且部份的該第四離子佈植區域係位於該第一離子佈植區域中。
8. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該第一介電層所露出的表面、該半導體基板所露出的表面和該多晶矽層上進行金屬濺鍍，而形成一第一金屬層；進行快速熱退火(RTA)，以修正部份的該第一金屬層；以及於該第一金屬層上進行金屬濺鍍，而形成一第二金屬層，其中該第一金屬層和該第二金屬層係構成該金屬濺鍍層。
9. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：於該金屬濺鍍層的部份表面上形成具有一第四光阻圖案的一第四光阻層；根據該第四光阻圖案對部份的該金屬濺鍍層和部份的該第一介電層進行蝕刻，以露出部份的該第一介電層；以及 移除該第四光阻層。
10. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該方法包含下列步驟：進行熱融合(Sintering)，以加強蝕刻後的該金屬濺鍍層之密合。
11. 一種金氧半P-N接面二極體，包含有：一半導體基板；一第一介電層，形成於該半導體基板的部份表面上，且部份的該第一介電層係呈現露出；一第一離子佈植區域，係以一第一離子佈植製程形成於該半導體基板中；一第二介電層，形成於該半導體基板的部份表面上，該第二介電層係連接於該第一介電層，且該第二介電層之厚度係小於該第一介電層；一多晶矽層，形成於該第一介電層的部份表面和該第二介電層上；一第二離子佈植區域，係以一第二離子佈植製程形成於該半導體基板中；一第三離子佈植區域，係以一第三離子佈植製程形成於該半導體基板中，該第三離子佈植區域係連接於該第二離子佈植區域；以及一金屬濺鍍層，形成於該第一介電層的部份表面、該半導體基板的部份表面和該多晶矽層上；其中該多晶矽層係覆蓋該第一介電層的頂面；其中該第三離子佈植區域係位於該第二介電層的下方，且部份的該第二離子佈植區域和部份的該第三離子佈植區域係位於該第一離子佈植區域中。
12. 如申請專利範圍第11項所述之金氧半P-N接面二極體， 其中該半導體基板包含一高掺雜濃度(N+型)之矽基板與一低掺雜濃度(N-型)之磊晶層。
13. 如申請專利範圍第11項所述之金氧半P-N接面二極體，其中該第一離子佈植製程係利用硼離子進行佈植並進行熱驅入，而該第一離子佈植區域具有一第一深度。
14. 如申請專利範圍第11項所述之金氧半P-N接面二極體，其中該第二、第三離子佈植製程係利用硼離子進行佈植並進行快速熱退火，而該第二離子佈植區域具有一第二深度，該第三離子佈植區域具有一第三深度。
15. 如申請專利範圍第14項所述之金氧半P-N接面二極體，更包含有一第四離子佈植區域，其中於該第二離子佈植製程後係更進行另一離子佈植製程而利用砷離子進行佈植並進行快速熱退火，而於該半導體基板中形成具有一第四深度的該第四離子佈植區域；該第四離子佈植區域係位於該第二離子佈植區域中，且部份的該第四離子佈植區域係位於該第一離子佈植區域中。
16. 如申請專利範圍第11項所述之金氧半P-N接面二極體，其中該金屬濺鍍層包含有：一第一金屬層，形成於該第一介電層的部份表面、該半導體基板的部份表面和該多晶矽層上；以及一第二金屬層，形成於該第一金屬層上；其中該第一金屬層係以鈦金屬或氮化鈦所完成，而該第二金屬層係為鋁、矽、銅之合金。