TW199237B - - Google Patents
Download PDFInfo
- Publication number
- TW199237B TW199237B TW080104204A TW80104204A TW199237B TW 199237 B TW199237 B TW 199237B TW 080104204 A TW080104204 A TW 080104204A TW 80104204 A TW80104204 A TW 80104204A TW 199237 B TW199237 B TW 199237B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- billion
- crystal
- gate
- case
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Description
經濟部中央標準局員工消費合作杜印製 1992 ·> A6 B6 -------- 五、發明说明(1 ) 依照專利申請範園第1項,本發明是有鼷一種具有自 自放大動態MOS電晶朦記億穴(aeaory cel.l)的安排。 >種逭類型的自動放大動態M0S霉晶鼸記億穴的安棑 從己出販的具有"用在VLS I記接驩的新動態RAH穴"名 肖 By T. TSUCHIYA和 ITSUMI, IEEE ELECTRON DEVICE LETTERS. VOL, EDL-3, HO.1, JANUARY 1982(Ρ·7到 10) gt己熱知,這®新的動態RAM穴包含一記憶穴有兩條寫 線和一條讀線是由一 _M0S場效電晶醱,一傾M0S霄容 g及一餹節黏場效Φ晶暖(H0DE-FET)。 本發明是基於詳細説明一種具有自動放大動態M0S電 晶艚記億穴之安排如最初所指明的類型,容易建造容 許較短存取時間,對2質黏的衝擊靈敏度低等的目的, 尤其是,它的穴的幾何形狀可以比例減小,而不會明顯 的減少可讀出到位元線上霣荷的量。依照本發明,此目 的可以由専利範園第1項的特撖部分所指定逢成。 本發明可以達到的優黏特別是依照本發明所述的自動 放大動態M0S霣晶龌記镱穴的安排的案例,因為其在相 等面稹條件下的高霣容值及其低漏霣損失,較好的轚荷 /儲存比率是較最初例箱記憶穴案例有可能連到。進一 步的優點是M0S電晶體較節點場效霣晶體容易生産,及 由於對ot射線(SIC)的低靈敏度而有的軟讀差率,結果 是較穴面積有較小的靈敏的表面。 申請專利範圍第2到8項是根據本發明的一種具有自 - 3 - 本纸張尺;?谪用中國國家標準(CMS)甲4規格(210x297公發) (請先閩讀背面之注意事項再填寫本頁) •裝. •訂· .線· A6 B6 經濟部中央標準局員工消費合作杜印製 五、發明説明(2 ) 動放大動態MOS電晶龌記憶穴之安排的較佳具體結構。 本發明在以下本文中參照圖式將說明深更詳細。 第1画顯示兩鄰接的MOS電晶體記億穴在一依照本發 明電晶體有平面結構的記憶穴排列内的截面表示圖,在 每一値狀況都有一 η+ η接面作為一電壓相依霉阻, 第2圖顯示一 HOS電晶體記億穴在一依照本發明有平 面設計電晶體記億穴排到情況的截面表示圈,此平面設 有一肖特基二極體作為電壓相依電阻, 第3 _顯示一記憶穴排列的MOS電晶龌記憶穴,依照 本發明有平面設計電晶體的截面表示圈其η接面作為 電壓相依電阻, 第4圖顯示一記億穴排列的MOS電晶體記億穴,依照 本發明有一平面選擇轚晶體及一溝型記億電晶體的載面 表示圖, 第5圖顯示一記億穴抹列的MOS霣晶醴記億穴,依照 本發明有一選擇電晶釀及一溝型的記億電晶鼸的截面表 示圖, 第6圖顯示一依照本發明的記億穴排列的MOS霣晶睡 記億穴的等效電路, 第7圖顯示一圏解用來説明當資訊項目寫入依照本發 明的記億穴排列時的瞬間電壓反應, 第8圖顯示一圖解用來説明從一依照本發明記億穴排 列的MOS電晶體記億穴讓出資訊項目時的瞬間電流及® -4- (請先聞讀背面之注意事項再填寫本頁) •裝. .訂. •線· 本紙張尺度適用中國國家標準(CNSVF4規格(210x297公贽) 19923? A6 B6 五、發明説明(3 ) 壓反應。 第1圖的截面表示圖顯示一依照本發明的兩鄰接M 0S 電晶體Ζ和Ζ'的較佳具體結構。其電壓Ζ和厂穴有一含 P雜質的襯底PSUB,此襯底比如會含有矽和區域是在參 考電壓。從襯底PSUB的0表面加人這襯底PSUB的是: 摻 雜η1 的 吸 極區 域D和D ’ ,摻雜η I的吸- 1源極區 域DS和 DS ’及摻雜 η + 的源極匾域 S ,此區 域S為 記 億穴Ζ和Ζ ’ 兩 者 所 共 有 〇 這 共源 區域S是連 接 到一 位元 線 BL 也 是 為 記 億六Z 和 Ζ ’所 共有 既然 記 億 穴 Ζ和 Ζ,是 兀 金對 稱.下面有蘭Z 的說明 同 樣適用在ζ « 〇 源棰 區域 S 是為 記億穴Z 和Ζ ’所 共有, 吸 -源極 區域 {請先閱讀背面之注竞事項再瑱寫本頁) 經濟部中央標準局員工消費合作杜印製 DS及襯底PSUB.位置在S和DS兩匾域之間,與閘棰電棰 GAT在一起,此閘極是摻雜的,與襯底PSUB以一薄 閘氣化層GOX相隔離,形成一選擇電晶體AT。吸-源極 匾域DS代表萑擇電晶體AT的吸極,同時形成記億霣晶體 ST的源棰區域。記憶電晶體ST是由吸-源極匾域DS,吸 極區域D及一襯底PSUB形成,位在造些區域之間,與一 控制霄晶體ST的閘棰在一起,ST是摻雜n+ ,是與襯底 PSUB間隔一層閛氣化薄膜GOX。吸棰區域D是與供給電 壓線V以導電方式連接,而選擇霣晶體AT的閘極是與一 宇元線η以導電方式連接。控制電晶體ST的閘® GST及 吸-源區域DS共同相互接觸形成一 η+ η接面1 。 第2圖顯示一依照本發明有平面設計的電晶體記億穴 排列的較佳具體結構記億穴Ζ ,在這情況下的記億穴與 -5- .線· 本紙張尺度適用中國國家標準(CNSH74規格(210x297公釐) 19923? A6 B6 經濟部中央標準局員工消費合作杜印製 五、發明説明(4 ) 第一圖中所示的記億穴不同點在於記憶電晶體的閘電棰 GST是靠著尚特基接面Z的幫肋接到吸-源極區域DS。 在這例子中尚待基接面Z是由摻雜n+閘霣棰GST和一金 颶膜Μ形成。 在第3鼷中,像在第1和第2圈,顯示一傾依照本發 明的有平面設計的®晶體記億穴排列的一種MOS II晶體 記億穴的具體結構,在其中一種複晶的或複晶矽化物的 η+閘棰GST衝擊Ρ+區域而形一 _以η+ Ρ+接面3的霄 壓相依電阻。一 β適當的高摻雜的P+ r»+接面因此在源 -吸棰匾域DS産生一電阻性接黠。 如第4圖所示,一傾更好的依照本發明的MOS霉晶體 記億穴排列的具體結携,記憶穴有一平面設計的選擇霣 晶體AT及一溝型的記億霄晶龌ST。在這值例中,接雜η 的襯底上有一摻雜Ρ的匾域PG,是在參考霣壓,在其上 表面0加入摻雜η的吸-源匾域DS及-摻雜源極匾域S 。如第1圏中所示的例子,一鳊平面選擇霣晶體AT是由 一偏摻雜η的吸-源匾域DS, —催共同摻雜源極匾域S 及一摻雜的Ρ匾域形成,位在逭些匾域的中間,與一 S 擇霄晶體AT的閘罨極GAT —起,閘棰是摻雜輿襯底 HSUB以一薄閘氣化層GOX相隔離,源極S是接連到一位 元線BL,而選擇電晶醱AT的閘極GAT是連接到一字元線 WL。在襯底KSUB上蝕刻一溝T較摻雜p區域PG為深,在 此例子中,摻雜η襯底NSUB是接到供給電壓線,因此 -6 - 一請先閱讀背面之注意事項再填寫本页) •裴· .訂· •線· 經濟部中央標準局員工消費合作杜印製 19928'? A6 B6 五、發明說明(5 ) 只有位元線BL和字元線WL排列成一陣列,在晶的表面上 用來輿穴相接觸.控制霄晶體ST的大部分是摻雜n+的 蘭極GST是放置在溝T中,閛極匾域GST由一薄蘭氣化 層GOX與襯底NSUB相隔離,溝T也鍍有GOX層。在鍍有 EOX的溝中.為了加大S容C ,在記億電晶體ST的閛極 ,那裡有電力傳導匾域P1 (陽極 > 包括.例如,複晶矽, 是輿閘極區域GST以一中間氣化靥ZOX相隔離,且是在 V /2電S。控制電晶體ST的閘極GST及吸-源區域DS是 DD 相互接觸因此形一 η+ η接面2a。 在較佳的具體結構,如第5圖中所示,一值依照本發 明的記億穴排列的MOS電晶體記億穴,選擇電晶體AT及 控制電晶醴ST兩者皆是以溝型做成。為了這目的,一鏑 摻雜η+共同源極區域S和一傾摻雜η+吸極匾域D皆是 表面0進入摻雜Ρ的襯底PSUB並毎一個例子都延伸到溝 Τ的 邊緣。一傾摻雜η的吸-源匾域DS是直接安置在 溝Τ的底下,並塗有一薄閘氣化層GOX除此以外一個η+ η 接面lb在記億霣晶龌的閛極GST和吸-源極匾域DS之間, 安置在塗有薄閘氣化靥的溝T中還有選擇電晶體AT的閘 極GAT,中輿閘電極GST相隔離。選擇霣晶體AT的蘭電極 GAT是接到一宇元線WL.像記億ϋ晶體ST的閘極GST是由 一中間氣化層ΖΟΧ在潸裡面從溝《充物複晶矽PF隔離。 摻雜η+的吸極區域D是接到供給電颸線V而摻離η+的 共同源槿匾域S是接到一位元線BL。 -7- {請先閱讀背面之注意事項再填寫本頁) .裝· .打. .線. 本纸張尺冷谪用中1¾國家標準(XNS) 4規格(2 ] Ο X 297公犛) 19923? A6 B6 經濟部中央標準局員工消費合作杜印製 五、發明説明(6 ) 所有接面1到3以及電晶體各類型如平面/平面,平 面/溝型,溝/平面及溝/溝等的組合皆可生産。為了代 表這些\在第一到第三圖中接面1到3僅顯示同接點與 一平面/平面電晶體型,在第四和第五圖中僅顯示接面1 (la,lb)在同接點與一平面/溝型電晶體及一溝/溝型轚 晶體。 一餹依照本發明有記億穴安排的MOS霣晶體記憶體的 等效電路圖如第6圖所示,元件只有次要性或是寄生效 應所産生的皆以串聯的短制線表示。在參考電壓和位 元線BL之間有一位元線電壓Un(Sic),選擇電晶體AT的 源棰是接到一位元線BL可使位元線霣流丨B可以流到位元 線BL。在參考電壓和宇元線WL之間有一宇元線電壓Uy而 選擇電晶醱AT的閘極是以電力傳導方式連接到宇元線VL 。萑擇電晶醱的吸極和記億電晶體ST的源極有一共同吸 -源極接點DSK,此DSK經由一電懕相依電粗VR接到記億 電晶龌的闊極.VR是包含一霣阻R及一二棰體Ci相並聯 ,記億霣晶體ST的閛極對參考霄壓有一閘霣容C及在供
G 給電壓線V和參考霣壓間有一霣壓+ VDD。 除閘電容以外,另有電容czl,輿閘電容k並聯可以 由陽棰P1産生如第4圆所示。在第4匾中既是襯底NSUB 是接到供給電壓vDD,在造種情況必需要待別注意另一 外加電容(^2在供給電壓線V和記億電晶體ST的閘極之 間。 本紙張尺;Ϊ適用中國國家標準(CNS)甲4規格(2 ] Ο X 297公贽) (請先閱讀背面之注意事項再瑱寫本頁) .裝· •線· 19923? A6 B6 經濟部中央標準局員工消費合作杜印毅 五、發明説明(7 ) 在摻雜η的吸-源極區域DS和相鄰摻雜p的PSUB或PG間 的接面代表一餾逆编壓寄生二棰體Di ,經過它漏電流 pn 流動。在一種情況當一個”邏輯1”被儲存,這可以由 漏電流流到灌擇電晶醱AT達成,與流經二棰鱅Di 以 pn 的漏電流—起,相笛於記億電晶龌ST的次臨介電流 ίτ。如是這種情況,在記億霣晶體ST的閛極有電容C, 此電容不能經由電壓相依霄胆VR放電到吸-源接點DSK, 而”邏輯1”保留一較長時期。在"邏輯0”儲蓄情況,記億 電晶體ST的操作點是位在次瞳介區域内。次臨介電流ίτ 將共同吸-源接點dsk電壓提升一些,直到由於較高漏電 流i U和ί U達到一平衡點。 對讀進"邐輯1”(高),如第7圏所示,一條位元線電 壓%和一條宇元線電壓Uw經定在一時段到1:2内有 UBL· UWL(高,及侮^UBH,UWH (低在其他時間。 只要遵擇電晶體AT是由一宇元線電壓UW = UWH(高)接通, 則兩所加的位元線電壓ΙΙβΗ (高)及位元線電壓UBIj (低)皆 讀進M0S電晶®記億穴。為避免位元線電壓!^ =UBIj (低) 再一次依靠部分M0S電晶體記億穴辟電.而”邏輯1”(高) 己寫進記億穴,在某時間黏之後,選擇電晶應在時 間點t2之前已經變成中斷(BLOCKING),因為一字元線 電壓Uw = UWIi(sic)(低)。當讀進一個”邏輯1”(高),選擇 電晶體一經接通(SWITCHED-THROUGH),位元線電壓11。 = ϋβΗ (高)加到吸-源接點DSK,充電電容器C,在記億電 -9- (請先閑讀背面之注意事項再填寫本頁) .裴. •訂· 參 本紙張尺度適用中國國家標準(CNS)甲4規格(2】0χ297公烚) A6 B6 19923? 五、發明説明(8 ) 晶體ST的閘極有效應,經由前向偏壓電在相依電阻VR到 位元線電壓UB = UBH(高)。在這例中,電壓相依電阻(VR) 有一低電阻值在10ΚΩ左右。 當讀進一 ”遍輯0”(低),選擇電晶膜AT —經接通,位 元線霉ΚυΒ = ϋ^ (低)也加到吸-源極接鲇DSK,結果是在 記億電晶體st閘極有效應的電容c充電到電壓ιιΒΗ,經 由逆向電壓相依電阻VR以時間常數T = R*C放電到llBIj。在 這種情況.逆向儸壓電®相依電阻Ο有高電阻值R ,大 約在百萬歃姆範圍。電容在此情況是在fF範圃。要使在 記億電晶體的閘極有效應電容C金部放電,選擇電晶體 AT必需接通幾個時間常數T的時間。 對謓出,字元線電鼷Uw如第8圖所示被加上,假定Uw = uWH (高)值在一時段t3到t4内,假設(低)在其 他時間。在時段1:3到14内選擇電晶體AT,被1^觸發, 而接通,位元線BL因此接到吸-源接點DSK。如電容C, 在記億電晶體ST的閘有效應,充電到ϋΒΗ (高)且位元線 ϋ·ϋΒ = ϋΒΙι (低),則位元線電流iB,也在第8圖中表示 ,流通到位元線BL,瞬間位元線電流1的下降斜度主要 是由時間常數T = R * C及ί的時間整數代表當讀出”運輯1 ” Β (高)可得到的充電荷Q。瞬間電流流經記億電晶體S Τ而 因此也有瞬間位元線電流(sic)由閘極電壓對記億電晶 體的源極電壓而言延遲時間而産生的,結果是,發生閘 -源極電壓大於記搶電晶體ST的臨介電壓,電荷Q包含 -1 0- {請先聞讀背面之注意事項再填寫本頁) •装. 經濟部中央標準局,員工消費合作杜印製 .綠. 19923'? A6 B6 五、發明説明(9 ) 在記億電晶體的閘極有效力的電容器C的電荷及記憶電 晶體的從吸極電流所引起的電荷,後者較前者大好幾倍 。假如Q電荷量有足夠的大,與一規定的位元電容一個 電壓脈衝可以在位元線BL上被檢测到是"邏輯1”。 假如根據本發明的排列有MOS甭晶驩記億穴缩減到較 小穴形狀.溝道窠度及長度也減少大約同樣範園,這結 果並不改變通到記億電晶鼸的電流。時間常數T = R*C也 保持大致不變,因為電阻R增加到與電容C減小同樣的 尺度。因為吸搔電流及時間常數T大致保持常數,故可 用電荷Q大致也不受尺寸縮減的影雄。 在上面的具醴結構中,位元線電壓Ud=Ud„(高)相當於 B BW "通輯1”,位元線電在ϋ =ϋ (低)也可能指定為”邏輯1” B BL 以同樣相當的方法。 依照本發明穴的安排可以用η溝道技術如圖所示,但 也可以用Ρ溝道技術。為了達到此目的,所有霄導型摻 雜區域必需從Ρ改變到η或是反遇來也是一樣,·且電壓 的極性也必需改變。 (請先閲讀背面之注老事項再填寫本頁) .裝. •訂. 經濟部中央標準局員工消費合作杜印製 綠· -11- 本紙张尺;?谪ffl中闽阈玄標準(CNS)甲Ί規格(2 ] Ο X 2ί)7公犛)
Claims (1)
19923? ABCD 六、申請專利範園 1. 一種具有自動放動態MOS II晶體記憶穴之安排,其特 擞為具有許多MOS霣晶醱記億穴,皆以霣傳導方式在 每一齒例子都只接到一條位元線,一值遘擇霣晶體, 其閘極以電傅導方式接到一條宇元線,而每一®例子 有一記億電晶體,在其閘棰有一電容可有效以電荷型 式儲存資料項目,特性為在毎一情況只有一餹MOS霣 晶體記億穴是以霣傳導方式接到僅只一條位元線(BL) 及僅一條字元線(WL),而在每一例子中選擇電晶體 (AT)及記億電晶體(ST)兩者皆含有一鍤MOS霣晶體。 2. 如申請專利範圍第1項之具有自動放大動態MOS電晶 體記億穴之安排,其中其特性在宇位線(WL>是在毎一 情況以霣傳導方式接到萑擇電晶醱(AT)的第一接法, 而這第一接法是選擇電晶體(AT)的閘極連接,遘擇電 晶體UT)的第二接法是以霣力傳導方式毎次接到位元 線(BL),在每一情況S擇電晶體(AT)的第三接法和記 億電晶體(ST)的第一接法形成一共同吸-源棰接酤(DSK) ,在每一情況記億霣晶體(ST)的第二接法是以電傳導 方式接到供給電壓(vDD)而第三接法代表記億霣晶臞 (ST)的閘極連接,而在此毎一情況一悔電壓相依電阻 (VR)連接共同吸-源極接黏(DSK)到記憶霄晶體(ST)和 一有效電容(C),而使在電容(C)充電時有低電阻值及 電容(C)放電時有高電阻值(R)。 3. 如申諳專利範圍第1項之具有自動放大動態MOS電晶 -12- (請先閲讀背面之注意事項再Ϊ本頁) .訂· •線· 甲 4 (210X297公釐) ? 3' 2 9 9 .1- ABCD 六、申請專利範園 體記億穴之安排,其中其特性在毎一情況電壓相依電 阻(VR)是由記億霉晶齷(ST)的閘極電棰(GST)和兩傾 轚晶醱(AT,ST)的共同吸-源棰區域(DS)形成,而皆含 有同樣電導性半導龌材料,但記億電晶體(ST>的閘極 電極(GST)較吸-源極匾域(DS)的摻雜密度要高。 4. 如申請專利範圃第2項之具有自動放大動態MOS鼋晶 體記億穴之安排,其中其待性在毎一情況是記億轚晶 體(ST)的閘極電極(GST)和兩電晶體(AT,ST>的共同吸 -源植匾域(DS),皆含有同樣霣導半導鱧材料,但記 億電晶體(ST)的閛極電極(GST)有較共同吸-源棰區域 (DS)為高的摻雜密度,而在此一金屬層(M)輿記億霣 晶體(ST)的閘極霄極(GST)—起形成一尚持基二極髏, 而當充電在記億霄晶體(ST>的蘭極有效電容(C)時有 一較電容(C)放罨時較低的II阻。 5. 如申請專利範》第2項之具有自動放大動態MOS電晶 體記億穴之安排,其中其特性在毎一情況記億電晶體 (ST)的閘極電極(GST)和兩電晶體(AT,ST)的共同吸-源極匾域(DS),皆含有高滲雜且具有電導型的半導體 材料,但除此以外一傾高摻雜匾域(G)具不同電導型 到閘極電極(GST)及吸-源極區域(DS)介入閘棰電極 (GST)和趿-源極匾域(DS)之間,為了要建立一饀電壓 相依電阻(VR),當光電記億電晶體(ST)的閘極有效電 容(C)時,有一較這電容(C)放電時為低的電阻。 -13- (請先閲讀背面之注意事項再填窝本頁) .訂. 甲 4 (210X297公釐) 7. 31 9.1 9 9 ABCD 六、申請專利範園 6. 如申讅專利範圍第2項之具有自動放大動態MOS電晶 醴記億穴之安排,其中其持性在毎一情況選擇電晶體 (AT)和記億電晶體(ST)皆為平面型。 7. 如申請專利範園第2項之具有自動放大動態MOS電晶 體記億穴之安排,其中其特性在每一情況選擇電晶體 UT)是用平面設計,和記億電晶體(ST)是設置在一溝 (T)中,供給電壓(VDD)可以經過襯底(HSUB)直接餓 給。 8. 如申諳專利範圍第2項之具有自動放大動態MOS II晶 體記億穴之安排,其中其特性在毎一情況選擇電晶體 (AT)和記億電晶體(ST)兩者皆設置在同一溝(T〉中, 記億電晶賭的閘極電極(GST)與選擇電晶體(AT)的閘 極電極(GAT)以一中間氣化層(ZOX)隔離著。 -14- (請先閲讀背面之注意事項再填寫本頁) .訂. •線· 甲 4 (210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4021127 | 1990-07-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW199237B true TW199237B (zh) | 1993-02-01 |
Family
ID=6409553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW080104204A TW199237B (zh) | 1990-07-03 | 1991-05-29 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5327374A (zh) |
EP (1) | EP0537203B1 (zh) |
JP (1) | JP3061857B2 (zh) |
KR (1) | KR0156233B1 (zh) |
AT (1) | ATE111632T1 (zh) |
DE (1) | DE59102966D1 (zh) |
HK (1) | HK59696A (zh) |
TW (1) | TW199237B (zh) |
WO (1) | WO1992001287A1 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
EP0766312B1 (de) * | 1995-09-26 | 2002-01-16 | Infineon Technologies AG | Selbstverstärkende DRAM-Speicherzellenanordnung |
US5710448A (en) * | 1995-10-27 | 1998-01-20 | Siemens Aktiengesellschaft | Integrated polysilicon diode contact for gain memory cells |
US5684313A (en) * | 1996-02-20 | 1997-11-04 | Kenney; Donald M. | Vertical precharge structure for DRAM |
US5721448A (en) * | 1996-07-30 | 1998-02-24 | International Business Machines Corporation | Integrated circuit chip having isolation trenches composed of a dielectric layer with oxidation catalyst material |
US5757059A (en) * | 1996-07-30 | 1998-05-26 | International Business Machines Corporation | Insulated gate field effect transistor |
DE19720193C2 (de) * | 1997-05-14 | 2002-10-17 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
DE19723936A1 (de) * | 1997-06-06 | 1998-12-10 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
DE19727436C1 (de) * | 1997-06-27 | 1998-10-01 | Siemens Ag | DRAM-Zellenanordnung mit dynamischen selbstverstärkenden Speicherzellen und Verfahren zu deren Herstellung |
US5886382A (en) * | 1997-07-18 | 1999-03-23 | Motorola, Inc. | Trench transistor structure comprising at least two vertical transistors |
EP0917203A3 (de) * | 1997-11-14 | 2003-02-05 | Infineon Technologies AG | Gain Cell DRAM Struktur und Verfahren zu deren Herstellung |
DE19800340A1 (de) * | 1998-01-07 | 1999-07-15 | Siemens Ag | Halbleiterspeicheranordnung und Verfahren zu deren Herstellung |
TW360977B (en) * | 1998-03-13 | 1999-06-11 | Winbond Electronics Corp | DRAM and circuit structure thereof |
TW442837B (en) | 1998-12-03 | 2001-06-23 | Infineon Technologies Ag | Integrated circuit-arrangement and its production method |
DE19961779A1 (de) * | 1999-12-21 | 2001-07-05 | Infineon Technologies Ag | Integrierte dynamische Speicherzelle mit geringer Ausbreitungsfläche und Verfahren zu deren Herstellung |
KR100620223B1 (ko) * | 2004-12-31 | 2006-09-08 | 동부일렉트로닉스 주식회사 | 스플릿 게이트 플래쉬 이이피롬의 제조방법 |
US8097915B2 (en) * | 2005-05-31 | 2012-01-17 | Qimonda Ag | Semiconductor memory device |
US7859026B2 (en) * | 2006-03-16 | 2010-12-28 | Spansion Llc | Vertical semiconductor device |
US7582922B2 (en) * | 2007-11-26 | 2009-09-01 | Infineon Technologies Austria Ag | Semiconductor device |
TWI455209B (zh) * | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半p-n接面蕭基二極體結構及其製作方法 |
US8796751B2 (en) * | 2012-11-20 | 2014-08-05 | Micron Technology, Inc. | Transistors, memory cells and semiconductor constructions |
CN104600076B (zh) * | 2013-10-31 | 2018-05-11 | 骆志炯 | 连接存储栅存储单元及其操作和制造方法 |
CN105702290B (zh) * | 2014-11-25 | 2019-08-30 | 亿而得微电子股份有限公司 | 低成本电子抹除式可复写只读存储器数组的操作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4805148A (en) * | 1985-11-22 | 1989-02-14 | Diehl Nagle Sherra E | High impendance-coupled CMOS SRAM for improved single event immunity |
US4835741A (en) * | 1986-06-02 | 1989-05-30 | Texas Instruments Incorporated | Frasable electrically programmable read only memory cell using a three dimensional trench floating gate |
DE3816358A1 (de) * | 1988-05-13 | 1989-11-23 | Eurosil Electronic Gmbh | Nichtfluechtige speicherzelle und verfahren zur herstellung |
US4964080A (en) * | 1990-03-09 | 1990-10-16 | Intel Corporation | Three-dimensional memory cell with integral select transistor |
-
1991
- 1991-05-29 TW TW080104204A patent/TW199237B/zh active
- 1991-06-18 JP JP3510021A patent/JP3061857B2/ja not_active Expired - Fee Related
- 1991-06-18 WO PCT/DE1991/000502 patent/WO1992001287A1/de active IP Right Grant
- 1991-06-18 KR KR1019920703410A patent/KR0156233B1/ko not_active IP Right Cessation
- 1991-06-18 DE DE59102966T patent/DE59102966D1/de not_active Expired - Fee Related
- 1991-06-18 EP EP91911441A patent/EP0537203B1/de not_active Expired - Lifetime
- 1991-06-18 AT AT91911441T patent/ATE111632T1/de not_active IP Right Cessation
- 1991-07-18 US US07/956,896 patent/US5327374A/en not_active Expired - Lifetime
-
1996
- 1996-04-03 HK HK59696A patent/HK59696A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0156233B1 (ko) | 1998-12-01 |
ATE111632T1 (de) | 1994-09-15 |
JPH05508054A (ja) | 1993-11-11 |
US5327374A (en) | 1994-07-05 |
EP0537203B1 (de) | 1994-09-14 |
KR930701815A (ko) | 1993-06-12 |
EP0537203A1 (de) | 1993-04-21 |
DE59102966D1 (de) | 1994-10-20 |
WO1992001287A1 (de) | 1992-01-23 |
JP3061857B2 (ja) | 2000-07-10 |
HK59696A (en) | 1996-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW199237B (zh) | ||
US6310799B2 (en) | Negative resistance device | |
KR940003891B1 (ko) | 오동작 방지수단을 갖는 반도체장치 | |
JP2000340679A (ja) | ボディ・コンタクト式ダイナミック・メモリ | |
JPS6319847A (ja) | 半導体記憶装置 | |
TW200537488A (en) | 3 TID memory cells using gated diodes and methods of use thereof | |
TW201230034A (en) | Semiconductor memory device and driving method thereof | |
TWI806597B (zh) | 使用半導體元件的記憶裝置 | |
JPH0316789B2 (zh) | ||
Tanimoto et al. | A novel MOS PROM using a highly resistive poly-Si resistor | |
US6621727B2 (en) | Three-transistor SRAM device | |
JPS58220464A (ja) | 半導体記憶装置 | |
JPS5950102B2 (ja) | 半導体メモリ装置 | |
JP2002521781A (ja) | 抵抗性強誘電記憶セル | |
JP2013229611A (ja) | 半導体装置 | |
JP2713456B2 (ja) | 半導体メモリデバイス | |
JPH03212973A (ja) | ダイナミツク・ランダム・アクセス・メモリ | |
JPH0936318A (ja) | ダイナミックメモリ | |
JPH1074911A (ja) | Dramパス・トランジスタ | |
JP3047605B2 (ja) | ダイナミックram | |
JP2004273099A (ja) | 不揮発性ラッチの駆動方法 | |
JPH0821691B2 (ja) | 半導体メモリセル | |
JPS63246018A (ja) | 遅延回路 | |
JPS62214593A (ja) | 半導体記憶装置 | |
JPH0782753B2 (ja) | ダイナミックメモリ装置 |