KR19980072922A - 트렌치 격리구조를 갖는 반도체 장치 제조방법 - Google Patents

트렌치 격리구조를 갖는 반도체 장치 제조방법 Download PDF

Info

Publication number
KR19980072922A
KR19980072922A KR1019970007939A KR19970007939A KR19980072922A KR 19980072922 A KR19980072922 A KR 19980072922A KR 1019970007939 A KR1019970007939 A KR 1019970007939A KR 19970007939 A KR19970007939 A KR 19970007939A KR 19980072922 A KR19980072922 A KR 19980072922A
Authority
KR
South Korea
Prior art keywords
trench
mask pattern
semiconductor substrate
forming
semiconductor device
Prior art date
Application number
KR1019970007939A
Other languages
English (en)
Other versions
KR100232521B1 (ko
Inventor
이주형
정구철
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970007939A priority Critical patent/KR100232521B1/ko
Publication of KR19980072922A publication Critical patent/KR19980072922A/ko
Application granted granted Critical
Publication of KR100232521B1 publication Critical patent/KR100232521B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 트렌치 격리구조를 갖는 반도체 장치 제조방법에 관한 것으로, 반도체기판 상에 소정부분을 노출시키어 산화층과 소자격리영역을 정의하는 마스크패턴을 형성하는 공정과, 마스크패턴의 측면에 측벽을 형성하는 공정과, 마스크패턴을 마스크로 하여 반도체기판의 노출된 부분을 식각하여 트렌치를 형성하는 공정과, 마스크패턴 측면으로 부터 일부만 잔류하도록 측벽을 제거하는 공정과, 트렌치의 표면과 잔류된 측벽을 산화하는 공정과, 표면이 산화된 트렌치를 매립하도록 절연층을 형성한 후, 마스크패턴을 제거하는 공정을 구비한 것이 특징으로 한다.
따라서 본 발명을 통하여 트렌치 표면 및 측벽을 산화시킴으로써 식각되는 절연층의 측면 마진을 충분히 확보하기 때문에 트렌치 주변에서 나타나는 함몰로 인한 전계의 집중과 누설을 방지할 수 있다.

Description

트렌치 격리구조를 갖는 반도체 장치 제조방법
본 발명은 트렌치 격리구조를 갖는 반도체 장치 제조방법에 관한 것으로, 특히 트렌치 에지부분에서의 전계집중으로 인한 누설 및 격리 프로파일 개선에 적당한 트렌치 격리구조를 갖는 반도체 장치 제조방법에 관한 것이다.
반도체 장치가 고집적화되면서 소자격리영역의 크기축소가 필요하게 되었다. 따라서 필요한 부위를 지정하여 트렌치를 형성하고 트렌치에 절연물 등의 충전물질을 채운 트렌치 격리구조가 반도체 소자 간 격리에 일반적으로 적용되고 있다.
트렌치 격리구조는 측방향 거리(lateral distance)의 조정이 용이하므로 소자격리영역의 크기 축소에 대해 효과적이다.
도 1A 내지 도 1E는 종래의 트렌치 격리구조를 갖는 반도체 장치 제조방법을 설명하기 위해 도시한 공정도이다.
이하 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1A를 참조하면, 반도체기판(10) 상에 산화층(11)을 형성하고, 산화층(11)상에 소자격리영역(C)을 정의하는 마스크패턴(mask pattern)(12)을 형성한다.
이때, 마스크패턴(12)으로는 질화실리콘을 이용한다.
그리고 마스크패턴(12)을 마스크로 하여 소자격리영역(C)의 산화층(11) 및 반도체기판(10)을 소정깊이까지 식각하여 트렌치(T)(trench)를 형성한다.
이어서 도 1B를 참조하면, 트렌치(T)가 매립되도록 마스크패턴(12) 상에 HDP(High Density Plasma)방법으로 절연층(13)을 형성한다.
그리고 도 1C를 참조하면, 트렌치(T)를 매립한 절연층(13) 표면을 마스크패턴(12)이 노출되도록 CMP(Chemical Mechamical Polishing)나 에치백하여 평탄화시킨다.
이때, 트렌치가 형성된 부위(A) 즉, 소자격리영역은 트렌치가 형성되지 않은 부위(B)보다 과도하게 식각된다.
이어서 도 1D 를 참조하면, 트렌치가 형성된 반도체기판(10)으로부터 마스크패턴(12) 및 산화층(11)을 순차적으로 제거한다.
이때, 마스크패턴(12)은 인산으로 습식각하고, 산화층(11)은 불산으로 습식각하여 트렌치(T)가 형성된 반도체기판(10)으로 부터 각각의 마스크패턴 및 산화층을 제거한다.
그리고 도 1E를 참조하면, 트렌치(T)를 매립한 절연층(13)을 덮도록, 마스크패턴(12)과 산화층(11)이 제거된, 반도체기판(10) 상에 게이트산화막(14)을 형성한다.
그러나 종래의 트렌치 구조를 갖는 반도체 장치의 형성방법에서는 트렌치가 형성된 반도체기판으로부터 산화층 및 마스크패턴을 습식각하여 제거 시, 트렌치 에지부분(D)이 움푹파이는 현상이 일어나서 소자격리영역(C)감소된다.
따라서 트렌치 에지부분(D)에 전계가 집중되어 누설이 발생되며, 이에 따라 소자의 특성 저하 뿐만이 아니라 격리 프로파일(profile)도 불량하게 되는 문제점이 발생된다.
본 발명은 상기의 문제점을 해결하고자 안출된 것으로, 트렌치 에지부분에서의 전계집중으로 인한 누설 및 격리프로파일이 우수한 트렌치 격리구조를 갖는 반도체장치 제조방법을 제공하는 데 그 목적이 있다.
상기의 목적을 달성하고자 본 발명의 트렌치 격리구조를 갖는 반도체 장치 제조방법은 반도체기판 상에 소정부분을 노출시키어 산화층과 소자격리영역을 정의하는 마스크패턴을 형성하는 공정과, 마스크패턴의 측면에 측벽을 형성하는 공정과, 마스크패턴을 마스크로 하여 반도체기판의 노출된 부분을 식각하여 트렌치를 형성하는 공정과, 마스크패턴 측면으로 부터 일부만 잔류하도록 측벽을 제거하는 공정과, 트렌치의 표면과 잔류된 측벽을 산화하는 공정과, 표면이 산화된 트렌치를 매립하도록 절연층을 형성한 후, 마스크패턴을 제거하는 공정을 구비한 것이 특징으로 한다.
따라서 본 발명을 통하여 트렌치 표면 및 측벽을 산화시킴으로써 식각되는 절연층의 측면 마진을 충분히 확보하기 때문에 트렌치 주변에서 나타나는 함몰로 인한 전계의 집중과 누설을 방지할 수 있다.
도 1A 내지 도 1E는 종래기술에 따른 트렌치 격리구조를 갖는 반도체 장치 제조방법을 도시한 공정도이고,
도 2A 내지 도 2I는 본 발명에 따른 트렌치 격리구조를 갖는 반도체 장치 제조방법을 도시한 공정도이다.
도면의 주요 부분에 대한 부호의 설명
10, 100. 반도체기판 11, 111. 산화층
12, 112. 마스크패턴 13, 113. 절연층
14, 117. 게이트산화막 115. 제1측벽
116. 제2측벽
도 2A 내지 도 2I는 본 발명에 따른 트렌치 격리구조를 갖는 반도체 장치 제조방법을 도시한 공정도이다.
이하, 첨부된 도면을 참조하여 설명하겠다.
도 2A를 참조하면, 반도체기판(100) 상에 산화층(111)을 형성하고, 산화층(111) 상에 소자격리영역(C')을 정의하는 마스크패턴(mask pattern)을 형성한다.
이때, 마스크패턴(112)으로는 질화실리콘을 이용한다.
그리고 마스크패턴(112)을 마스크로 하여 소자격리영역(C')의 산화층(111)을 제거한다.
이어서 도 2B를 참조하면, 마스크패턴(112) 상에 다결정실리콘층을 형성한 후, 마스크패턴(112) 상부표면이 노출되도록 에치백하여 다결정실리콘층의 측면에 제1측벽(115)을 형성한다.
그리고 측면에서 1측벽(115)이 형성된 마스크패턴(112) 상에 질화실리콘층을 형성한 후, 마스크패턴(112) 상부 표면이 노출되도록 에치백하여 제1측벽(115) 측면에 제2측벽(116)을 형성한다.
이어서 도 2C를 참조하면, 각각의 제1, 제2측벽(115)(116)이 형성된 마스크패턴(112)을 마스크로 하여 소자격리영역(C')의 반도체기판(100)을 식각하여 트렌치(T')를 형성한다.
그리고 도 2D를 참조하면, 트렌치(T')상부 표면 및 제1측벽(115)으로부터 제2측벽(116)을 제거한다.
이때, 제1측벽(115)으로부터 제2측벽(116)이 제거된 후, 트렌치(T')는 그 상부 에지부분에 각(E)이 형성된다.
이어서 도 2E를 참조하면, 제1측벽(115) 및 트렌치(T')를 산화시키어 트렌치 상부 각진 에지부분(E)을 코너 라운딩(coner rounding)시켜 준다.
그리고 도 2F를 참조하면, 코너 라운딩된 트렌치(T')가 매립되도록 마스크패턴(112) 상에 HDP(High Density Plasma)(113)방법으로 절연층(113)을 형성한다.
이어서 도 2G를 참조하면, 절연층(113) 표면을 마스크패턴(112) 상부 표면이 노출되도록 CMP(Chemical Mechamical Polishing)나 에치백 처리하여 평탄화시킨다.
이때, 트렌치가 형성된 부위(A')는 트렌치가 형성되지 않은 다른 부위(B')보다 과도식각된다.
그리고 도 2H를 참조하면, 코너 라운딩처리된 트렌치(T')가 형성된 반도체기판(100)으로부터 마스크패턴(112)과 산화층(111)을 순차적으로 제거한다.
이때, 마스크패턴(112)은 인산으로 습식각하고, 산화층(111)은 불산으로 습식각한다.
이어서 도 2I를 참조하면, 트렌치(T')를 매립한 절연층 표면(113)을 덮도록, 마스크패턴(112)과 산화층(111)이 제거된, 반도체기판(100) 상에 게이트산화막(117)을 형성한다.
본 발명의 트렌치구조를 갖는 반도체 장치 제조방법에서는 다결정실리콘과 질화실리콘을 이용하여 각각의 측벽을 형성한 후, 이를 일부 제거하여 반도체기판 상의 소자격리영역에 트렌치 형성 후, 잔류된 측벽 및 트렌치 표면을 산화시킴으로써 트렌치 코너를 라운드처리함에 따라, 종래의 트렌치 주변의 함몰을 방지할 수 있다.
즉, 측벽인 다결정실리콘을 산화시킴으로써 식각되는 절연층 측면 마진을 충분히 확보하기 때문에 트렌치 주변에서 나타나는 함몰로 인한 전계의 집중과 누설을 방지할 수 있다.

Claims (2)

  1. 반도체기판 상에 소정부분을 노출시키어 산화층과 소자격리영역을 정의하는 마스크패턴을 형성하는 공정과,
    상기 마스크패턴의 측면에 측벽을 형성하는 공정과,
    상기 마스크패턴을 마스크로 하여 상기 반도체기판의 노출된 부분을 식각하여 트렌치를 형성하는 공정과,
    상기 마스크패턴 측면으로 부터 일부만 잔류하도록 상기 측벽을 제거하는 공정과,
    상기 트렌치의 표면과 상기 잔류된 측벽을 산화하는 공정과,
    상기 표면이 산화된 트렌치를 매립하도록 절연층을 형성한 후, 상기 마스크패턴을 제거하는 공정을 구비한 것이 특징인 트렌치구조를 갖는 반도체 장치의 형성방법.
  2. 청구항 1에 있어서, 상기 측벽은 다결정실리콘층으로 이루어지는 제1측벽과, 질화실리콘층으로 이루어지는 제2측벽으로 형성된 것이 특징인 트렌치구조를 갖는 반도체 장치의 형성방법.
KR1019970007939A 1997-03-10 1997-03-10 트렌치 격리구조를 갖는 반도체 장치 제조방법 KR100232521B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970007939A KR100232521B1 (ko) 1997-03-10 1997-03-10 트렌치 격리구조를 갖는 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007939A KR100232521B1 (ko) 1997-03-10 1997-03-10 트렌치 격리구조를 갖는 반도체 장치 제조방법

Publications (2)

Publication Number Publication Date
KR19980072922A true KR19980072922A (ko) 1998-11-05
KR100232521B1 KR100232521B1 (ko) 1999-12-01

Family

ID=19499235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007939A KR100232521B1 (ko) 1997-03-10 1997-03-10 트렌치 격리구조를 갖는 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR100232521B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355874B1 (ko) * 2000-01-24 2002-10-12 아남반도체 주식회사 반도체 소자 분리 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122627A (ja) * 1993-10-22 1995-05-12 Sony Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355874B1 (ko) * 2000-01-24 2002-10-12 아남반도체 주식회사 반도체 소자 분리 방법

Also Published As

Publication number Publication date
KR100232521B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
KR100386946B1 (ko) 트렌치 소자 분리형 반도체 장치의 형성방법
KR970067826A (ko) 트렌치 소자 분리
KR100407567B1 (ko) 덴트 없는 트렌치 격리 형성 방법
KR100674896B1 (ko) 반도체 집적회로의 트렌치 소자 분리 방법
KR100950749B1 (ko) 반도체소자의 소자분리막 형성방법
KR100232521B1 (ko) 트렌치 격리구조를 갖는 반도체 장치 제조방법
US7989308B2 (en) Creation of dielectrically insulating soi-technlogical trenches comprising rounded edges for allowing higher voltages
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100470160B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100249023B1 (ko) 반도체장치의 소자격리방법
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR20040043954A (ko) 반도체소자의 트렌치 소자분리 방법
KR100245090B1 (ko) 반도체 소자의 소자분리절연막 형성방법
KR20040002241A (ko) 반도체소자의 소자분리막 형성방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100792357B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR20030001875A (ko) 반도체 소자의 소자분리막 형성방법
KR20000015663A (ko) 반도체 소자의 격리막 형성방법
KR20040054077A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20020017763A (ko) 반도체 소자의 소자분리막 형성방법
JPH10135318A (ja) 半導体装置の隔離膜形成方法
KR19990079343A (ko) 반도체장치의 트렌치 소자분리 방법
KR20010083539A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee