JP2012129308A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2012129308A
JP2012129308A JP2010278314A JP2010278314A JP2012129308A JP 2012129308 A JP2012129308 A JP 2012129308A JP 2010278314 A JP2010278314 A JP 2010278314A JP 2010278314 A JP2010278314 A JP 2010278314A JP 2012129308 A JP2012129308 A JP 2012129308A
Authority
JP
Japan
Prior art keywords
resistivity
semiconductor wafer
ingot
single crystal
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010278314A
Other languages
English (en)
Other versions
JP5767461B2 (ja
Inventor
Yasuto Narushima
康人 鳴嶋
Toshimichi Kubota
利通 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2010278314A priority Critical patent/JP5767461B2/ja
Publication of JP2012129308A publication Critical patent/JP2012129308A/ja
Application granted granted Critical
Publication of JP5767461B2 publication Critical patent/JP5767461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】所望の抵抗率の半導体ウェーハを効率よく提供するために、インゴットの状態で抵抗率を測定し、それに基づいて、無駄のない効率的な半導体ウェーハを製造する製造方法を提供する。
【解決手段】単結晶インゴットから半導体ウェーハを製造する方法において、前記単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、所望の抵抗率を示す所望抵抗率位置を特定して、所定の長さのブロックを切り出し、これから半導体ウェーハをスライスする。この成長軸方向の抵抗率は、いわゆる4探針法による抵抗率測定方法を適用することができる。
【選択図】図4

Description

本発明は、半導体インゴットを切断して半導体ウェーハを製造する技術に関し、特に、所定の抵抗率を有する半導体ウェーハを確実に得るための半導体ウェーハの製造方法及び半導体インゴットの切断位置決定方法に関する。
シリコン単結晶インゴットから半導体ウェーハ(例えば、シリコンウェーハ。以下「ウェーハ」という)を製造する場合、例えば、チョクラルスキー(CZ)法(MCZ法を含む)により育成した単結晶インゴットを円筒状に研削して所定の寸法(直径)に仕上げ、製品として使用できないトップとテールの部分を切り落とし、インゴットを所定の位置で切断し、内周刃、ワイヤーソー等のスライシング装置に投入可能な長さのブロックにする。この時、電気抵抗等の検査用サンプルも同時に切り出すことができる。更に、各ブロックを所定の厚さにスライスしてウェーハを得る。
シリコン単結晶インゴットを製造する方法としては、上記CZ法のほか、浮遊帯域溶融法(FZ法)等も知られているが、CZ法は大口径の単結晶が作りやすく、2000年代現在では量産半導体で使用される大口径ウェーハ用の単結晶インゴットは、すべてこの方法により作られていると言ってもよい。しかし、CZ法によるインゴットの製造においては、結晶の成長方向にそって抵抗率の変化が大きいという問題がある。
これは、CZ法では、ウェーハの抵抗率に大きな影響を与えるドーパントの濃度や、酸素濃度が、結晶の成長方向に沿って変わる傾向があるためである。例えば、ドーパントの偏析によるシリコン融液中のドーパントの濃度変化や、酸化ケイ素製の坩堝とシリコン融液との接触状態の変化が、結晶成長中に必然的に生じることによる。特に、ドーパントが砒素、アンチモン、リンといった揮発性のものであり、ドープ量が多い抵抗率が低い場合には、様々な要因が関与し抵抗率が変化し易い。近年、シリコン単結晶に要求される抵抗率をより低抵抗にシフトさせたもののニーズが高くなってきたが、このような単結晶インゴットでは、長さ方向のバラツキがこれまでよりも大きくなった。
加えて、ウェーハの品質に対する要求が厳しく、抵抗率を所定の範囲内に収める事が重要となっている。このため、ブロック毎に抵抗率を測定し、最適なブロックを選んでその中から所望のウェーハを切り出して対応したのでは、ブロックの抵抗率はブロックに切断した後に初めてわかるので、所望のウェーハを得る製品歩留まりが必ずしも良くない。
このため、シリコン単結晶インゴットの状態で抵抗率が分かることが好ましい。例えば、抵抗率が高いものでは、偏析係数からインゴット長さ方向の抵抗率を計算することができ、ブロックに切り分ける前に長さ方向に所定の距離のところでの抵抗率を予想することは可能である。しかしながら、抵抗率が低いものにおいては、揮発性の砒素、アンチモン、リンというドーパントを多量に含むため、様々な要因が関与し予測が容易ではない。インゴットの長さ方向の特性の変化をインゴットのまま測定する方法としては、例えば、酸素濃度分布について提案されている。この方法によれば、インゴットの成長軸方向に沿って、赤外吸収スペクトル装置等により酸素濃度分布が測定される(例えば、特許文献1及び2)。そして、所定の酸素濃度に適合する部分のみをスライシング用のブロックとして切断する方法が提案されている。具体的には、単結晶インゴットを円筒研削した後、径方向から赤外線を入射し、その吸収から酸素濃度を測定するが、これをインゴットの長さ方向に沿って所定の間隔をあけて行うことにより、長さ方向の酸素濃度分布を測定するものである。
特開2002−174593号公報 特許第4396640号公報
しかしながら、このような方法で得られるものは、酸素濃度の長さ方向(成長方向)の分布であり、抵抗率の分布ではない。酸素濃度も抵抗率に関与するが、ごく限られた条件でしか相関関係が取得できないため、抵抗率の変化をブロックに切断する前に知ることができない。また、抵抗率が低いものでは、上述するように偏析係数から、抵抗率の変化を予想することもできない。そのため、実際に複数のブロックに切断しなければ、抵抗率の分布が分からないうえ、ブロック内でのバラツキも大きいので、所望の抵抗率範囲の製品を得るのに時間がかかるだけでなく、サンプル及び製品ロスが大きく、生産性や留まりが低くなってしまうという問題点がある。
上述のような課題に鑑みて、本発明では、単結晶インゴットからウェーハを製造する方法において、前記単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、所望の抵抗率を示す所望抵抗率位置を特定して、所定の長さのブロックを切り出し、これからウェーハをスライスするウェーハの製造方法を提供する。この成長軸方向の抵抗率は、いわゆる4探針法による抵抗率測定方法を適用して行うことが可能である。
より具体的には、以下のようなものを提供することができる。
(1)単結晶インゴットから半導体ウェーハを製造する方法において、前記単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、所望の抵抗率を示す所望抵抗率位置を特定し、前記成長軸に垂直な方向に前記インゴットを切断することにより前記所望抵抗率位置を含む所定の長さのブロックを切り出し、前記ブロックをスライスすることにより半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法を提供することができる。
(2)スライスされた前記半導体ウェーハの抵抗率が、1Ωcm以下であることを特徴とする上記(1)に記載の半導体ウェーハの製造方法を提供することができる。
ここで、得ようとするウェーハ(半導体ウェーハ)の抵抗率(以下「所望の抵抗率」という)は、1Ωcm以下が好ましい。CZ法により引上げられる単結晶インゴットは、ある程度以上の酸素濃度を備えるが、この酸素がドナー化しても影響が少ない抵抗率範囲として、例えば、1Ωcm以下とすることができる。ここで測定する抵抗率は、製品としてのウェーハの抵抗率として考えることができる。更に、所望の抵抗率は、0.03Ωcm以下が好ましい。この範囲では、当然酸素がドナーとして抵抗率にほとんど寄与しない。更に、この範囲のウェーハを得るためには、多くのドーパントを必要とするが、揮発性のドーパントの場合は、CZ法による引き上げ時のドーパントの蒸発がこの抵抗率に影響を与え得る。ここで、上記ウェーハはN型である。
(3)前記半導体ウェーハは、リン、アンチモン、又は、砒素をドーパントとして含むことを特徴とする上記(1)又は(2)に記載の半導体ウェーハの製造方法を提供することができる。
上述するように、低い抵抗率のウェーハ(半導体ウェーハ)を得るには、多くのドーパントを必要とするが、ドーパントの種類によっては、それぞれ、好ましい抵抗率の範囲が存在してもよい。例えば、アンチモンを用いた場合は、0.03Ωcm以下の範囲が好ましい。また、砒素を用いた場合は、0.01Ωcm以下の範囲が好ましい。そして、リンを用いた場合は、0.007Ωcm以下の範囲が好ましい。これらの元素の種類によって好ましい範囲が異なるのは、蒸発又は分解(昇華を含む)による元素の系外への放出の度合いの違いや、偏析係数という単結晶中への取り込みのし易さ等が異なるため、引き上げ条件等の調節し易さも異なるからである。従って、同じ所望の抵抗率のウェーハを製造する場合においても、より作りやすいドーパントが存在してもよい。例えば、所望の抵抗率が0.007Ωcm以下の範囲であれば、リンを用いるのが好ましい。また、所望の抵抗率が0.01Ωcm以下の範囲であれば、リン又は砒素を用いるのが好ましい。また、所望の抵抗率が0.03Ωcm以下の範囲であれば、リン、砒素、又は、アンチモンを用いるのが好ましい。
(4)前記単結晶インゴットは低抵抗率測定の前に円筒研削を行うことを特徴とする上記(1)から(3)までのいずれかに記載の半導体ウェーハの製造方法を提供することができる。ここで、単結晶インゴットは、円筒研削することにより、その側面において、抵抗率測定を安定的に行うことができる。長さ(軸)方向に行われる抵抗率の測定は、インゴットを静止して真直ぐに行ってもよく、インゴットを回転させながら行ってもよい。後者の場合、測定経路は、スパイラル形状(らせん形状又は弦巻形状)となる。測定経路をスパイラル形状にすると周方向の抵抗率のバラツキを考慮することができるという効果も期待される。これにより、ブロックに切り出す前に、長さ方向の抵抗率分布を測定することができ、この分布に基づいて、所望の抵抗率を備えるブロックを切り出すことができる。
(5)前記抵抗率測定は、4探針法を用いることを特徴とする上記(1)から(4)のいずれかに記載の半導体ウェーハの製造方法を提供することができる。4探針法については、例えば、特開2003−232822号公報を参照できる。
(6)前記単結晶インゴットの前記成長軸方向の前記抵抗率分布の変化の度合いを求め、前記所望抵抗率位置の前記成長軸方向において変化の度合いが低い方の側に長くなるように前記ブロックを切り出すことを特徴とする上記(1)から(5)のいずれかに記載の半導体ウェーハの製造方法を提供することができる。
例えば、軸方向の抵抗率の分布を y=f(x) という関数(xはインゴットのトップからの距離)で表すことができるとすると、dy/dx=f’(x) であり、位置x0で所望の抵抗率が得られる場合、x0+側と、x0−側における絶対値(f’(x0+Δx))と絶対値(f’(x0−Δx))とを比較すれば、それが小さい方の側は変化が小さいので、抵抗率変化が少なく、安定した抵抗率の品質の製品を得る可能性が高い。そのため、その側により多くの部分を持つブロックを切り出すようにすることができる。例えば、所望の抵抗率の値に上限及び下限を設けた場合、これら上限及び下限に相当するインゴット位置をインゴット位置の上限及び下限(又は、下限及び上限)としてもよい。また、インゴット位置x0の+側及び−側の傾きが絶対値(f’(x0−Δx))及び絶対値(f’(x0+Δx))であれば、これらの絶対値に反比例するようにインゴット位置の上限(ΔxUだけボトム側)及び下限(ΔxULだけトップ側)を決めてもよい。具体的には、ΔxU・絶対値(f’(x0−Δx))=ΔxUL・絶対値(f’(x0+Δx))となるように、インゴット位置の上限及び下限を決めてもよい。
(7)上記(1)の半導体ウェーハの製造方法において測定した前記成長軸方向の前記抵抗率分布と、前記単結晶インゴットを引上げる条件とを関連付けてコンピュータにより記憶手段に記憶させ、前記条件のうち抵抗率を上げる上昇要因と、抵抗率を下げる下降要因を区別して前記コンピュータにより前記記憶手段に記憶させ、新たな次の所望の抵抗率(「次抵抗率」という)の入力に応じて、前記コンピュータは、前記記憶手段から所定の情報を出力手段に出力させるが、前記次抵抗率が前記所望の抵抗率よりも高い場合に出力する所定の情報は前記上昇要因であり、前記次抵抗率が前記所望の抵抗率よりも低い場合に出力する所定の情報は前記下降要因であり、各々の出力された所定の情報に基づく前記条件を適用して、次の単結晶インゴットを引き上げるが、その際に、抵抗率分布の変化の度合いが成長軸方向において小さくなるように単結晶引き上げ条件を調整して次の単結晶インゴットを作成し、前記次の単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、所望の抵抗率を示す所望抵抗率位置を特定し、前記成長軸に垂直な方向に前記インゴットを切断することにより前記所望抵抗率位置を含む所定の長さのブロックを切り出し、前記ブロックをスライスすることにより半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法を提供することができる。
単結晶の引き上げ条件には、抵抗率を上げたり下げたりするように、ドーパントの量を上げたり下げたりするものがある。これらをうまく調整すれば、インゴットのトップからボトムまで、無駄なく多くのウェーハを取り出すことができる。例えば、ドーパントの投入量が元々多ければ、インゴット全体として、抵抗率が低くなると考えられる。一方、ドーパントが蒸発又は分解(昇華を含む)しやすい条件で引き上げを行った場合は、ドーパントの量が特にボトム部分で少なくなり、抵抗率が全体として、また、特にボトム部分で高くなる可能性がある。抵抗率をインゴットの状態で計測することができるので、この情報に基づいて、次のインゴット引き上げの条件をチューンアップすることが可能である。このようにするため、フィードバックのリーディングタイムが短くなり、製品の質向上を図ることができる。
以上のように、本願の発明によれば、低抵抗率のウェーハを製造する際に、望ましい抵抗率を備える部分をより多く含むようにブロックを切り出すことができるので、無駄のない効率的なウェーハの製造方法を提供することができる。より具体的には、円筒研削したインゴットを絶縁体に固定して、長さ方向の所定の位置に、径方向から4探針を加圧接触させ、この被測定物に流れる電流と前記被測定物の抵抗の電圧降下分を測定し、これら測定値に基づいて、抵抗率を算出するようにする。このような抵抗率測定を、長さ方向に所定間隔(例えば、100mm間隔)で行えば、長さ方向の抵抗率分布を得ることができ、その分布に基づいて、最適な抵抗率の部位を特定し、その部位を含むブロックを切り出すようにインゴットを切断することができる。また、抵抗率が1Ωcmを超えるインゴットを使用する場合であれば、抵抗率をこれほど簡便に測定できないが、本願の発明では、抵抗率の低いN型インゴットに特に適用した場合は、絶大なる効果を奏する。
本発明の実施例において、使用可能な単結晶インゴットの抵抗率測定システムの概略模式図である。 単結晶インゴットから実際に切り出したブロックよりサンプリングした試料を用いた抵抗率測定結果を示すグラフである。 本発明の実施例のインゴット側面での抵抗率測定の結果と、複数のブロックに切断し、それぞれのブロックからサンプリングして行った抵抗率測定の結果を比較するグラフである。 本発明の実施例において、成長軸に沿って測定した抵抗率の分布結果に基づいて、単結晶インゴットからブロックとして切り出すべき位置を特定する方法を図解するグラフである。
次に、本発明の実施の形態について、図面を参照しながら説明する。各図面において同一の構成又は機能を有する構成要素及び相当部分には、同一の符号を付し、その説明は省略する。また、以下の説明では、本発明に係る実施の態様の例を示したに過ぎず、当業者の技術常識に基づき、本発明の範囲を超えることなく、適宜変更可能である。従って、本発明の範囲はこれらの具体例に限定されるものではない。また、これらの図面は、説明のために強調されて表されており、実際の寸法とは異なる場合がある。
抵抗率が1Ωcm以下のウェーハを製造すべく、リンをドーパントとして添加したシリコン単結晶インゴットを、CZ法で成長させた。所望量の多結晶シリコンを酸化ケイ素製の坩堝の中に入れ、更に所望量の赤リンを投入して、加熱溶融した後に、種結晶からシリコン単結晶インゴットを引上げた。所定の雰囲気条件、温度条件、引き上げ速度のような引き上げ条件、坩堝の回転速度等を用いた。このうち、赤リンの投入量の増加はドーパント量を増加させ、抵抗率を減少させる方向に作用し、坩堝の温度上昇は、赤リンの蒸発又は分解(昇華を含む)を促進し、ドーパントとしてのリンの濃度を減少させ、抵抗率を上昇させる方向に作用する。
このようにして、成長させた単結晶インゴットに対し、トップとボトムを切断した後に、円筒研削(外周研削とも言う)を実施し、円筒(又は円柱)形状のインゴットを得た。このインゴットを以下に述べる簡易型の抵抗率測定機により、外周における抵抗率を、結晶成長軸方向(又は成長方向、軸方向)に、100mmピッチで計測した。抵抗率測定機による測定方法を図1を参照して以下に説明する。
図1は、インゴットの抵抗率測定機による測定システム10の概要を模式的に示したものである。被測定物であるインゴット12をそのトップ位置12aを左にボトム位置12bを右にして、絶縁性の基台14の上に固定し、インゴットのトップ12aから所定の位置(x)における抵抗率を計測する。計測には、直線上に等間隔Tで並んだ4本の探針16a、16b、16c、16dと、インゴット12に一定の電流を供給する定電流電源20と、インゴットに流れる電流を計測する電流計22と、インゴットの抵抗による電圧降下を測定する電位差計24と、からなる抵抗率測定機を用いる。図1では4つの探針を大きく描いているが、実際にはこれらは点xに収まるような小さなものである。このような抵抗率測定機の例としては、ナプソン株式会社製のRT70/TS7Dを用いることができるが、他の装置であってもよい。
このような測定回路を用いて、インゴットの抵抗率を測定するには、絶縁性の基台に固定されたインゴット12の外周の表面に、間隔Tの等間隔に垂直配置した4つの探針16a、16b、16c、16d(以下「4探針」という)を加圧接触させる。ここで、4探針のうち、一番左側に垂直配置されている探針16aには、定電流電源20が電流計22を介して接続されている。この定電流電源20によりインゴット12供給される一定電流Iが、電流計22で測定される。一方、4探針の中側に垂直配置されている2本の探針16b、16c間には、電位差計24が接続され、この電位差計24により、この間の電位差Vが測定される。さらに、一番右側に垂直配置されている探針16dは、定電流源20に接続されている。
このようにしてそれぞれ電流計22で測定したインゴット12に流れる電流I[A]、電位差計24で測定した探針間の電位差V[V]、各探針の間の距離T[cm]により、次式のようにして抵抗率ρ[Ωcm]が得られる。
ρ=2πTV/I[Ωcm]
このような測定を100mm間隔で、それぞれの位置xにおいて計測し、距離xと抵抗率ρの関数としてプロットした。図1に示す測定システム10による測定は、簡易型抵抗率測定であるので、その簡易型抵抗率測定機の測定値と、実際に複数のブロックに切断した後に各切断端面で抵抗率測定を行い、キャリブレーションしておくことが好ましい。相対的な抵抗値は得られるが、絶対的な抵抗値が違った場合、却ってブロック切断位置を誤ることもあるからである。両者の測定値の違いを、予め両者の相関から近似式を導出することにより、キャリブレーションできることはいうまでもない。
図2は、抵抗率が低いシリコン単結晶インゴットについて、複数のブロックに切断し、それぞれのブロックからサンプリングした試料を用いて抵抗率を測定した結果を、元のインゴットのトップからの距離(位置)に対してプロットしたものである。この図からわかるように、抵抗率にはかなりのばらつきは見られるものの、トップ側で抵抗率が高く、ボトム側で抵抗率が低い。即ち、本インゴットから抵抗率が、0.0018Ωcmから0.0019Ωcmの抵抗率範囲Pのウェーハを製造するためには、トップからの位置が範囲A内にあるところから、素材となるブロックを切り出す必要があることがわかる。また、抵抗率が、0.0015Ωcmから0.0016Ωcmの抵抗率範囲Qのウェーハを製造するためには、トップからの位置が範囲B内にあるところから、素材となるブロックを切り出す必要があることがわかる。逆に言えば、このインゴットを10等分した場合、トップから1〜3個目のブロックが抵抗率範囲Pのウェーハを得るために用いられるが、3個目のブロックは、抵抗率範囲Pに入るものが少なそうであり、不必要な部分を多く含むブロックになった可能性が高い。また、1個目と2個目のブロックの境目が最も好ましい範囲と考えられるので、そのような場所を切断のための切り代で失うと、歩留まりが低下する。一方、4個目から10個目のブロックが抵抗率範囲Qのウェーハを得るために用いられるが、トップから抵抗率を測定していた場合、インゴットの半分以上を占める適正ブロックを選択するために、少なくとも4個のブロックの抵抗率を測定した後でなければ、適性なブロックを見出すことが難しい。そのために、時間的ロスが大きく、生産性が低い。また、2個目のブロックでは抵抗率のバラツキが特に大きく、同ブロックからサンプリングした試料で抵抗率を測定した場合、同ブロックの抵抗率の範囲を把握し難い。しかし、他のブロックの抵抗率が予め分かっていれば、2個目のブロックの抵抗率の上下限が把握され易くなる。
図3は、CZ法で成長させた別のシリコン単結晶インゴットに本発明の実施例について抵抗率測定を行った結果を示すグラフである。インゴットは、上述したCZ法で作製し、トップとボトムを切断した後に、円筒研削を実施し、円筒形状に成形した。図1の抵抗率測定機により、インゴットの側面である外周における抵抗率を、結晶成長軸方向に、100mmピッチで計測し、それを成長方向の長さに対してグラフに示すものである。一方、複数のブロックに切断後、それぞれのブロックの端面において、抵抗率を測定し、その結果を元のインゴットの成長方向の長さに合わせてプロットしたグラフである。この図からわかるように、インゴットの側面で簡易型の抵抗率測定機により行った抵抗率の結果は、各ブロックの端面で行った抵抗率の測定結果とよく一致しており、この簡易型の抵抗率測定は、複数のブロックからのサンプリングによる測定を代替し得ることが分かる。
更に、トップでは、抵抗率が大きいが、ボトムに向うにつれて抵抗率は急激に下り、ボトムに近づくと抵抗率はほぼ一定となる。このような傾向は、図2の結果とも共通するが、このようなプロファイルを利用して、シリコン単結晶インゴットをブロックに切断する方法について、図4を参照して説明する。
図4は、図3の結果を利用して、抵抗率範囲R、S、Tのウェーハを得るためのブロック切断方法及び切断位置決定方法について解説する。図3のグラフに相当するグラフの下に配置されているのは、シリコン単結晶インゴット模擬したものである。左端がトップで、右端がボトムである。抵抗率範囲Rでウェーハを得ようとするならば、抵抗率範囲Rの中央値で水平な線を描き、測定して得た抵抗率曲線にぶつかったところで、垂直に線を降ろして得られる相対距離Cの位置を中心とするブロックを切り出せばよいことが分かる。また、抵抗率範囲Sでウェーハを得ようとするならば、抵抗率範囲Sの中央値で水平な線を描き、測定して得た抵抗率曲線にぶつかったところで、垂直に線を降ろして得られる相対距離Dの位置を中心とするブロックを切り出せばよいことが分かる。このとき、傾きが急なところでぶつかった相対距離Cでは、抵抗率範囲Rの抵抗率を備えるブロックの長さが短い。一方、急な傾きがなだらかになる抵抗率範囲Sの抵抗率を備えるブロックの長さは、中央位置Dの左側が短く、右側が長くなる。そのため、好ましい切り出し箇所は、相対距離Dに対してボトム側に長い非対称を呈する。この図では、所望の抵抗率範囲の上限及び下限に相当するインゴット位置をインゴット位置の下限及び上限としている。これ以外に、所望の抵抗率の値に相当するインゴット位置の+側及び−側の傾きが、それぞれ(0.001759−0.001738)/(0.400−0.344)=0.000021/0.056=3.75×10−4及び(0.001794−0.001759)/(0.344−0.300)=0.000035/0.044=7.95×10−4であるので、インゴット位置の−側が+側に対して、これらの比0.47となるように範囲を決めることができる。つまり、インゴット位置の下限を0.300とすると、(0.344−0.300)/0.47+0.300=0.394がインゴット位置の上限となる。
また、抵抗率範囲Tの抵抗率を備えるブロックでは、抵抗率のグラフがほぼフラットであるので、中央位置を特に見つける必要もなく、抵抗率範囲Tに入るところ(上限下限の間にある部分)をトップからボトムへの相対距離において抽出することができる。そのような抵抗率範囲Tに対応するインゴットの範囲は、相対距離Eを含むほぼインゴットのボトム側半分に相当する。ここでは、抵抗率があまり変化せず一定であるので、抵抗率の品質保証の程度が高いと予想される。また、ここで、切断するブロックの長さ(厚みとも言う)は、次工程での処理に適する長さであり、必要とされるウェーハを供給できる長さであり、製品の品質保証や歩留を考慮した生産性の高さを基準として決定されてよい。
ここで、抵抗率が低いことに関して考察する。上述してきたように1Ωcm以下の抵抗率のシリコン単結晶インゴットでは、それよりも大きな抵抗率のものとは異なる特性を備えることが分かった。特にドーパントと狙いの抵抗率が、(A)アンチモン:0.03Ωcm以下、(B)砒素:0.01Ωcm以下、(C)リン:0.007Ωcm以下、の場合には抵抗率の成長方向におけるバラツキが大きくなり予測が難しくなる。そして、インゴットを複数のブロックにしてからウェーハ形状のサンプルを切り出して抵抗率を測定する方法では、所望の抵抗率範囲の製品を得るのに時間ロス・サンプル及び製品ロスが大きく、生産性、歩留まりが低下する。しかしながら、本発明によれば、低抵抗であるため測定が可能となるインゴット長さ方向の抵抗率を測定しプロファイルを取ることで、(1)ブロックにしてから抵抗率を測定することなく切断位置を確定でき、(2)抵抗率のプロファイルを結晶ごとに測定することで抵抗率の変化(バッチ内、およびバッチ間の経時変化など)をモニターし、変化があればそれを補償するようすぐ次の引き上げにフィードバックすることができ、(3)抵抗率に影響を与える引上げ条件を確定し、その条件を適切に制御することができる。これにより、抵抗率を安定化させ、効率よく歩留まりの高い低抵抗シリコン単結晶の製造方法を提供することができる。
ここで、低抵抗であるため測定が可能となると述べたのは次のような理由による。酸素濃度はアンチモンの場合蒸発量に影響を与えるが、高抵抗の場合サーマルドナーとして電子を与えるので、そのまま測定するとPタイプの場合は抵抗が実際よりも高く、Nタイプでは実際よりも低く測定される。このため抵抗率測定前に熱処理が必要である。例えば、インゴットのまま熱処理をして、側面で長さ方向の抵抗率を測定することも可能であるが、径が100mm以上では、実質的にインゴットでの熱処理は不可能である。インゴットの中心部を急冷することが難しいので、中心部でドナーが消えないためである。そのため、大口径ではウェーハサンプルを切り出して熱処理後抵抗率を測定する必要があった。しかし、1Ωcm以下の低抵抗であればドナーの量に比べてドーパント濃度が十分に高く、熱処理をしなくてもドナーの影響が少ないので、インゴットのままでも(即ち、熱処理をしなくても)抵抗率を測定できる。
また、抵抗率に直接的に影響を及ぼすドーパントのシリコン単結晶インゴット中の濃度は、シリコン融液中のドーパント濃度、偏析係数、ドーパントの蒸発又は分解(昇華を含む)のし易さから調整することができる。例えば、偏析係数は、リンの場合0.35であり、砒素の場合0.3であり、アンチモンの場合0.02である。因みにホウ素の偏析係数は0.8である。このことから、ホウ素に比べて偏析係数が小さく、引き上げ時間と共に、シリコン融液中のドーパント濃度が上がる可能性があり、また、アンチモン、砒素、リン内においても、偏析係数の小さい順から、アンチモン、砒素、リンとなるので、引き上げ中のドーパント濃度の変化について、これらの順に注意し調整することが好ましいことが分かる。
以上述べてきたように、抵抗率が小さいインゴットについては、その抵抗率測定結果を製品としてのウェーハにも活用できることを見出し、本願のような画期的な発明をすることができた。このブロック切断前の抵抗率測定は、ウェーハの製造において、歩留まりの向上、品質の向上等、種々の点で非常に有効であることがわかる。
10 単結晶インゴットの抵抗率測定システム 12 単結晶インゴット
14 絶縁基台 16a,16b,16c,16d 探針
20 定電流電源 22 電流計 24 電位差計

Claims (5)

  1. 単結晶インゴットから半導体ウェーハを製造する方法において、
    前記単結晶インゴットの側面における成長軸方向の抵抗率分布を4探針法により測定し、
    所望の抵抗率を示す所望抵抗率位置を特定し、
    前記成長軸に垂直な方向に前記インゴットを切断することにより前記所望抵抗率位置を含む所定の長さのブロックを切り出し、
    前記ブロックをスライスすることにより1Ωcm以下の半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。
  2. 前記半導体ウェーハは、リン、アンチモン、又は、砒素をドーパントとして含むことを特徴とする請求項1に記載の半導体ウェーハの製造方法。
  3. 前記単結晶インゴットは抵抗率測定の前に円筒研削を行うことを特徴とする請求項1又は2に記載の半導体ウェーハの製造方法。
  4. 前記単結晶インゴットの前記成長軸方向の前記抵抗率分布の変化の度合いを求め、前記所望抵抗率位置の前記成長軸方向において変化の度合いが低い方の側に長くなるように前記ブロックを切り出すことを特徴とする請求項1から3のいずれかに記載の半導体ウェーハの製造方法。
  5. 請求項1の半導体ウェーハの製造方法において測定した前記成長軸方向の前記抵抗率分布と、前記単結晶インゴットを引上げる条件とを関連付けてコンピュータにより記憶手段に記憶させ、
    前記条件のうち抵抗率を上げる上昇要因と、抵抗率を下げる下降要因を区別して前記コンピュータにより前記記憶手段に記憶させ、
    新たな次の所望の抵抗率(「次抵抗率」という)の入力に応じて、前記コンピュータは、前記記憶手段から所定の情報を出力手段に出力させるが、
    前記次抵抗率が前記所望の抵抗率よりも高い場合に出力する所定の情報は前記上昇要因であり、前記次抵抗率が前記所望の抵抗率よりも低い場合に出力する所定の情報は前記下降要因であり、
    各々の出力された所定の情報に基づく前記条件を適用して、次の単結晶インゴットを引き上げるが、その際に、抵抗率分布の変化の度合いが成長軸方向において小さくなるように単結晶引き上げ条件を調整して次の単結晶インゴットを作成し、
    前記次の単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、
    所望の抵抗率を示す所望抵抗率位置を特定し、
    前記成長軸に垂直な方向に前記インゴットを切断することにより前記所望抵抗率位置を含む所定の長さのブロックを切り出し、
    前記ブロックをスライスすることにより半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。
JP2010278314A 2010-12-14 2010-12-14 半導体ウェーハの製造方法 Active JP5767461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010278314A JP5767461B2 (ja) 2010-12-14 2010-12-14 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010278314A JP5767461B2 (ja) 2010-12-14 2010-12-14 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2012129308A true JP2012129308A (ja) 2012-07-05
JP5767461B2 JP5767461B2 (ja) 2015-08-19

Family

ID=46646049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010278314A Active JP5767461B2 (ja) 2010-12-14 2010-12-14 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5767461B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037194A (ja) * 2013-08-14 2015-02-23 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体ディスクの後ドーピング方法
JP2015117177A (ja) * 2013-12-20 2015-06-25 信越半導体株式会社 シリコン単結晶の製造方法
WO2020005901A1 (en) * 2018-06-27 2020-01-02 Globalwafers Co., Ltd. Sample rod growth and resistivity measurement during single crystal silicon ingot production
WO2020005904A1 (en) * 2018-06-27 2020-01-02 Globalwafers Co., Ltd. Growth of plural sample rods to determine impurity build-up during production of single crystal silicon ingots
US10781532B2 (en) 2018-06-27 2020-09-22 Globalwafers Co., Ltd. Methods for determining the resistivity of a polycrystalline silicon melt
US10954606B2 (en) 2018-06-27 2021-03-23 Globalwafers Co., Ltd. Methods for modeling the impurity concentration of a single crystal silicon ingot
JP2022084731A (ja) * 2018-05-23 2022-06-07 信越半導体株式会社 Cz法により製造された原料結晶の抵抗率の測定方法及びfzシリコン単結晶の製造方法
US11739437B2 (en) 2018-12-27 2023-08-29 Globalwafers Co., Ltd. Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth
WO2024024134A1 (ja) * 2022-07-29 2024-02-01 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶インゴットの評価方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395629A (ja) * 1986-10-13 1988-04-26 Hitachi Ltd 半導体単結晶インゴツトの加工指示装置
JP2003232822A (ja) * 2002-02-07 2003-08-22 Deicy Corp 4探針法による抵抗率測定方法及びその装置
JP2007176725A (ja) * 2005-12-27 2007-07-12 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の製造方法
JP2010132492A (ja) * 2008-12-04 2010-06-17 Sumco Corp シリコン単結晶の育成方法
JP2010161191A (ja) * 2009-01-08 2010-07-22 Sumco Corp 低抵抗シリコンウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395629A (ja) * 1986-10-13 1988-04-26 Hitachi Ltd 半導体単結晶インゴツトの加工指示装置
JP2003232822A (ja) * 2002-02-07 2003-08-22 Deicy Corp 4探針法による抵抗率測定方法及びその装置
JP2007176725A (ja) * 2005-12-27 2007-07-12 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の製造方法
JP2010132492A (ja) * 2008-12-04 2010-06-17 Sumco Corp シリコン単結晶の育成方法
JP2010161191A (ja) * 2009-01-08 2010-07-22 Sumco Corp 低抵抗シリコンウェーハの製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037194A (ja) * 2013-08-14 2015-02-23 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体ディスクの後ドーピング方法
US9245811B2 (en) 2013-08-14 2016-01-26 Infineon Technologies Ag Method for postdoping a semiconductor wafer
US9559020B2 (en) 2013-08-14 2017-01-31 Infineon Technologies Ag Method for postdoping a semiconductor wafer
JP2015117177A (ja) * 2013-12-20 2015-06-25 信越半導体株式会社 シリコン単結晶の製造方法
JP7287521B2 (ja) 2018-05-23 2023-06-06 信越半導体株式会社 Cz法により製造された原料結晶の抵抗率の測定方法及びfzシリコン単結晶の製造方法
JP2022084731A (ja) * 2018-05-23 2022-06-07 信越半導体株式会社 Cz法により製造された原料結晶の抵抗率の測定方法及びfzシリコン単結晶の製造方法
US11047066B2 (en) 2018-06-27 2021-06-29 Globalwafers Co., Ltd. Growth of plural sample rods to determine impurity build-up during production of single crystal silicon ingots
JP7237996B2 (ja) 2018-06-27 2023-03-13 グローバルウェーハズ カンパニー リミテッド 単結晶シリコンインゴットの製造中の不純物の蓄積を決定するための複数のサンプルロッドの成長
CN112469851A (zh) * 2018-06-27 2021-03-09 环球晶圆股份有限公司 在单晶硅锭生产期间确定杂质积累的多个样品棒生长
US10954606B2 (en) 2018-06-27 2021-03-23 Globalwafers Co., Ltd. Methods for modeling the impurity concentration of a single crystal silicon ingot
US10781532B2 (en) 2018-06-27 2020-09-22 Globalwafers Co., Ltd. Methods for determining the resistivity of a polycrystalline silicon melt
JP2021528355A (ja) * 2018-06-27 2021-10-21 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 単結晶シリコンインゴットの製造中の不純物の蓄積を決定するための複数のサンプルロッドの成長
JP2021529147A (ja) * 2018-06-27 2021-10-28 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 単結晶シリコンインゴット製造中のサンプルロッド成長および抵抗率測定
WO2020005904A1 (en) * 2018-06-27 2020-01-02 Globalwafers Co., Ltd. Growth of plural sample rods to determine impurity build-up during production of single crystal silicon ingots
TWI791859B (zh) * 2018-06-27 2023-02-11 環球晶圓股份有限公司 單晶矽錠生產過程之樣品棒生長和電阻率測量之方法
US10793969B2 (en) 2018-06-27 2020-10-06 Globalwafers Co., Ltd. Sample rod growth and resistivity measurement during single crystal silicon ingot production
TWI800474B (zh) * 2018-06-27 2023-04-21 環球晶圓股份有限公司 單晶矽錠生產過程之樣品棒生長和電阻率測量之方法
WO2020005901A1 (en) * 2018-06-27 2020-01-02 Globalwafers Co., Ltd. Sample rod growth and resistivity measurement during single crystal silicon ingot production
EP4361324A3 (en) * 2018-06-27 2024-05-29 GlobalWafers Co., Ltd. Growth of plural sample rods to determine impurity build-up during production of single crystal silicon ingots
JP7467362B2 (ja) 2018-06-27 2024-04-15 グローバルウェーハズ カンパニー リミテッド 単結晶シリコンインゴット製造中のサンプルロッド成長および抵抗率測定
EP4317546A3 (en) * 2018-06-27 2024-03-20 GlobalWafers Co., Ltd. Sample rod resistivity measurement during single crystal silicon ingot production
US11739437B2 (en) 2018-12-27 2023-08-29 Globalwafers Co., Ltd. Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth
WO2024024134A1 (ja) * 2022-07-29 2024-02-01 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶インゴットの評価方法

Also Published As

Publication number Publication date
JP5767461B2 (ja) 2015-08-19

Similar Documents

Publication Publication Date Title
JP5767461B2 (ja) 半導体ウェーハの製造方法
Sakwe et al. Optimization of KOH etching parameters for quantitative defect recognition in n-and p-type doped SiC
JP6682269B2 (ja) 一様な抵抗を有するドーピングされたシリコンインゴットを形成する方法
JP2002226295A (ja) チョクラルスキー法によるシリコン単結晶製造工程の管理方法及びチョクラルスキー法による高抵抗シリコン単結晶の製造方法並びにシリコン単結晶
KR20160090288A (ko) 실리콘 단결정의 제조방법
TWI746494B (zh) 調整製造中之半導體錠之電阻的方法
JP7467362B2 (ja) 単結晶シリコンインゴット製造中のサンプルロッド成長および抵抗率測定
JP2023075200A (ja) 単結晶シリコンインゴットの製造中の不純物の蓄積を決定するための複数のサンプルロッドの成長
US10954606B2 (en) Methods for modeling the impurity concentration of a single crystal silicon ingot
JP7067267B2 (ja) 原料結晶の抵抗率の測定方法及びfzシリコン単結晶の製造方法
JP2020007163A (ja) 原料結晶の抵抗率の測定方法及びfzシリコン単結晶の製造方法
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
JP5477188B2 (ja) シリコンウエーハのpn判定方法
JP2009292654A (ja) シリコン単結晶引上げ方法
JP2010018499A (ja) 単結晶の製造方法
KR100375516B1 (ko) 무결함 실리콘 단결정 성장 방법
JP7287521B2 (ja) Cz法により製造された原料結晶の抵抗率の測定方法及びfzシリコン単結晶の製造方法
JP2014148448A (ja) シリコン単結晶ウエーハおよびその評価方法ならびにシリコン単結晶棒の製造方法
JP6809568B2 (ja) n型シリコン単結晶インゴットの製造方法、および、n型シリコンウェーハの製造方法
Wang Resistivity distribution of silicon single crystals using codoping
KR101252915B1 (ko) 단결정 잉곳 제조방법
JP2017132686A (ja) シリコン単結晶の製造方法およびシリコンウェーハ
JP2019019030A (ja) シリコン単結晶の評価方法およびシリコン単結晶の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131112

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20140903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150619

R150 Certificate of patent or registration of utility model

Ref document number: 5767461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250