JP2010028011A - エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造工程管理方法 - Google Patents

Abstract

【課題】基板抵抗率によらず基板上に形成されたエピタキシャル層の厚さを測定することができる手段および上記手段により製品ウェーハのエピタキシャル層厚を保証することによって高品質なエピタキシャルウェーハを提供すること。
【解決手段】半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造工程におけるエピタキシャル層の膜厚測定方法。エピタキシャル成長工程前に半導体ウェーハの厚みＡを測定すること、エピタキシャル成長工程後に得られたエピタキシャルウェーハの厚みＢを測定すること、前記厚みＢと厚みＡとの差分（Ｂ−Ａ）として、エピタキシャル層の厚みを算出することを含む。前記厚みＡおよび厚みＢを、非接触変位測定計により測定する。
【選択図】なし

Description

本発明は、エピタキシャルウェーハ製造工程におけるエピタキシャル層の膜厚測定方法、および、所望の膜厚のエピタキシャル層を有するエピタキシャルウェーハを提供することができるエピタキシャルウェーハの製造方法に関する。
更に本発明は、工程中にエピタキシャル成長不良を検出することができるエピタキシャルウェーハ製造工程管理方法に関する。

エピタキシャルウェーハにおけるエピタキシャル層の厚みの測定は、一般的にウェーハ基板とエピタキシャル層の赤外光に対する屈折率の差を利用した赤外干渉法を用いて行われる（例えば特許文献１参照）。
特開２００３−０６５７２４号公報

上記赤外干渉法では、エピタキシャル層の厚みを測定するためには、基板とエピタキシャル層との界面で光線を反射させる必要がある。しかし、低不純物濃度（高抵抗、例えば抵抗率２０ｍΩ・ｃｍ超）基板では、エピタキシャル層と基板との屈折率差が小さく十分な反射光が得られないため、赤外干渉法ではエピタキシャル層の厚みを測定することができない。このような場合、製品とは別に、不純物が高濃度にドープされたウェーハをモニターウェーハとして使用し、製品用基板と同一条件下でエピタキシャル成長を施し、このモニターウェーハ上に形成されたエピタキシャル層の厚みにより製品中のエピタキシャル層の厚みを保証している。

しかし、枚葉式エピ炉においては、ある一定の頻度でモニターウェーハを使用したとしても、装置のトラブル等でエピタキシャル成長しなかった、またはマニュアル操作におけるエラー等によりエピタキシャル成長が複数回行われたウェーハを検出することはできないため、エピタキシャル層なしのウェーハや所望の膜厚を超えるエピタキシャル層が形成されたウェーハを製品ウェーハとして出荷してしまう可能性がある。また、バッチ式エピ炉では、炉内の位置によって加熱温度の分布があるため、モニターウェーハ上に形成されたエピタキシャル層の厚さが、製品ウェーハの厚さと必ずしも同一とはならない場合がある。
このように、モニターウェーハによる製品保証では、必ずしも信頼性の高い製品を提供することができないという課題がある。これに対し、低抵抗基板上に形成されたエピタキシャル層であっても膜厚を測定することが可能となれば、製品ウェーハそのもののエピタキシャル層厚を測定することができるため、上記課題を解決することができる。

そこで本発明の目的は、基板抵抗率によらず基板上に形成されたエピタキシャル層の厚さを測定することができる手段を提供すること、および、上記手段により製品ウェーハのエピタキシャル層厚を保証することによって高品質なエピタキシャルウェーハを提供することにある。

本発明者らは、上記目的を達成するために鋭意検討を重ねた結果、(1)エピタキシャル成長工程前後のウェーハ厚を、非接触変位測定計により測定することにより、上記成長前後のウェーハ厚の差分からエピタキシャル層の厚さを求めることができること、(2)この方法は基板抵抗率によらず適用可能であること、を見出し、本発明を完成するに至った。

即ち、本発明の目的は、下記手段により達成された。
[１]半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造工程におけるエピタキシャル層の膜厚測定方法であって、
エピタキシャル成長工程前に半導体ウェーハの厚みＡを測定すること、
エピタキシャル成長工程後に得られたエピタキシャルウェーハの厚みＢを測定すること、
前記厚みＢと厚みＡとの差分（Ｂ−Ａ）として、エピタキシャル層の厚みを算出すること、ならびに、
前記厚みＡおよび厚みＢを、非接触変位測定計により測定することを特徴とする、前記膜厚測定方法。
[２]前記半導体ウェーハの抵抗率は２０ｍΩ・ｃｍ超である[１]に記載の膜厚測定方法。
[３]半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造方法であって、
エピタキシャル成長工程前に半導体ウェーハの厚みＡを測定すること、
エピタキシャル成長工程後に得られたエピタキシャルウェーハの厚みＢを測定すること、
前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること、
算出された（Ｂ−Ａ）が予め設定した目標範囲内であるか否かを判定すること、および、
上記判定により目標範囲内であると判定されたエピタキシャルウェーハを製品ウェーハとして出荷すること、
ならびに、
前記厚みＡおよび厚みＢを、非接触変位測定計により測定することを特徴とする、前記製造方法。
[４]複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、
上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、
を含むエピタキシャルウェーハの製造方法であって、
エピタキシャル成長工程前の各半導体ウェーハの厚みＡを測定すること、
エピタキシャル成長後の各ウェーハの厚みＢを測定すること、
前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること、
上記エピタキシャルウェーハロット内の（Ｂ−Ａ）の平均値および／または（Ｂ−Ａ）のばらつき値を算出すること、
上記算出された値が予め設定した目標範囲内であるか否かを判定すること、および、
上記判定により目標範囲内であると判定されたロット内のエピタキシャルウェーハを製品ウェーハとして出荷すること、
を含み、かつ、
前記厚みＡおよび厚みＢを、非接触変位測定計により測定することを特徴とする、前記製造方法。
[５]前記半導体ウェーハの抵抗率は２０ｍΩ・ｃｍ超である[３]または[４]に記載の製造方法。
[６]複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、および、
上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、
を少なくとも１回行うエピタキシャルウェーハ製造工程の管理方法であって、
同一半導体ウェーハロット内の各半導体ウェーハの厚みＡを測定すること、
同一エピタキシャルウェーハロット内の各ウェーハの厚みＢを測定すること、
前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること、
同一エピタキシャルウェーハロット内の（Ｂ−Ａ）の平均値および／または（Ｂ−Ａ）のばらつき値を算出すること、
上記算出された値が予め設定した目標範囲内であるか否かを判定すること、
を含み、
前記厚みＡおよび厚みＢを、非接触変位測定計により測定し、かつ、
上記判定により目標範囲外であると判定された場合に製造工程を停止し、上記判定により目標範囲内であると判定された場合に製造工程を継続することを特徴とする、前記製造工程管理方法。
[７]前記シリコンウェーハの抵抗率は２０ｍΩ・ｃｍ超である[６]に記載の製造工程管理方法。

本発明によれば、高品質なエピタキシャルウェーハを、基板抵抗率によらず高い信頼性をもって提供することができる。

[エピタキシャル層の膜厚測定方法]
本発明は、半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造工程におけるエピタキシャル層の膜厚測定方法に関する。本発明の膜厚測定方法は、以下の工程を含む。
（１）エピタキシャル成長工程前に半導体ウェーハの厚みＡを測定すること。
（２）エピタキシャル成長工程後に得られたエピタキシャルウェーハの厚みＢを測定すること。
（３）前記厚みＢと厚みＡとの差分（Ｂ−Ａ）として、エピタキシャル層の厚みを算出すること。
そして本発明の膜厚測定方法では、前記厚みＡおよび厚みＢを、非接触変位測定計により測定する。「非接触変位測定計」とは、測定対象であるウェーハに接触することなく変位測定を行う測定計をいうものとする。非接触変位測定計によれば、ウェーハ表面と接触することなくウェーハ全厚を測定することができるため、最表面を汚染することなくウェーハ全厚を測定することができる。更に、非接触変位測定計によれば、エピタキシャル層と基板ウェーハとの界面からの反射を利用せずエピタキシャル成長工程前後のウェーハ全厚を求めることによりエピタキシャル層の厚さを求めることができるため、基板ウェーハとエピタキシャル層の抵抗率差が小さく基板とエピタキシャル層との界面で十分な反射光が得られないエピタキシャルウェーハであってもエピタキシャル層の厚さを求めることができる。

非接触変位測定計としては、静電容量式変位測定計および光干渉式変位測定計を用いることができる。上記測定計により、例えば、一対のセンサー間にウェーハを配置し、一方のセンサーとウェーハの一方の最表面との距離ａおよび他方のセンサーとウェーハの他方の最表面との距離ｂをそれぞれ静電容量または分光反射率に基づき測定し、センサー間の間隔から上記距離ａおよび距離ｂを差し引くことにより、ウェーハ全厚を求める。上記変位測定計は、いずれもウェーハの平坦度測定に広く採用されており測定原理および測定装置そのものは公知である。例えば静電容量式変位測定計については、特開平３−２７５４５号公報、特開昭５１−５５２５３号公報、特開昭６１−２０９３０２号公報等に詳細に記載されている。測定装置の具体例としては、KLA-Tencor社製マイクロセンス5000シリーズ、マイクロセンス4800シリーズ、AMS/AFS2200シリーズ等を挙げることができる。一方、光干渉式変位測定計は、被測定物の表面に光を入射し、その反射光を分光し分光反射率を求め、その分光干渉波形からセンサーと被測定物との距離を測定する装置であり、干渉計としてフィゾー干渉計を採用した測定装置が好適である。測定装置の具体例としては、KLA-Tencor社製WAFERSIGHT等を挙げることができる。

また、非接触変位測定計としては、レーザー変位測定計を用いることもできる。レーザー変位測定計はレーザー測長器をウェーハの表面と裏面側に距離を置いて固定し、そのウェーハ表面および裏面とレーザー測長器の距離をダイレクトに測定しウェーハ厚さを算出するものである。レーザー変位測定計によれば、レーザーを照射するスポット径分の狭いエリアでのウェーハの厚さを計測することができるのでウェーハの面内のエピタキシャル層厚さを精度よく求めることができる。

上記測定計は、いずれもウェーハの平坦度測定装置として、近年広く用いられているが、本発明のようにエピタキシャル層厚を測定するためには今まで全く採用されていなかった。上記測定計は、いずれもウェーハ表面と接触することなくウェーハ全厚を測定することができるため、最表面を高度に清浄に維持すべき製品エピタキシャルウェーハへの適用に好適である。更に、いずれの方式とも、基板抵抗率によらず使用可能であるため、高抵抗基板上にエピタキシャル層を有するエピタキシャルウェーハに対しても何ら制限なく使用することができる。通常の非接触変位測定計は、ウェーハ面内の複数箇所における厚みのばらつきを算出することにより平坦度を求める装置であるため、ウェーハ全厚を測定するようにプログラムされている。そこで本発明では、プログラムにしたがい測定される面内各位置におけるウェーハ全厚測定値から、任意の１点（例えばウェーハ中心）におけるエピタキシャル成長工程前後の測定値を採用し、その差分としてエピタキシャル層の厚みを算出することができる。

半導体ウェーハ（基板ウェーハ）としては、シリコン単結晶基板等の通常エピタキシャルウェーハの基板ウェーハとして使用される各種ウェーハを使用することができる。中でも、前述のように本発明は、高抵抗（低不純物濃度）の基板ウェーハを有するエピタキシャルウェーハへの適用に好適である。この観点からは、赤外干渉法によるエピタキシャル層厚測定が困難な２０ｍΩ・ｃｍ超の抵抗率を有する半導体ウェーハが好ましい。上記抵抗率の上限は、例えば１０００Ω・ｃｍであるが特に限定されるものではない。また、上記半導体ウェーハに含まれるドーパントとしては、ボロン等を挙げることができるが特に限定されるものではない。さらに、半導体ウェーハとしては、裏面に酸化膜または窒化膜を有する基板ウェーハを用いることもできる。

エピタキシャル成長工程は、基板ウェーハを１枚毎に処理する枚葉式の気相成長装置において行ってもよく、一度に複数枚の基板ウェーハを処理するバッチ式の気相成長装置において行ってもよい。本発明では、気相成長装置に導入する前の半導体ウェーハの全厚（厚みＡ）を、上記方法により測定する。

前記気相成長装置内で、半導体ウェーハを所定の成長温度に加熱するとともに、半導体ウェーハの主表面上に原料ガスを供給することにより、該主表面上にエピタキシャル層を気相成長させることができる。エピタキシャル成長工程における加熱温度、ガス流量、ガス組成、処理時間等の条件は、所望のエピタキシャル層が形成されるように適宜設定すればよい。

上記エピタキシャル成長工程後、エピタキシャル層が形成されたウェーハ全厚（厚みＢ）を、前述の方法により測定する。こうして厚みＡ、Ｂがそれぞれ測定されれば、厚みＢと厚みＡとの差分（Ｂ−Ａ）として、エピタキシャル層の厚みを算出することができる。
以上により、本発明の膜厚測定方法によれば、エピタキシャル層と基板ウェーハとの抵抗率の差が小さく赤外干渉法によるエピタキシャル層厚測定が困難であるエピタキシャルウェーハであっても、エピタキシャル層の厚みを求めることができる。これにより、高抵抗基板を有するエピタキシャルウェーハを量産する際、モニターウェーハによる間接的な膜厚保証ではなく、製品ウェーハそのもののエピタキシャル層厚の測定により製品ウェーハの品質を高い信頼性をもって保証することが可能となる。

[エピタキシャルウェーハの製造方法]
本発明の第一の態様のエピタキシャルウェーハの製造方法（以下、「製法Ｉ」ともいう）は、半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造方法であって、以下の工程を含む。
(1)エピタキシャル成長工程前に半導体ウェーハの厚みＡを測定すること。
(2)エピタキシャル成長工程後に得られたエピタキシャルウェーハの厚みＢを測定すること。
(3)前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること。
(4)算出された（Ｂ−Ａ）が予め設定した目標範囲内であるか否かを判定すること。
(5)上記判定により目標範囲内であると判定されたエピタキシャルウェーハを製品ウェーハとして出荷すること。
そして、製法Ｉでは、本発明の膜厚測定方法と同様、前記厚みＡおよび厚みＢを、非接触変位測定計により測定する。

製法Ｉでは、モニターウェーハではなく製品ウェーハそのもののエピタキシャル層の厚みを、エピタキシャル成長工程前後のウェーハ全厚の差分（Ｂ−Ａ）として算出し、この算出された値が目標範囲内であるエピタキシャルウェーハを製品として出荷することができるため、品質が高度に保証されたエピタキシャルウェーハを提供することができる。製法Ｉにおける厚み測定、使用される基板ウェーハ、エピタキシャル成長工程等の詳細は、先に本発明の膜厚測定方法について述べた通りである。また、前記（Ｂ−Ａ）の目標範囲は、特に限定されるものではなく、製品に求められる品質に応じて適宜設定されるものである。

本発明の第二の態様のエピタキシャルウェーハの製造方法（以下、「製法II」ともいう）は、複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、を含むエピタキシャルウェーハの製造方法であって、以下の工程を含む。
(1)エピタキシャル成長工程前の各半導体ウェーハの厚みＡを測定すること。
(2)エピタキシャル成長後の各ウェーハの厚みＢを測定すること。
(3)前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること。
(4)上記エピタキシャルウェーハロット内の（Ｂ−Ａ）の平均値および／または（Ｂ−Ａ）のばらつき値を算出すること。
(5)上記算出された値が予め設定した目標範囲内であるか否かを判定すること。
(6)上記判定により目標範囲内であると判定されたロット内のエピタキシャルウェーハを製品ウェーハとして出荷すること。
そして製法IIでは、前記厚みＡおよび厚みＢを、本発明の膜厚測定方法と同様、非接触変位測定計により測定する。

製法IIによれば、ロット全体の品質を保証し製品ウェーハを提供することができる。上記（Ｂ−Ａ）のばらつき値としては、ロット内の（Ｂ−Ａ）の最大値と最小値との差、標準偏差等を挙げることができる。（Ｂ−Ａ）の平均値が異常値を示した場合、考えられる不良としては、例えばオペレータによるマニュアル操作におけるエラーやエピタキシャル成長装置の動作不良により、ロットに含まれる全ウェーハにエピタキシャル層が形成されていないことが挙げられる。また、（Ｂ−Ａ）のばらつき値が異常値を示した場合、考えられる不良としては、例えば枚葉式気相成長装置に基板ウェーハを連続搬送する際、動作不良によりコンベヤーが一旦停止し、再度コンベヤーを作動した際、誤ってエピタキシャル層形成後のウェーハを再度気相成長装置に搬送してしまったためエピタキシャル層が２層形成されてしまったウェーハがロット内に含まれていることが挙げられる。このような不良は、モニターウェーハによる間接的な膜厚測定では検出困難であるのに対し、本発明によればロット内の全数測定が可能であるため検出可能となる。これにより本発明によれば、高品質なエピタキシャルウェーハを高い信頼性をもって提供することができる。

製法IIにおける厚み測定、使用される基板ウェーハ、エピタキシャル成長工程等の詳細は、先に本発明の膜厚測定方法について述べた通りである。また、前記（Ｂ−Ａ）の平均値およびばらつき値の目標範囲は、特に限定されるものではなく、製品に求められる品質に応じて適宜設定されるものである。

[エピタキシャルウェーハの製造工程管理方法]
更に本発明は、複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、および、上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、を少なくとも１回行うエピタキシャルウェーハ製造工程の管理方法に関する。本発明の製造工程管理方法は、以下の工程を含む。
(1)同一半導体ウェーハロット内の各半導体ウェーハの厚みＡを測定すること。
(2)同一エピタキシャルウェーハロット内の各ウェーハの厚みＢを測定すること。
(3)前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること。
(4)同一エピタキシャルウェーハロット内の（Ｂ−Ａ）の平均値および／または（Ｂ−Ａ）のばらつき値を算出すること。
(5)上記算出された値が予め設定した目標範囲内であるか否かを判定すること。
そして本発明の製造工程管理方法では、本発明の膜厚測定方法と同様、前記厚みＡおよび厚みＢを、非接触変位測定計により測定し、かつ、上記判定により目標範囲外であると判定された場合に製造工程を停止し、上記判定により目標範囲内であると判定された場合に製造工程を継続することにより工程管理を行う。

前述のように、エピタキシャル成長工程前後のウェーハ全厚の差分（Ｂ−Ａ）として、エピタキシャル層の厚みを求めることにより、基板ウェーハの抵抗率によらずエピタキシャル層の膜厚を求めることが可能になり、エピタキシャルウェーハ量産時にエピタキシャル層厚を全数測定することができる。これにより、ロット内のエピタキシャル層厚平均値およびばらつき値を求めることが可能となる。そこで本発明の製造工程管理方法では、あるロットにおいて異常値が検出された場合には製造工程を停止し、例えば異常ロットの取り出し等の作業を行う。このように本発明の製造工程管理方法によれば、不良品を製品として出荷することなく高品質なエピタキシャルウェーハを提供できるように製造工程を管理することができる。上記判定により異常値が検出された場合、製造ラインを停止する等して製造工程を停止するとともに、アラームを鳴らし異常を知らせる、関係者にメールを配信し製造ラインにおいて異常が発生したことを知らせる等、異常を知らせるシステムをプログラムにより構築することも可能である。従来のモニターウェーハを使用する方法では、ロット内のエピタキシャル層の厚さやばらつき値を測定することはできないため、このような工程管理をすることは困難である。本発明によれば、製造工程中のエピタキシャル層の全数測定を行うことができるため、上記のような高度な製造工程管理を実現することができる。

以下、本発明を実施例により説明する。但し、本発明は実施例に示す態様に限定されるものではない。

[実施例１]
枚葉式気相成長装置を含む自動製造ラインを作製した。上記枚葉式気相成長装置前後に、KLA-Tencor社製静電容量式変位測定計（AMS/AFS3200シリーズ）を配置した。上記静電容量式変位計は、２本の静電容量センサー間に、所定の間隔をもってウェーハを挟み込み、ウェーハ上下面とセンサー間の距離を測定し、測定された距離からウェーハ全厚を求めることができる。本実施例では、ウェーハ中心の測定値を用いてウェーハ全厚を算出した。更に、上記静電容量式変位測定計を、 (1)装置搬入後のウェーハ全厚（厚さＢ）と装置搬入前のウェーハ全厚（厚さＡ）の差分（Ｂ−Ａ）、(2)１ロット毎の（Ｂ−Ａ）の平均値、(3)１ロット内の（Ｂ−Ａ）の最大値と最小値の差分、を自動計算するプログラムを搭載したコンピュータと接続し、自動製造ライン稼動中に上記(1)〜(3)をリアルタイムで算出可能なシステムを構築した。

シリコン単結晶基板（基板抵抗率１０Ω・ｃｍ）２５枚にて構成されるウェーハロットを４９ロット準備した（合計ウェーハ枚数：１２２５枚）。上記自動製造ラインに、前述の１２２５枚のシリコン単結晶基板を連続搬送するとともに、各ロットについて上記(1)〜(3)をリアルタイム測定した。結果を図１に示す。

図１中、上グラフは、膜厚平均値の測定結果であり、下グラフは、ロット内の（Ｂ−Ａ）値の最大値と最小値との差を示す。両グラフとも、１プロットが１ロットに対応する。例えば、図１上グラフ中の２本の破線で囲まれた範囲を目標範囲と設定することにより、全ロットが目標範囲内であると判定することができる。一方、図１下グラフ中、破線下の範囲を目標範囲と設定することにより、１３番目のロット内にエピタキシャル層の不良があるウェーハが含まれていることを判定できる。１３番目のロットについて測定値を解析したところ、エピタキシャル層の厚さが、約２倍であるウェーハが含まれていることが判明した。これは、マニュアル操作によるエラーにより、１枚のウェーハが２回、エピタキシャル成長工程に付されたことに起因すると考えられる。
以上の結果から、本発明によればモニターウェーハを利用した間接的な膜厚保証では検出することができないエピタキシャル成長工程における不良を検出できることがわかる。上記不良が生じた１３ロット以外のロットに含まれるエピタキシャルウェーハを製品ウェーハとして出荷することにより、膜厚不良のない高品質なシリコンエピタキシャルウェーハを提供することができる。

[実施例２]
非接触変位測定計としてKLA-Tencor社製WAFERSIGHTを配置した点以外は実施例１と同様の枚葉式気相成長装置を含む自動製造ラインに２５枚のシリコン単結晶基板を搬送した。２５枚の基板のうち１枚のみ、人為的に２度エピタキシャル成長させた。各ウェーハについてエピタキシャル層の厚さを、搬送前後のウェーハ全厚の差分として算出した結果、エピタキシャル成長を行った２５枚のウェーハ中からエピタキシャル層厚が異常値（他のウェーハの約２倍の値）を示す、２度エピタキシャル成長させたウェーハ１枚を検出することができた。

[実施例３]
非接触変位測定計としてレーザー変位測定計を配置した点以外は実施例１の枚葉式気相成長装置を含む自動製造ラインに２５枚のシリコン単結晶基板を搬送した。２５枚の基板のうち１枚のみ、人為的に２度エピタキシャル成長させかつ２度目のエピタキシャル成長では1度目のエピタキシャル成長で形成した膜厚の1/2の厚さのエピタキシャル層を成長させた。非接触変位測定計により、各ウェーハについて搬送前後のウェーハ全厚の差分としてエピタキシャル層の厚さを算出した。ウェーハの全厚は、ウェーハ中心と、ウェーハ面内のエッジから10mmの4カ所とを測定した。その結果、エピタキシャル成長を行った２５枚のウェーハ中からエピタキシャル層厚が異常値（他のウェーハの約１．５倍の値）を示す、２度エピタキシャル成長させたウェーハ１枚を検出することができた。

本発明は、エピタキシャルウェーハ製造分野に有用である。

実施例１における測定結果を示す。

Claims (7)

1. 半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造工程におけるエピタキシャル層の膜厚測定方法であって、
   エピタキシャル成長工程前に半導体ウェーハの厚みＡを測定すること、
   エピタキシャル成長工程後に得られたエピタキシャルウェーハの厚みＢを測定すること、
   前記厚みＢと厚みＡとの差分（Ｂ−Ａ）として、エピタキシャル層の厚みを算出すること、ならびに、
   前記厚みＡおよび厚みＢを非接触変位測定計により測定することを特徴とする、前記膜厚測定方法。
2. 前記半導体ウェーハの抵抗率は２０ｍΩ・ｃｍ超である請求項１に記載の膜厚測定方法。
3. 半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造方法であって、
   エピタキシャル成長工程前に半導体ウェーハの厚みＡを測定すること、
   エピタキシャル成長工程後に得られたエピタキシャルウェーハの厚みＢを測定すること、
   前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること、
   算出された（Ｂ−Ａ）が予め設定した目標範囲内であるか否かを判定すること、および、
   上記判定により目標範囲内であると判定されたエピタキシャルウェーハを製品ウェーハとして出荷すること、
   ならびに、
   前記厚みＡおよび厚みＢを非接触変位測定計により測定することを特徴とする、前記製造方法。
4. 複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、
   上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、
   を含むエピタキシャルウェーハの製造方法であって、
   エピタキシャル成長工程前の各半導体ウェーハの厚みＡを測定すること、
   エピタキシャル成長後の各ウェーハの厚みＢを測定すること、
   前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること、
   上記エピタキシャルウェーハロット内の（Ｂ−Ａ）の平均値および／または（Ｂ−Ａ）のばらつき値を算出すること、
   上記算出された値が予め設定した目標範囲内であるか否かを判定すること、および、
   上記判定により目標範囲内であると判定されたロット内のエピタキシャルウェーハを製品ウェーハとして出荷すること、
   を含み、かつ、
   前記厚みＡおよび厚みＢを非接触変位測定計により測定することを特徴とする、前記製造方法。
5. 前記半導体ウェーハの抵抗率は２０ｍΩ・ｃｍ超である請求項３または４に記載の製造方法。
6. 複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、および、
   上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、
   を少なくとも１回行うエピタキシャルウェーハ製造工程の管理方法であって、
   同一半導体ウェーハロット内の各半導体ウェーハの厚みＡを測定すること、
   同一エピタキシャルウェーハロット内の各ウェーハの厚みＢを測定すること、
   前記厚みＢと厚みＡとの差分（Ｂ−Ａ）を算出すること、
   同一エピタキシャルウェーハロット内の（Ｂ−Ａ）の平均値および／または（Ｂ−Ａ）のばらつき値を算出すること、
   上記算出された値が予め設定した目標範囲内であるか否かを判定すること、
   を含み、
   前記厚みＡおよび厚みＢを非接触変位測定計により測定し、かつ、
   上記判定により目標範囲外であると判定された場合に製造工程を停止し、上記判定により目標範囲内であると判定された場合に製造工程を継続することを特徴とする、前記製造工程管理方法。
7. 前記シリコンウェーハの抵抗率は２０ｍΩ・ｃｍ超である請求項６に記載の製造工程管理方法。

Images