KR20120140056A - 에피텍셜 웨이퍼 제조 방법 - Google Patents

에피텍셜 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20120140056A
KR20120140056A KR1020110059674A KR20110059674A KR20120140056A KR 20120140056 A KR20120140056 A KR 20120140056A KR 1020110059674 A KR1020110059674 A KR 1020110059674A KR 20110059674 A KR20110059674 A KR 20110059674A KR 20120140056 A KR20120140056 A KR 20120140056A
Authority
KR
South Korea
Prior art keywords
silicon wafer
wafer
edge
silicon
polysilicon
Prior art date
Application number
KR1020110059674A
Other languages
English (en)
Inventor
이탁겸
이형호
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020110059674A priority Critical patent/KR20120140056A/ko
Publication of KR20120140056A publication Critical patent/KR20120140056A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

실시 예는 실리콘 웨이퍼의 에지를 테이퍼링하는 단계, 에지가 테이퍼링된 상기 실리콘 웨이퍼의 전면, 뒷면, 및 에지에 폴리 실리콘을 형성하는 단계, 상기 폴리 실리콘이 증착된 실리콘 웨이퍼에 저온 산화물을 형성하는 단계, 상기 실리콘 웨이퍼의 에지에 위치하는 저온 산화물층을 선택적으로 제거하는 단계, 상기 실리콘 웨이퍼의 전면에 위치하는 폴리 실리콘을 선택적으로 제거하는 단계, 및 상기 실리콘 웨이퍼의 전면에 에피층을 성장시키는 단계를 포함한다.

Description

에피텍셜 웨이퍼 제조 방법{A METHOD OF FABRICATING A EPITAXIAL WAFER}
실시 예는 에피텍셜 웨이퍼 제조 방법에 관한 것이다.
반도체 소자 제조용 재료로서 광범위하게 사용되고 있는 실리콘 웨이퍼는 다결정의 실리콘을 원재료로 하여 만들어진 결정 실리콘 박판을 말한다.
실리콘 웨이퍼는 처리 방법에 따라 폴리시드 웨이퍼(polished wafer), 에피택셜 웨이퍼(epitaxial wafer), SOI 웨이퍼(silicon on insulator wafer), 디퓨즈드 웨이퍼(diffused wafer) 및 수소 어닐 웨이퍼(HI wafer) 등으로 구분될 수 있다.
폴리시드 웨이퍼는 가장 일반적인 웨이퍼로서, 다결정 실리콘을 단결정 원형봉인 잉곳(ingot)으로 만들어 이를 일정한 두께로 절단하고 그리고 연마, 식각, 경면가공, 세정의 공정을 거쳐 생산된다.
에피택셜 웨이퍼는 기존의 실리콘 웨이퍼 표면에 또 다른 단결정층을 성장시킨 웨이퍼를 말하며, 기존의 실리콘 웨이퍼보다 표면 결함이 적고, 불순물의 농도나 종류의 제어가 가능한 특성을 가진다.
SOI 웨이퍼는 실리콘 웨이퍼 속에 절연 박막을 삽입시킨 개념으로 실리콘 웨이퍼 기판 상에 절연막이 형성되고, 다시 그 상에 집적 회로가 제작될 단결정 실리콘 필름이 형성되어 있는 형태의 웨이퍼이다.
디퓨즈드 웨이퍼는 퍼니스 내에서 도펀트(dopant)를 확산시켜 실리콘 웨이퍼 양면에 증착시킨 후, 한 면을 연마한 웨이퍼의 한 종류이다.
수소 어닐 웨이퍼는 실리콘 웨이퍼를 고순도의 수소 가스 분위기에서 고온 처리를 한 것으로서, 실리콘 웨이퍼 표면의 산소 농도를 아주 작게 하여 결점 결함을 제로(zero)에 가깝게 특성을 변화시킨 웨이퍼의 한 종류이다.
실시 예는 크라운 열위 현상을 감소 또는 완화시키고, 디펙(defect) 발생을 억제할 수 있는 에피텍셜 웨이퍼 제조 방법을 제공한다.
실시 예에 따른 에피텍셜 웨이퍼 제조 방법은 실리콘 웨이퍼의 에지를 테이퍼링(Tapering)하는 단계; 에지가 테이퍼링된 상기 실리콘 웨이퍼의 전면(front side), 뒷면(back side), 및 에지(edge)에 폴리 실리콘을 형성하는 단계; 상기 폴리 실리콘이 증착된 실리콘 웨이퍼에 저온 산화물을 형성하는 단계; 상기 실리콘 웨이퍼의 에지에 위치하는 저온 산화물층을 선택적으로 제거하는 단계; 상기 실리콘 웨이퍼의 전면에 위치하는 폴리 실리콘을 선택적으로 제거하는 단계; 및 상기 실리콘 웨이퍼의 전면에 에피층(epitaxial layer)을 성장시키는 단계를 포함한다.
상기 저온 산화물층은 상기 실리콘 웨이퍼의 뒷면과 에지에 위치하는 폴리 실리콘 상에 형성될 수 있다.
상기 실리콘 웨이퍼가 로딩(loading)되는 보트 슬롯(boat slot)을 포함하는 증착 장치를 이용하여 상기 폴리 실리콘을 증착하며, 상기 실리콘 웨이퍼의 뒷면이 상기 보트 슬롯의 상면에 접촉하도록 상기 실리콘 웨이퍼를 상기 보트 슬롯 상에 로딩한 상태에서 상기 폴리 실리콘을 증착할 수 있다.
실시 예는 크라운 열위 현상을 감소 또는 완화시키고, 디펙(defect) 발생을 억제할 수 있는 효과가 있다.
도 1은 실시 예에 따른 에피텍셜 웨이퍼 제조 방법을 나타내는 플로챠트이다.
도 2a 내지 도 2f는 실시 예에 따른 에피텍셜 웨이퍼 제조 방법을 나타내는 공정도이다.
도 3은 서로 다른 조건에 따라 제조된 에피텍셜 웨이퍼에서 발생하는 크라운 열위 현상의 측정 값을 나타낸다.
도 4는 도 3의 크라운 열위 현상을 측정하기 위한 실리콘 웨이퍼의 측정 지점을 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 에피텍셜 웨이퍼 제조 방법을 설명한다.
도 1은 실시 예에 따른 에피텍셜 웨이퍼 제조 방법을 나타내는 플로챠트이고, 도 2a 내지 도 2f는 실시 예에 따른 에피텍셜 웨이퍼 제조 방법을 나타내는 공정도이다. 이하, 도 1 및 도 2a 내지 도 2f를 참조하여 실시 예에 따른 에피텍셜 웨이퍼 제조 방법을 설명한다.
먼저 도 1을 참조하면, 쉐이핑 공정(shaping process)을 수행한다(S110). 쉐이핑 공정은 웨이퍼(wafer)의 형태로 만들고, 평탄도를 형성하는 과정이라고 할 수 있다.
쉐이핑 공정(S110)은 잉곳 성장 공정, 슬라이싱(slicing) 공정, 양면 표면 연삭(Double Disk Surface Grinding) 공정, 래핑(lapping) 공정, 양면 연삭 공정, 및 식각 공정을 포함한다.
잉곳 성장 공정은 잉곳 성장 장치를 이용하여 단결정 원형봉인 잉곳(ingot)을 성장시키는 공정이다. 슬라이싱 공정은 성장된 잉곳을 웨이퍼 형태로 자르는 공정이다. 양면 표면 연삭 공정은 웨이퍼의 두께를 균일화하고, 슬라이싱 공정시 발생한 웨이퍼 전면(front side) 및 뒷면(back side)의 톱니 자국(saw mark) 등을 제거하는 공정이다.
래핑 공정은 슬라이싱시 발생한 웨이퍼의 데미지(damage)를 제거하고 평탄도를 향상시키는 공정이다. 그리고 양면 연삭 공정은 기계적인 연마에 의하여 발생한 데미지(damage)를 제거 또는 완화하는 공정이다. 습식 식각 공정은 웨이퍼의 표면을 가공 처리하는 공정이다.
다음으로 세이핑 공정을 거친 웨이퍼에 대하여 웨이퍼의 평탄도 및 모양을 결정하는 폴리싱 공정(polishing process)을 수행할 수 있다. 이때 연마 공정은 웨이퍼의 양면을 연마하는 양면 연마일 수 있다. 그리고 연마 과정에서 생긴 기계적인 손상을 연삭하여 제거하는 최종 폴리싱(final polishing) 공정을 수행할 수 있다.
이와 같이, 쉐이핑 공정(S110) 및 폴리싱 공정을 수행하여 생산된 웨이퍼를 폴리시드 웨이퍼(polished wafer)라 한다. 이하 폴리시드 웨이퍼를 "실리콘 웨이퍼"라 한다.
다음으로 도 2a를 참조하면, 실리콘 웨이퍼의 에지를 테이퍼링(tapering)한다(S120). 테이퍼링된 실리콘 웨이퍼(10)의 에지(20)는 테이퍼링된 면(22,26), 및 외주면(24)을 포함한다.
제1 테이퍼링 면(22)이 실리콘 웨이퍼의 뒷면(14)과 이루는 각도(θ1) 및 제2 테이퍼링 면(24)이 실리콘 웨이퍼의 전면(12)과 이루는 각도(θ2)는 모두 둔각일 수 있다.
다음으로 도 2b는 참조하면, 증착 장치, 예컨대, LPCVD(Low Pressure Chemical Vapor Deposition) 장치를 이용하여 에지가 테이퍼링된 실리콘 웨이퍼에 폴리 실리콘을 형성한다(S130).
LPCVD 장치는 다수의 보트 슬롯들(boat slots, 110)을 구비하며, 각각의 보트 슬롯(110)에는 낱장의 실리콘 웨이퍼(10)가 로딩(loading)될 수 있다. 그리고 보트 슬롯(110)에 실리콘 웨이퍼(10)가 로딩된 상태에서 증착 가스를 웨이퍼 표면에 흘려줌으로써 기상 증착이 일어나게 되어 실리콘 웨이퍼(10) 표면, 예컨대, 실리콘 웨이퍼(10)의 전면(12), 뒷면(14), 및 에지(20)에 폴리 실리콘(120)이 증착될 수 있다.
실리콘 웨이퍼(10)의 뒷면(14)이 보트 슬롯(110)의 상면(112)에 접촉하도록 실리콘 웨이퍼(10)를 보트 슬롯(110) 상에 로딩한 상태(이하 "백사이드 로딩"이라 한다)에서 폴리 실리콘(120)의 증착이 이루어진다.
일반적으로 실리콘 웨이퍼의 전면이 보트 슬롯의 상면에 접촉하도록 로딩된 상태(이하 "프론트 사이드 로딩"이라 한다)에서 폴리 실리콘, 저온 산화물층, 및 에피층(epitaxial layer)의 성장이 이루어지나, 실시 예는 백사이드 로딩 방식을 사용한다.
다음으로 도 2c를 참조하면, 증착 장치, 예컨대, APCVD(Atmospheric Pressure Chemical Vapor Deposition) 장치를 이용하여 폴리 실리콘(120)이 증착된 실리콘 웨이퍼(110)의 뒷면(14) 및 에지(20)에 저온 산화물(Low temperature Oxide, 130)층을 형성한다(S140).
이때 저온 산화물층(130)은 실리콘 웨이퍼(10)의 뒷면(14)과 에지(20)에 위치하는 폴리 실리콘(120) 상에 형성될 수 있다.
저온 산화물층 형성 공정(S140)은 오토 도핑을 방지하기 위한 공정이다. 오토도핑(auto-doping)은 에피택셜 공정의 가열 사이클 과정에서, 실리콘 웨이퍼의 뒷면을 통하여 실리콘 웨이퍼 내의 도펀트 원자가 실리콘 웨이퍼의 전면에 성장하는 에피텍셜층으로 확산함으로써 에피텍셜층에 의도하지 않은 과잉 도핑 효과를 초래하는 현상을 말한다. 오토도핑에 의하여 에피텍셜층의 저항 분포가 불균일하게 될 수 있다. 이러한 오토도핑은 실리콘 웨이퍼의 에지(edge)에서 가장 두드러지게 나타난다.
일반적으로 폴리 실리콘 증착 후 저온 산화물층 형성 이전에, 노드바이트(nodebite)를 제거하기 위하여 연마 테이프에 의하여 폴리 실리콘이 증착된 웨이퍼의 에지를 폴리싱한다.
여기서 노드바이트(nodebite)는 폴리 실리콘을 실리콘 웨이퍼에 증착하는 과정에서 발생하는 불량 형태로서, 실리콘 웨이퍼와 증착 장치의 보트(Quart boat)에 함께 폴리 실리콘이 증착되기 때문에 발생한다. 즉 실리콘 웨이퍼를 보트로부터 언로딩할 때, 보트와 실리콘 웨이퍼 에지의 접촉 부위에서 성장한 폴리 실리콘이 뜯겨 나감에 따라 실리콘 웨이퍼의 뒷면에 피트(pit) 형태의 노드바이트가 발생할 수 있다. 이러한 노드바이트를 제거하기 위하여 일반적으로 연마 테이프에 의하여 실리콘 웨이퍼의 에지에 위치하는 폴리 실리콘을 제거한다.
그러나 실시 예에서는 실리콘 웨이퍼 에지에 대한 폴리싱 공정을 생략하고, 실리콘 웨이퍼(10)의 에지(20)에 폴리 실리콘(120)이 잔류하는 상태에서 저온 산화물층(130)을 실리콘 웨이퍼(10)에 증착한다.
다음으로 도 2d를 참조하면, 실리콘 웨이퍼(10)의 에지(20)에 위치하는 저온 산화물층(130)을 선택적으로 식각하여 제거한다(S150). 이때 실리콘 웨이퍼(10)의 뒷면(14)에 위치하는 저온 산화물(130)은 잔류한다. 그리고 실리콘 웨이퍼(10) 에지(20)에 위치하는 저온 산화물층(130)이 제거됨에 따라 실리콘 웨이퍼(10)의 에지(20)에 위치하는 폴리 실리콘(120)이 노출될 수 있다.
다음으로 도 2e를 참조하면, 실리콘 웨이퍼(10)의 전면(12)에 위치하는 폴리 실리콘(120)을 선택적으로 제거한다. 연마 장치를 이용하여 실리콘 웨이퍼(10)의 전면(12)에 위치하는 폴리 실리콘(120)을 선택적으로 연마하여 제거할 수 있다. 폴리 실리콘(120)이 선택적으로 제거됨에 따라 실리콘 웨이퍼(10)의 전면(12)이 노출될 수 있다.
다음으로 도 2f를 참조하면, 노출된 실리콘 웨이퍼(10)의 전면(12)에 에피층(epitaxial layer, 140)을 성장시킨다.
도 3은 서로 다른 조건에 따라 제조된 에피텍셜 웨이퍼에서 발생하는 크라운 열위 현상의 측정 값을 나타내고, 도 4는 도 3의 크라운 열위 현상을 측정하기 위한 실리콘 웨이퍼의 측정 지점을 나타낸다.
여기서 크라운(crown) 열위 현상이란 실리콘 웨이퍼의 에지의 다른 결정 방위에 기인하여, 에피층 성장시 실리콘 웨이퍼의 에지에 나타나는 이상 성장을 말한다. 크라운 열위 현상에 의한 이상 성장으로 인하여 실리콘 웨이퍼의 에지는 비정상적으로 볼록한 형태가 되며, 이로 인하여 Fab 공정에서 실리콘 웨이퍼 로딩시 포커싱(Focusing)이 틀어지는 원인이 될 수 있다.
조건 3이 실시 예에 따라 제조된 에피텍셜 웨이퍼에 대해 검사한 크라운 측정 값이다.
그리고 조건 1에서는 실리콘 웨이퍼의 에지가 라운드한 형태이고, 실리콘 웨이퍼의 에지에 위치하는 폴리 실리콘을 제거한다. 즉 도 2a에 도시된 실시 예의 테이퍼링된 실리콘 웨이퍼의 에지와 달리, 조건 1에서는 실리콘 웨이퍼의 에지가 라운드한 형태이다. 또한 조건 1에서는 실시 예의 도 2b에 도시된 폴리 실리콘 형성 공정(S130)과 도 2c에 도시된 저온 산화물층 형성 공정(S140) 사이에 실리콘 웨이퍼의 에지에 위치하는 폴리 실리콘을 제거하는 공정이 추가적으로 수행한다.
그리고 조건 2에서는 실시 예와 달리 실리콘 웨이퍼의 에지가 라운드한 형태이나, 실시 예와 동일하게 실리콘 웨이퍼의 에지에 위치하는 폴리 실리콘을 제거하지 않는다.
조건 4에서는 실시 예와 동일하게 실리콘 웨이퍼의 에지를 테이퍼링하는 공정을 수행하지만, 실시 예와 달리 폴리 실리콘 형성 공정(S130)과 저온 산화물층 형성 공정(S140) 사이에 실리콘 웨이퍼의 에지에 위치하는 폴리 실리콘을 제거하는 공정을 추가적으로 수행한다.
도 3은 각각의 조건에 따라 성장된 에피텍셜 웨이퍼의 4군데 부위들(Top, Bpttom, Left, Right)에 대하여 측정된 크라운 측정 값들 및 이들의 평균값(Avg)을 나타낸다. 도 3을 참조하면, 좌측 부분(Left)의 경우에는 조건 4, 조건 1, 조건 3, 및 조건 2의 순서로 크라운 측정 값이 작지만, 나머지 다른 부분들(Top, Bottom, Right)에 대해서는 조건 3의 경우에 가장 크라운 측정 값이 작다.
또한 4군데 부위들에 대한 평균 값을 비교하면, 조건 3의 크라운 평균 값이 가장 작다. 따라서 실시 예에 따라 에피텍셜 웨이퍼를 제조할 경우, 다른 조건들과 비교할 때, 크라운 열위 현상을 감소 또는 완화시킬 수 있다.
또한 실시 예에 따라 에피층을 성장한 후에 노드바이트 발생 부위, 보트 슬롯의 상면과 접촉하는 실리콘 웨이퍼의 부분에 슬립(slip), 및 비정상 성장(abnormal growth) 등의 디펙(defect) 발생을 억제할 수 있다.
일반적으로 슬립은 실리콘 결정의 한 부분이 다른 부분과 관련되어 전단 변형이 일어나는 것으로, 에피층 성장 공정 시 열 스트레스(Thermal stress)에 의하여 발생할 수 있다. 또한 비정상 성장은 에피층 성장 공정시, 표면 이상 물질 또는 손상(Damage)에 의하여 에피층이 부분적으로 비정상적인 성장을 하는 것이다.
그러나 실시 예에 따른 에피텍셜 웨이퍼 제조 방법에 따르면, 도 3에 도시된 실험적 결과에 따라 크라운 열위 현상을 감소 또는 완화시킬 수 있으며, 슬립, 및 비정상 성장(abnormal growth) 등의 디펙(defect) 발생을 억제할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 실리콘 웨이퍼 12: 실리콘 웨이퍼 전면
14: 실리콘 웨이퍼 뒷면 22,26: 테이퍼링 면
24: 외주면 110: 보트 슬롯
120: 폴리 실리콘 130: 저온 산화물층
140: 에피층.

Claims (3)

  1. 실리콘 웨이퍼의 에지를 테이퍼링(Tapering)하는 단계;
    에지가 테이퍼링된 상기 실리콘 웨이퍼의 전면(front side), 뒷면(back side), 및 에지(edge)에 폴리 실리콘을 형성하는 단계;
    상기 폴리 실리콘이 증착된 실리콘 웨이퍼에 저온 산화물을 형성하는 단계;
    상기 실리콘 웨이퍼의 에지에 위치하는 저온 산화물층을 선택적으로 제거하는 단계;
    상기 실리콘 웨이퍼의 전면에 위치하는 폴리 실리콘을 선택적으로 제거하는 단계; 및
    상기 실리콘 웨이퍼의 전면에 에피층(epitaxial layer)을 성장시키는 단계를 포함하는 에피텍셜 웨이퍼 제조 방법.
  2. 제1항에 있어서,
    상기 저온 산화물층은 상기 실리콘 웨이퍼의 뒷면과 에지에 위치하는 폴리 실리콘 상에 형성되는 에피텍셜 웨이퍼 제조 방법.
  3. 제1항에 있어서,
    상기 실리콘 웨이퍼가 로딩(loading)되는 보트 슬롯(boat slot)을 포함하는 증착 장치를 이용하여 상기 폴리 실리콘을 증착하며,
    상기 실리콘 웨이퍼의 뒷면이 상기 보트 슬롯의 상면에 접촉하도록 상기 실리콘 웨이퍼를 상기 보트 슬롯 상에 로딩한 상태에서 상기 폴리 실리콘을 증착하는 에피텍셜 웨이퍼 제조 방법.
KR1020110059674A 2011-06-20 2011-06-20 에피텍셜 웨이퍼 제조 방법 KR20120140056A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110059674A KR20120140056A (ko) 2011-06-20 2011-06-20 에피텍셜 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110059674A KR20120140056A (ko) 2011-06-20 2011-06-20 에피텍셜 웨이퍼 제조 방법

Publications (1)

Publication Number Publication Date
KR20120140056A true KR20120140056A (ko) 2012-12-28

Family

ID=47906215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110059674A KR20120140056A (ko) 2011-06-20 2011-06-20 에피텍셜 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR20120140056A (ko)

Similar Documents

Publication Publication Date Title
KR101729474B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
CN109727884B (zh) 用于预测硅晶片氧化物层厚度的方法
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
TWI400743B (zh) Silicon wafer and its manufacturing method
KR20140034151A (ko) 실리콘 웨이퍼의 제조방법
JPH1050715A (ja) シリコンウェーハとその製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP2001253797A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP5045095B2 (ja) 半導体デバイスの製造方法
JP2003059933A (ja) シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2012174935A (ja) エピタキシャルウェーハの製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP2012204369A (ja) エピタキシャルウェーハの製造方法
KR20120140056A (ko) 에피텍셜 웨이퍼 제조 방법
TWI384563B (zh) 晶背之封裝結構
JP4092993B2 (ja) 単結晶育成方法
US20220148925A1 (en) Wafer evaluation method
US20230073641A1 (en) Manufacturing method for semiconductor silicon wafer
JP7334698B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP3965931B2 (ja) シリコンエピタキシャルウエーハの製造方法
KR20090116646A (ko) 실리콘 웨이퍼 및 이의 제조방법
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
EP2816587A1 (en) Method for manufacturing silicon epitaxial wafers
KR100862856B1 (ko) 실리콘웨이퍼 제조 방법
JP2022067962A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination