JP2811723B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2811723B2 JP2811723B2 JP1068276A JP6827689A JP2811723B2 JP 2811723 B2 JP2811723 B2 JP 2811723B2 JP 1068276 A JP1068276 A JP 1068276A JP 6827689 A JP6827689 A JP 6827689A JP 2811723 B2 JP2811723 B2 JP 2811723B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- heating
- chamber
- nitriding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば不揮発性半導体メモリのエンデュ
ランス（書き込みおよび消去の繰り返し回数）特性、さ
らにトンネル酸化膜の絶縁破壊特性が改善されるように
した半導体装置の製造方法に関する。
ランス（書き込みおよび消去の繰り返し回数）特性、さ
らにトンネル酸化膜の絶縁破壊特性が改善されるように
した半導体装置の製造方法に関する。
E2PROMにあっては、書き込みおよび消去の繰り返し回
数が増加するにしたがって、スレッショルド時間VTが低
下するものであり、VTウインドが狭まる性質を有する。
そして、このスレッショルド電圧VTの低下は、トンネル
酸化膜が薄い程少なくなり、良好なエンデュランス特性
を有するようになるものであるが、トンネル酸化膜を薄
くするように構成すると、この酸化膜の欠陥密度が増加
するようになると考えられる絶縁破壊寿命が弱くなる傾
向にある。
数が増加するにしたがって、スレッショルド時間VTが低
下するものであり、VTウインドが狭まる性質を有する。
そして、このスレッショルド電圧VTの低下は、トンネル
酸化膜が薄い程少なくなり、良好なエンデュランス特性
を有するようになるものであるが、トンネル酸化膜を薄
くするように構成すると、この酸化膜の欠陥密度が増加
するようになると考えられる絶縁破壊寿命が弱くなる傾
向にある。
そこで、エンデュランス特性および絶縁破壊寿命特性
を同時に改善できる技術の開発が期待されており、その
為に、本発明者達は共に特願昭62−275491号に示される
技術を提案した。
を同時に改善できる技術の開発が期待されており、その
為に、本発明者達は共に特願昭62−275491号に示される
技術を提案した。
本発明は、そのような背景のもとで創案されたもので
あり、半導体基板上に形成される酸化膜の膜質を改善す
ることにより、例えば不揮発性半導体メモリにおけるエ
ンデュランス特性および絶縁破壊寿命特性をより一層改
善することを目的としている。
あり、半導体基板上に形成される酸化膜の膜質を改善す
ることにより、例えば不揮発性半導体メモリにおけるエ
ンデュランス特性および絶縁破壊寿命特性をより一層改
善することを目的としている。
上記の目的を達成する為に、本発明の半導体装置の製
造方法は、 半導体基板の表面上に酸化膜を形成する工程と、 窒素系の反応ガスが導入されたチャンバ内にて急速に
加熱して窒化を行い、前記酸化膜の両面に窒化酸化膜を
形成する工程と、 前記チャンバ内を減圧すると共に加熱を行い、前記窒
化酸化膜中の未反応残留物を除去する工程と を備えることを特徴としている。
造方法は、 半導体基板の表面上に酸化膜を形成する工程と、 窒素系の反応ガスが導入されたチャンバ内にて急速に
加熱して窒化を行い、前記酸化膜の両面に窒化酸化膜を
形成する工程と、 前記チャンバ内を減圧すると共に加熱を行い、前記窒
化酸化膜中の未反応残留物を除去する工程と を備えることを特徴としている。
又、未反応残留物を除去する工程は、 前記チャンバ内に不活性ガスを導入すると共に加熱を
行い、前記窒化酸化膜中の未反応残留物を除去する工程
としても良い。
行い、前記窒化酸化膜中の未反応残留物を除去する工程
としても良い。
又、前記窒化における窒化時間ｔおよび窒化温度ｙの
関係が、 ｙ≦−162log t＋1392 上式を満足するようにしても良い。
関係が、 ｙ≦−162log t＋1392 上式を満足するようにしても良い。
以下、図面を参照してこの発明の一実施例を説明す
る。第１図はE2PROMのトンネル酸化膜を形成する工程を
示しているもので、まず、シリコン半導体ウエハが処理
用のチャンバ内に設定される。そして、このように半導
体ウエハがチャンバ内に設定された状態で、このチャン
バ内を減圧排気する第１の工程11を実行する。このよう
にしてチャンバ内が真空状態に排気されたならば、この
チャンバ内に第２の工程12で示すようにH2,HCl等の反応
ガスを導入し、このチャンバ内を昇温する第３の工程13
を実行するもので、この第３の工程13によって、半導体
ウエハの表面に空気中や薬品処理によって形成された質
の悪い自然酸化膜を除去する。例えば、この第３の工程
13にあっては、1150℃の温度で60秒間の処理が行われ
る。そして、このような自然酸化膜の除去処理が行われ
たならば、第４の工程14で降温動作が実行される。
る。第１図はE2PROMのトンネル酸化膜を形成する工程を
示しているもので、まず、シリコン半導体ウエハが処理
用のチャンバ内に設定される。そして、このように半導
体ウエハがチャンバ内に設定された状態で、このチャン
バ内を減圧排気する第１の工程11を実行する。このよう
にしてチャンバ内が真空状態に排気されたならば、この
チャンバ内に第２の工程12で示すようにH2,HCl等の反応
ガスを導入し、このチャンバ内を昇温する第３の工程13
を実行するもので、この第３の工程13によって、半導体
ウエハの表面に空気中や薬品処理によって形成された質
の悪い自然酸化膜を除去する。例えば、この第３の工程
13にあっては、1150℃の温度で60秒間の処理が行われ
る。そして、このような自然酸化膜の除去処理が行われ
たならば、第４の工程14で降温動作が実行される。
このようにしてチャンバ内の温度が降下されたなら
ば、第５の工程15でチャンバ内を減圧排気し、さらに第
６の工程16でチャンバ内にO2（酸素）を導入する。この
ようにチャンバ内の半導体ウエハが酸素雰囲気内に設定
されたならば、第７の工程17でこのチャンバ内の半導体
ウエハを昇温し、この半導体ウエハの表面にシリコン酸
化膜を形成させるようにする。この場合、この工程17に
おける昇温処理は、例えばハロゲンランプを用いて行
い、急速に昇温されるようにし、半導体ウエハの表面を
急速酸化させることによって、シリコン酸化膜が形成さ
れるようにしている。
ば、第５の工程15でチャンバ内を減圧排気し、さらに第
６の工程16でチャンバ内にO2（酸素）を導入する。この
ようにチャンバ内の半導体ウエハが酸素雰囲気内に設定
されたならば、第７の工程17でこのチャンバ内の半導体
ウエハを昇温し、この半導体ウエハの表面にシリコン酸
化膜を形成させるようにする。この場合、この工程17に
おける昇温処理は、例えばハロゲンランプを用いて行
い、急速に昇温されるようにし、半導体ウエハの表面を
急速酸化させることによって、シリコン酸化膜が形成さ
れるようにしている。
ここで、第７の工程17における昇温・酸化処理は、例
えば1150℃で行われ、70〜90Åの膜厚のシリコン酸化膜
が形成されるようにしている。
えば1150℃で行われ、70〜90Åの膜厚のシリコン酸化膜
が形成されるようにしている。
このように半導体ウエハの表面にシリコン酸化膜が形
成されたならば、上記チャンバ内を第８の工程18で降温
し、さらに第９の工程19で減圧排気する。
成されたならば、上記チャンバ内を第８の工程18で降温
し、さらに第９の工程19で減圧排気する。
このようにシリコン酸化膜が表面に形成されたシリコ
ン半導体ウエハの設定されるチャンバ内には、次の第10
工程20で窒化反応ガスNH3を導入する。そして、第11工
程21で例えばハロゲンランプを用いた急速加熱手段によ
って急速昇温させ、急速窒化させる。この窒化工程は、
例えば1150℃で10秒間行われる。このようにして窒化処
理が行われたならば、第12工程22で降温処理し、さらに
第13工程23においてチャンバ内を10-3Torr〜数十Torr程
度まで減圧するか、窒素等の不活性ガスを導入する。そ
して、第14工程24においてハロゲンランプを用いた急速
加熱手段によって、900〜1200℃にまで30〜300秒間に急
速昇温させ、安定化処理を行う。その後、第15工程25で
降温処理し、さらに第16工程26でチャンバ内に窒素を導
入し、半導体ウエハを取り出すようにする。
ン半導体ウエハの設定されるチャンバ内には、次の第10
工程20で窒化反応ガスNH3を導入する。そして、第11工
程21で例えばハロゲンランプを用いた急速加熱手段によ
って急速昇温させ、急速窒化させる。この窒化工程は、
例えば1150℃で10秒間行われる。このようにして窒化処
理が行われたならば、第12工程22で降温処理し、さらに
第13工程23においてチャンバ内を10-3Torr〜数十Torr程
度まで減圧するか、窒素等の不活性ガスを導入する。そ
して、第14工程24においてハロゲンランプを用いた急速
加熱手段によって、900〜1200℃にまで30〜300秒間に急
速昇温させ、安定化処理を行う。その後、第15工程25で
降温処理し、さらに第16工程26でチャンバ内に窒素を導
入し、半導体ウエハを取り出すようにする。
第２図は上記のようなトンネル酸化膜の形成処理を行
う装置の概略的な構成を示しているもので、石英チャン
バ31内にシリコン半導体ウエハ32が挿入され、支持設定
されるようになっている。このチャンバ31にはガス導入
口33および34が形成され、導入口33からN2が導入され、
導入口34からNH3,O3,H2,HCl,Cl2等の反応ガスが選択的
に導入されるようになっている。そして、このチャンバ
31にはさらに排出口35が形成されていて、この排出口35
から図示されない真空ポンプによって、チャンバ31内が
選択的に減圧排気処理されるようにしている。
う装置の概略的な構成を示しているもので、石英チャン
バ31内にシリコン半導体ウエハ32が挿入され、支持設定
されるようになっている。このチャンバ31にはガス導入
口33および34が形成され、導入口33からN2が導入され、
導入口34からNH3,O3,H2,HCl,Cl2等の反応ガスが選択的
に導入されるようになっている。そして、このチャンバ
31にはさらに排出口35が形成されていて、この排出口35
から図示されない真空ポンプによって、チャンバ31内が
選択的に減圧排気処理されるようにしている。
ここで、上記石英チャンバ31の外周部には、ハロゲン
ランプ36による加熱機構が設けられているもので、この
ハロゲンランプ36によってシリコン半導体ウエハ32が急
速に加熱制御されるようにしている。
ランプ36による加熱機構が設けられているもので、この
ハロゲンランプ36によってシリコン半導体ウエハ32が急
速に加熱制御されるようにしている。
尚、詳細は図示されていないが、石英チャンバ31内で
上記加熱温度が観測されているものであり、その加熱温
度が目標温度状態に設定されるようにハロゲンランプ36
が制御されるものである。また、加熱源としては、ハロ
ゲンランプに代わりアークランプが適宜使用でき、ラン
プアニールによる急速加熱が可能となる。
上記加熱温度が観測されているものであり、その加熱温
度が目標温度状態に設定されるようにハロゲンランプ36
が制御されるものである。また、加熱源としては、ハロ
ゲンランプに代わりアークランプが適宜使用でき、ラン
プアニールによる急速加熱が可能となる。
第３図は第１図で示したトンネル酸化膜の形成処理作
業における各工程の温度状態およびチャンバ31内の気圧
の状態を示している。尚、第13工程23は減圧処理したも
のを示している。
業における各工程の温度状態およびチャンバ31内の気圧
の状態を示している。尚、第13工程23は減圧処理したも
のを示している。
第４図は上記のようにしてトンネル酸化膜の形成され
るE2PROMの１記憶素子部分の断面構成を示しているもの
で、シリコン半導体基板41の主表面部に対応して形成さ
れたソース42およびドレイン43の領域部に対応して、た
とえばドライO2中で熱酸化し、200〜500ÅのSiO2を形成
し、ゲート絶縁膜44を形成する。次に、このゲート絶縁
膜44を部分的に除去し、本発明によるトンネル酸化膜46
を形成する。そして、ゲート絶縁膜44を介してポリシリ
コンによるフローティングゲート45が形成されている。
尚、このフローティングゲート45は、いわゆるLPCVD法
にて1500〜4000ÅのPolySiを形成し、引き続き900〜100
0℃でPOCl3不純物拡散源、またはイオン注入でリン、As
等を導入し、写真しょっこく法にて形成する。そして、
このフローティングゲート45と上記ドレイン43との間
に、シリコン酸化薄膜によってトンネル酸化膜46が形成
されるようにしている。そして、上記フローティングゲ
ート45の上に、熱酸化によりフローティングゲート45を
酸化して形成された絶縁膜47を介し、ポリシリコンによ
るコントロールゲート48が形成されるものである。尚、
このコントロールゲート48はフローティングゲート45と
同様に形成できる。
るE2PROMの１記憶素子部分の断面構成を示しているもの
で、シリコン半導体基板41の主表面部に対応して形成さ
れたソース42およびドレイン43の領域部に対応して、た
とえばドライO2中で熱酸化し、200〜500ÅのSiO2を形成
し、ゲート絶縁膜44を形成する。次に、このゲート絶縁
膜44を部分的に除去し、本発明によるトンネル酸化膜46
を形成する。そして、ゲート絶縁膜44を介してポリシリ
コンによるフローティングゲート45が形成されている。
尚、このフローティングゲート45は、いわゆるLPCVD法
にて1500〜4000ÅのPolySiを形成し、引き続き900〜100
0℃でPOCl3不純物拡散源、またはイオン注入でリン、As
等を導入し、写真しょっこく法にて形成する。そして、
このフローティングゲート45と上記ドレイン43との間
に、シリコン酸化薄膜によってトンネル酸化膜46が形成
されるようにしている。そして、上記フローティングゲ
ート45の上に、熱酸化によりフローティングゲート45を
酸化して形成された絶縁膜47を介し、ポリシリコンによ
るコントロールゲート48が形成されるものである。尚、
このコントロールゲート48はフローティングゲート45と
同様に形成できる。
このように構成されるE2PROMにあっては、70〜90Å程
度のトンネル酸化膜46を通して、電子をフローティング
ゲート45に出し入れすることによって、データの書き込
みおよび消去動作が行われる。
度のトンネル酸化膜46を通して、電子をフローティング
ゲート45に出し入れすることによって、データの書き込
みおよび消去動作が行われる。
例えば、フローティングゲート45に電子を入れるデー
タの書き込み動作時にあっては、コントロールゲート48
に18〜25Vの電圧を印加設定し、ドレイン43、ソース4
2、および基板41を0Vに設定する。また、消去のために
フローティングゲート45から電子を抜くためには、コン
トロールゲート48、ソース42および基板41を0Vに設定
し、ドレイン43に18〜25Vの電圧を印加設定するもので
ある。
タの書き込み動作時にあっては、コントロールゲート48
に18〜25Vの電圧を印加設定し、ドレイン43、ソース4
2、および基板41を0Vに設定する。また、消去のために
フローティングゲート45から電子を抜くためには、コン
トロールゲート48、ソース42および基板41を0Vに設定
し、ドレイン43に18〜25Vの電圧を印加設定するもので
ある。
このようなE2PROMにおいて、高電圧の制御によってデ
ータの書き込みおよび消去のデバイス動作を円滑に実行
させるためには、トンネル酸化膜46が重要となる。
ータの書き込みおよび消去のデバイス動作を円滑に実行
させるためには、トンネル酸化膜46が重要となる。
上記のようにして形成されるようになるトンネル酸化
膜43にあっては、その構造は第５図で示すバンドタイア
グラムのようになるものであり、トンネル酸化膜の表面
およびシリコン基板の界面側が、ナイトライデッドオキ
サイド化（窒化酸化）された構造となる。したがって、
この図の破線で示すように、このトンネル酸化膜が酸化
シリコン（SiO2）膜のみによる場合よりも、このトンネ
ル酸化膜の表面および界面部でのトンネル部のバリアハ
イトが低くされるようになる。
膜43にあっては、その構造は第５図で示すバンドタイア
グラムのようになるものであり、トンネル酸化膜の表面
およびシリコン基板の界面側が、ナイトライデッドオキ
サイド化（窒化酸化）された構造となる。したがって、
この図の破線で示すように、このトンネル酸化膜が酸化
シリコン（SiO2）膜のみによる場合よりも、このトンネ
ル酸化膜の表面および界面部でのトンネル部のバリアハ
イトが低くされるようになる。
このような、シリコン酸化膜の両面にナイトライデッ
ドオキサイドの膜が形成されるような３層構造とされる
トンネル酸化膜は、前記第７の工程17で形成されたシリ
コン酸化膜を、第10工程20、さらに第21工程21で示すよ
うに、NH3ガス雰囲気で、ハロゲンランプによって急速
加熱することにより、構成できるものである。
ドオキサイドの膜が形成されるような３層構造とされる
トンネル酸化膜は、前記第７の工程17で形成されたシリ
コン酸化膜を、第10工程20、さらに第21工程21で示すよ
うに、NH3ガス雰囲気で、ハロゲンランプによって急速
加熱することにより、構成できるものである。
例えば、文献（Yasushi Naito et al,J.Vac.Technol.
B5（３）,May/Jun 1987,P633）においては、上記のよう
な窒化手段が示されているもので、窒化時間の短いとき
は、シリコン酸化膜の表面および界面にナイトライデッ
ドオキサイドが形成され、時間の経過と共に酸化膜全体
がナイトライデッドオキサイド化されるようになる。そ
して、このことは本件発明者等においても確認された。
B5（３）,May/Jun 1987,P633）においては、上記のよう
な窒化手段が示されているもので、窒化時間の短いとき
は、シリコン酸化膜の表面および界面にナイトライデッ
ドオキサイドが形成され、時間の経過と共に酸化膜全体
がナイトライデッドオキサイド化されるようになる。そ
して、このことは本件発明者等においても確認された。
そして、第５図で示されたようにナイトライデッドオ
キサイド層を両面に有する３層構造のトンネル酸化膜と
した場合、この絶縁膜の電子トラップ量が少なくなり、
かつこのトンネル酸化膜が酸化シリコンのみの場合のと
きよりも、絶縁破壊特性が優れたものとなることが確認
された。
キサイド層を両面に有する３層構造のトンネル酸化膜と
した場合、この絶縁膜の電子トラップ量が少なくなり、
かつこのトンネル酸化膜が酸化シリコンのみの場合のと
きよりも、絶縁破壊特性が優れたものとなることが確認
された。
第６図はその実験により得られた結果を示しているも
ので、この例は電流密度Ｊが“Ｊ＝64mA/cm2"とし、ト
ンネル酸化膜の厚さTOXが80Åの場合である。
ので、この例は電流密度Ｊが“Ｊ＝64mA/cm2"とし、ト
ンネル酸化膜の厚さTOXが80Åの場合である。
すなわち、この第６図から明らかなように、曲線Ａで
示す例は、急速窒化時間を“０秒”とした場合であり、
実質的に急速窒化工程が行われなかった例であり、時間
の経過と共に電圧Vgが増加する。ここで、電圧Vgはトン
ネル酸化膜中にトラップされた電荷量に対応するもので
ある。
示す例は、急速窒化時間を“０秒”とした場合であり、
実質的に急速窒化工程が行われなかった例であり、時間
の経過と共に電圧Vgが増加する。ここで、電圧Vgはトン
ネル酸化膜中にトラップされた電荷量に対応するもので
ある。
これに対して、温度1150℃で10秒間急速窒化した場
合、および同温度で30秒間急速窒化した場合には、この
図で曲線ＢおよびＣで示すように、Vgがほとんど増加し
ない。しかし、曲線Ｄで示すように100秒間急速窒化処
理を行うと、急速にVgが増加するようになる。
合、および同温度で30秒間急速窒化した場合には、この
図で曲線ＢおよびＣで示すように、Vgがほとんど増加し
ない。しかし、曲線Ｄで示すように100秒間急速窒化処
理を行うと、急速にVgが増加するようになる。
両面にナイトライデッドオキサイドの層を有する３層
構造となった場合には、電子のトラップ量が少ない状態
に保たれるものであり、エンデュランス特性におけるス
レッショルド電圧の低下は少ないものであり、データの
書き込みおよび消去の繰り返し回数が増加しても、その
書き込みおよび消去特性が安定に保たれるようになる。
構造となった場合には、電子のトラップ量が少ない状態
に保たれるものであり、エンデュランス特性におけるス
レッショルド電圧の低下は少ないものであり、データの
書き込みおよび消去の繰り返し回数が増加しても、その
書き込みおよび消去特性が安定に保たれるようになる。
第７図はエンデュランス特性の状態を示したもので、
この図においてはＡはトンネル酸化膜の厚さが100Å
で、1150℃で30秒間急速窒化した場合のものであり、ス
レッショルド電圧VTが書き込みおよび消去を繰り返して
もほとんど低下しない。これに対してＢで示す急速窒化
を行わず、ナイトライデッドオキサイド層が存在しない
場合には、書き込みおよび消去動作の繰り返しと共に、
スレッショルド電圧VTが低下し、VTウインドが狭くなる
ものである。この図から急速窒化を行えばVTの変動を抑
制できるという傾向がわかる。
この図においてはＡはトンネル酸化膜の厚さが100Å
で、1150℃で30秒間急速窒化した場合のものであり、ス
レッショルド電圧VTが書き込みおよび消去を繰り返して
もほとんど低下しない。これに対してＢで示す急速窒化
を行わず、ナイトライデッドオキサイド層が存在しない
場合には、書き込みおよび消去動作の繰り返しと共に、
スレッショルド電圧VTが低下し、VTウインドが狭くなる
ものである。この図から急速窒化を行えばVTの変動を抑
制できるという傾向がわかる。
このように、トンネル酸化膜の両面にナイトライデッ
ドオキサイド層を有する３層構造を形成することによ
り、エンデュランス特性および絶縁破壊寿命特性が改善
されるものであるが、本実施例においては第13,14工程2
3,24にて説明したように、急速窒化（工程21）の後に加
熱工程を行っており、それらの特性がさらに改善され
る。以下にそのことを説明する。
ドオキサイド層を有する３層構造を形成することによ
り、エンデュランス特性および絶縁破壊寿命特性が改善
されるものであるが、本実施例においては第13,14工程2
3,24にて説明したように、急速窒化（工程21）の後に加
熱工程を行っており、それらの特性がさらに改善され
る。以下にそのことを説明する。
第11工程21にて急速窒化した後のトンネル酸化膜中に
は、未反応のNHx、水素、HyO化合物等が残留しており、
これらの残留物が膜中に含まれた状態であると、電子の
トラップが増加するようになり、電子のトラップにより
絶縁破壊時間が短くなるという不具合がある。しかしな
がら、本実施例によると、加熱工程を行うことにより、
第８図（ａ）〜（ｃ）に示すように前述した未反応の残
留物を効果的に除去できる。第８図はオージェ分析によ
りトンネル酸化膜の深さ方向の窒素濃度を測定したグラ
フであり、（ａ）は第11工程21における窒化温度が1050
℃である試料についての特性、（ｂ）は1150℃の特性、
（ｃ）は1250℃の特性である。又、図中点線は加熱工程
を施さない試料についての特性であり、実線は加熱工程
を施した試料についての特性である。尚、この実験は電
気炉を用いて1000℃にて10分間、加熱工程を行ったもの
である。この図からわかるように、加熱工程を施した試
料は、施さない試料より膜中の窒素濃度が低くなってお
り、その傾向は窒化温度が高い試料ほど顕著である。こ
こで、膜中の水素濃度はその原子が軽い為に実測できな
いが、第９図から窒素が除去されていることにより、窒
素原子より小さな水素原子はより効果的に除去されてい
ると判断できる。
は、未反応のNHx、水素、HyO化合物等が残留しており、
これらの残留物が膜中に含まれた状態であると、電子の
トラップが増加するようになり、電子のトラップにより
絶縁破壊時間が短くなるという不具合がある。しかしな
がら、本実施例によると、加熱工程を行うことにより、
第８図（ａ）〜（ｃ）に示すように前述した未反応の残
留物を効果的に除去できる。第８図はオージェ分析によ
りトンネル酸化膜の深さ方向の窒素濃度を測定したグラ
フであり、（ａ）は第11工程21における窒化温度が1050
℃である試料についての特性、（ｂ）は1150℃の特性、
（ｃ）は1250℃の特性である。又、図中点線は加熱工程
を施さない試料についての特性であり、実線は加熱工程
を施した試料についての特性である。尚、この実験は電
気炉を用いて1000℃にて10分間、加熱工程を行ったもの
である。この図からわかるように、加熱工程を施した試
料は、施さない試料より膜中の窒素濃度が低くなってお
り、その傾向は窒化温度が高い試料ほど顕著である。こ
こで、膜中の水素濃度はその原子が軽い為に実測できな
いが、第９図から窒素が除去されていることにより、窒
素原子より小さな水素原子はより効果的に除去されてい
ると判断できる。
このように加熱工程によりトンネル酸化膜中の未反応
残留物を除去できるので、電子のトラップ量を低減する
ことができ、延いてはE2PROMの特性を良好にならしめ
る。尚、第13工程23において減圧と不活性ガスとの両工
程を比較した場合、減圧を行った方が十分に未反応残留
物を除去できるので、望ましい。
残留物を除去できるので、電子のトラップ量を低減する
ことができ、延いてはE2PROMの特性を良好にならしめ
る。尚、第13工程23において減圧と不活性ガスとの両工
程を比較した場合、減圧を行った方が十分に未反応残留
物を除去できるので、望ましい。
ところで、シリコン酸化膜を急速窒化処理することに
よって、この酸化膜の両面にナイトライデッドオキサイ
ド層を形成するような３層構造のトンネル酸化膜とした
場合、エンデュランス特性、さらに絶縁破壊寿命特性が
改善されるのは、次のような理由からと思われる。
よって、この酸化膜の両面にナイトライデッドオキサイ
ド層を形成するような３層構造のトンネル酸化膜とした
場合、エンデュランス特性、さらに絶縁破壊寿命特性が
改善されるのは、次のような理由からと思われる。
すなわち、トンネル酸化膜部分がシリコン酸化膜のみ
によって構成された場合には、Si基板と上記トンネル酸
化膜を構成するSiO2との界面近傍に、歪んだいわゆるSi
−Ｏのトラップの原因といわれるストレインボンドが存
在するが、急速窒化処理を行い、ある量の窒化酸化膜
（ナイトロオキサイド）が界面近傍に形成されると、こ
の界面部の歪が減少し、トラップの減少現象がおこると
考えられる。さらに、このナイトライデッドオキサイド
酸化膜よりもバリアハイトが低いものであり、したがっ
て全体としてトンネル膜が厚いにもかかわらず、見掛け
上で薄い膜として考えられるようになり、上記理由によ
るトラップの減少とあわせてさらにトラップが少なくな
るものと考えられる。
によって構成された場合には、Si基板と上記トンネル酸
化膜を構成するSiO2との界面近傍に、歪んだいわゆるSi
−Ｏのトラップの原因といわれるストレインボンドが存
在するが、急速窒化処理を行い、ある量の窒化酸化膜
（ナイトロオキサイド）が界面近傍に形成されると、こ
の界面部の歪が減少し、トラップの減少現象がおこると
考えられる。さらに、このナイトライデッドオキサイド
酸化膜よりもバリアハイトが低いものであり、したがっ
て全体としてトンネル膜が厚いにもかかわらず、見掛け
上で薄い膜として考えられるようになり、上記理由によ
るトラップの減少とあわせてさらにトラップが少なくな
るものと考えられる。
しかしながら、全体がナイトライデッドオキサイド化
されると歪が増え、トラップ量が著しく増加するように
なり、最適範囲が存在することがわかった。
されると歪が増え、トラップ量が著しく増加するように
なり、最適範囲が存在することがわかった。
第９図は、窒化（RTN）温度ｙと急速窒化（RTN）時間
ｔとの関係を表す実測データであり、実験はYHP製4140B
のパラメータアナライザ装置を用いて、室温にてゲート
に正電位を印加して電流密度Ｊ＝64mA/cm2の電流を流
し、TDDB絶縁破壊時間を測定した。尚、使用した資料の
トンネル酸化膜厚は、80±10Åであり、又、このトンネ
ル酸化膜には前述した第13,14工程23,24による加熱工程
を施してある。トンネル酸化膜を窒化することなく形成
した試料の平均破壊時間を１として、図中×プロットは
破壊時間が１より小さいもの、一重丸ブロットは１より
大きいもの、二重丸プロットは２より大きい（２倍の破
壊時間）もの、三重丸プロットは３より大きいものを示
している。この図からわかるように、略 ｙ≦−162log t＋1392 の関係を満足するような領域では、トンネル酸化膜を窒
化することなく形成した試料よりその破壊時間を長くす
ることができ、特性を改善できる。
ｔとの関係を表す実測データであり、実験はYHP製4140B
のパラメータアナライザ装置を用いて、室温にてゲート
に正電位を印加して電流密度Ｊ＝64mA/cm2の電流を流
し、TDDB絶縁破壊時間を測定した。尚、使用した資料の
トンネル酸化膜厚は、80±10Åであり、又、このトンネ
ル酸化膜には前述した第13,14工程23,24による加熱工程
を施してある。トンネル酸化膜を窒化することなく形成
した試料の平均破壊時間を１として、図中×プロットは
破壊時間が１より小さいもの、一重丸ブロットは１より
大きいもの、二重丸プロットは２より大きい（２倍の破
壊時間）もの、三重丸プロットは３より大きいものを示
している。この図からわかるように、略 ｙ≦−162log t＋1392 の関係を満足するような領域では、トンネル酸化膜を窒
化することなく形成した試料よりその破壊時間を長くす
ることができ、特性を改善できる。
以上、本発明を上述した実施例を用いて説明したが、
本発明はそれに限定されることなく、その主旨を逸脱し
ない限り例えば以下に示す如く種々変形可能である。
本発明はそれに限定されることなく、その主旨を逸脱し
ない限り例えば以下に示す如く種々変形可能である。
（１）本発明により形成されるナイトライデッドオキサ
イド（窒化酸化）膜はE2PROM以外の、例えばEPROM等の
ゲート絶縁膜、あるいは電極層周辺の絶縁膜としても適
用可能であり、その場合には、前述の第13,14工程23,24
の加熱工程による効果として、膜中の未反応残留物を除
去することにより界面準位を低減でき、しきい値電圧V
THの変動を抑制できるということが期待できる。
イド（窒化酸化）膜はE2PROM以外の、例えばEPROM等の
ゲート絶縁膜、あるいは電極層周辺の絶縁膜としても適
用可能であり、その場合には、前述の第13,14工程23,24
の加熱工程による効果として、膜中の未反応残留物を除
去することにより界面準位を低減でき、しきい値電圧V
THの変動を抑制できるということが期待できる。
（２）第１図に示した工程において、第１〜５工程11〜
15を行うことにより、空気中や薬品による洗浄工程等で
半導体ウエハ表面に形成された質の悪い５〜15％程度の
自然酸化膜を除去できるものであるが、これらの工程は
特に必要なものではない。
15を行うことにより、空気中や薬品による洗浄工程等で
半導体ウエハ表面に形成された質の悪い５〜15％程度の
自然酸化膜を除去できるものであるが、これらの工程は
特に必要なものではない。
（３）又、第５、９工程15,19において、減圧排気の代
わりに、使用ガスまたは不活性ガスによる押し出しパー
ジを行ってもよい。
わりに、使用ガスまたは不活性ガスによる押し出しパー
ジを行ってもよい。
以上述べたように本発明によると、窒化酸化膜に対し
て、減圧または不活性ガスを導入した上で加熱を行って
いるので、膜質を改善することができ、例えば不揮発性
半導体メモリにおけるエンデュランス特性および絶縁破
壊寿命特性をより一層改善することができるという効果
がある。
て、減圧または不活性ガスを導入した上で加熱を行って
いるので、膜質を改善することができ、例えば不揮発性
半導体メモリにおけるエンデュランス特性および絶縁破
壊寿命特性をより一層改善することができるという効果
がある。
第１図はこの発明の一実施例に係る不揮発性半導体メモ
リの特にトンネル酸化膜部分の製造処理工程を説明する
図、第２図は上記製造処理を実行する装置の構成を説明
する図、第３図は上記処理工程におけるチャンバ内の温
度および圧力の状態を経時的に示す図、第４図はE2PROM
の記憶素子部を説明する断面構成図、第５図は上記素子
のバンドダイアグラムを示す図、第６図はトラップ量の
状態を実験して得た結果を示す図、第７図はこの発明に
係るメモリのエンデュランス特性を従来例と対比して示
す図、第８図（ａ）〜（ｃ）はスパッタ時間と窒素濃度
との関係を表す特性図、第９図は良好な３層構造が得ら
れるための窒化温度と急速窒化時間との関係条件を示す
図である。 31……石英チャンバ,32……半導体ウエハ,36……ハロゲ
ンランプ,41……シリコン半導体基板,42……ソース,43
……ドレイン,44……絶縁膜,45……フローティングゲー
ト,46……トンネル酸化膜,48……コントロールゲート。
リの特にトンネル酸化膜部分の製造処理工程を説明する
図、第２図は上記製造処理を実行する装置の構成を説明
する図、第３図は上記処理工程におけるチャンバ内の温
度および圧力の状態を経時的に示す図、第４図はE2PROM
の記憶素子部を説明する断面構成図、第５図は上記素子
のバンドダイアグラムを示す図、第６図はトラップ量の
状態を実験して得た結果を示す図、第７図はこの発明に
係るメモリのエンデュランス特性を従来例と対比して示
す図、第８図（ａ）〜（ｃ）はスパッタ時間と窒素濃度
との関係を表す特性図、第９図は良好な３層構造が得ら
れるための窒化温度と急速窒化時間との関係条件を示す
図である。 31……石英チャンバ,32……半導体ウエハ,36……ハロゲ
ンランプ,41……シリコン半導体基板,42……ソース,43
……ドレイン,44……絶縁膜,45……フローティングゲー
ト,46……トンネル酸化膜,48……コントロールゲート。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−153339（ＪＰ，Ａ) 特開 昭63−318162（ＪＰ，Ａ) 特開 平２−18934（ＪＰ，Ａ) 特開 平１−117332（ＪＰ，Ａ) 特開 平１−134936（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/318 H01L 21/8247 H01L 29/788 H01L 29/792
Claims (8)
- 【請求項１】半導体基板の表面上に酸化膜を形成する工
程と、 窒素系の反応ガスが導入されたチャンバ内にて加熱して
窒化を行い、前記酸化膜の両面に窒化酸化膜を形成する
工程と、 前記チャンバ内を減圧して減圧下にて加熱を行い、前記
酸化膜および窒化酸化膜中の未反応残留物を除去する工
程と を備えることを特徴とする半導体装置の製造方法。 - 【請求項２】前記半導体基板の表面上に酸化膜を形成す
る工程は、前記チャンバ内を酸化雰囲気として加熱を行
い、熱酸化膜を形成する工程であることを特徴とする請
求項１に記載の半導体装置の製造方法。 - 【請求項３】酸化雰囲気とされたチャンバ内にて加熱を
行い、半導体基板の表面上に熱酸化膜を形成する工程
と、 前記チャンバ内に窒素系の反応ガスを導入すると共に加
熱して窒化を行い、前記酸化膜の両面に窒化酸化膜を形
成する工程と、 前記チャンバ内に不活性ガスを導入すると共に加熱を行
い、前記酸化膜および窒化酸化膜中の未反応残留物を除
去する工程と を備えることを特徴とする半導体装置の製造方法。 - 【請求項４】前記熱酸化膜を形成する工程に先立ち、前
記チャンバ内にH2,HCl,あるいはCl2の反応ガスを導入し
て加熱を行い、前記半導体基板の表面を清浄化する工程
を含むことを特徴とする請求項２もしくは３に記載の半
導体装置の製造方法。 - 【請求項５】前記熱酸化膜を形成する工程における前記
加熱は、ランプアニールによるものであることを特徴と
する請求項２乃至４の何れかに記載の半導体装置の製造
方法。 - 【請求項６】前記窒化における前記加熱は、ランプアニ
ールによるものであることを特徴とする請求項１乃至５
の何れかに記載の半導体装置の製造方法。 - 【請求項７】前記未反応残留物を除去する工程における
前記加熱は、ランプアニールによるものであることを特
徴とする請求項１乃至６の何れかに記載の半導体装置の
製造方法。 - 【請求項８】前記窒化における窒化時間ｔおよび窒化温
度ｙの関係が、 ｙ≦−162log t＋1392 上式を満足するものであることを特徴とする請求項１乃
至７の何れかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068276A JP2811723B2 (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068276A JP2811723B2 (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246334A JPH02246334A (ja) | 1990-10-02 |
| JP2811723B2 true JP2811723B2 (ja) | 1998-10-15 |
Family
ID=13369072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1068276A Expired - Lifetime JP2811723B2 (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811723B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2793441B2 (ja) * | 1992-08-17 | 1998-09-03 | 沖電気工業株式会社 | 絶縁膜形成方法 |
| US8334161B2 (en) * | 2010-07-02 | 2012-12-18 | Sunpower Corporation | Method of fabricating a solar cell with a tunnel dielectric layer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153339A (en) * | 1979-05-18 | 1980-11-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS63318162A (ja) * | 1987-06-19 | 1988-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0728039B2 (ja) * | 1988-07-07 | 1995-03-29 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-03-20 JP JP1068276A patent/JP2811723B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02246334A (ja) | 1990-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365458B1 (en) | Semiconductor memory device and method of manufacturing the same | |
| US20040248392A1 (en) | Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure | |
| JP2007258729A (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| JPH1032328A (ja) | ゲート絶縁膜形成方法 | |
| US5063423A (en) | Semiconductor memory device of a floating gate tunnel oxide type | |
| US5656516A (en) | Method for forming silicon oxide layer | |
| JPWO2008117798A1 (ja) | 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置 | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| KR100359364B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| JP2811723B2 (ja) | 半導体装置の製造方法 | |
| US7160818B2 (en) | Semiconductor device and method for fabricating same | |
| JP2570324B2 (ja) | 不揮発性半導体メモリおよびその製造方法 | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| US7358198B2 (en) | Semiconductor device and method for fabricating same | |
| JP2008187180A (ja) | フラッシュメモリの製造方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| JPH09153489A (ja) | 半導体装置の製造方法 | |
| JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
| JPH07297182A (ja) | ＳｉＮ系絶縁膜の形成方法 | |
| US6373093B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP3250996B2 (ja) | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 | |
| JP3210510B2 (ja) | 半導体装置の製造方法 | |
| JP2001168325A (ja) | 半導体装置、それの製造方法及び製造装置 | |
| JP2004146665A (ja) | 半導体装置の製造方法 | |
| JPH11162971A (ja) | 酸化膜の形成方法及びｐ形半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |