JPH0513876A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0513876A JPH0513876A JP19261591A JP19261591A JPH0513876A JP H0513876 A JPH0513876 A JP H0513876A JP 19261591 A JP19261591 A JP 19261591A JP 19261591 A JP19261591 A JP 19261591A JP H0513876 A JPH0513876 A JP H0513876A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- algainas
- semiconductor laser
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 高出力動作可能な埋込型半導体レーザ構造を
再現性良く得ることができる製造方法を提供する。 【構成】 １回目の結晶成長工程で、ｎ−ＩｎＰ上クラ
ッド層４上にｎ−ＡｌＧａＩｎＡｓ層を成長させ、この
ｎ−ＡｌＧａＩｎＡｓ層を埋込成長の際の選択成長マス
クとして利用する。
再現性良く得ることができる製造方法を提供する。 【構成】 １回目の結晶成長工程で、ｎ−ＩｎＰ上クラ
ッド層４上にｎ−ＡｌＧａＩｎＡｓ層を成長させ、この
ｎ−ＡｌＧａＩｎＡｓ層を埋込成長の際の選択成長マス
クとして利用する。
Description
【０００１】
【産業上の利用分野】この発明は埋込型半導体レーザの
製造方法に関するものである。
製造方法に関するものである。
【０００２】
【従来の技術】図２は従来の埋込型半導体レーザの一例
を示す断面図であり、図において１はｐ−ＩｎＰ基板、
２はｐ−ＩｎＰ下クラッド層で層厚は２μｍ、３はアン
ドープＩｎＧａＡｓＰ活性層で、層厚０．１３μｍ，幅
１．３μｍ、４はｎ−ＩｎＰ上クラッド層で層厚２．０
μｍ、６はｐ−ＩｎＰ埋込層、７はｎ−ＩｎＰ電流ブロ
ック層、８はｐ−ＩｎＰ電流ブロック層、９はｎ−Ｉｎ
Ｐ層、１０はｎ−ＩｎＧａＡｓＰコンタクト層、１１は
ｐ側電極、１２はｎ側電極、１３はリークパス（漏れ電
流通路）である。なお、図２において、該半導体レーザ
の幅は３００μｍ、厚みは１１０μｍ，奥行きは９００
μｍである。
を示す断面図であり、図において１はｐ−ＩｎＰ基板、
２はｐ−ＩｎＰ下クラッド層で層厚は２μｍ、３はアン
ドープＩｎＧａＡｓＰ活性層で、層厚０．１３μｍ，幅
１．３μｍ、４はｎ−ＩｎＰ上クラッド層で層厚２．０
μｍ、６はｐ−ＩｎＰ埋込層、７はｎ−ＩｎＰ電流ブロ
ック層、８はｐ−ＩｎＰ電流ブロック層、９はｎ−Ｉｎ
Ｐ層、１０はｎ−ＩｎＧａＡｓＰコンタクト層、１１は
ｐ側電極、１２はｎ側電極、１３はリークパス（漏れ電
流通路）である。なお、図２において、該半導体レーザ
の幅は３００μｍ、厚みは１１０μｍ，奥行きは９００
μｍである。
【０００３】次に、この半導体レーザの製造フローにつ
いて説明する。図３は図２に示した埋込型半導体レーザ
の製造工程を示した断面図である。まず、図３(a) に示
すように、ｐ−ＩｎＰ基板１上にｐ−ＩｎＰ下クラッド
層２，アンドープＩｎＧａＡｓＰ活性層３，ｎ−ＩｎＰ
上クラッド層４を結晶成長させる。この結晶成長方法
は、液相成長法（ＬＰＥ）でも有機金属気相成長法（Ｍ
ＯＣＶＤ）でも良い。続いて、エッチングにより図３
(b) に示すようなメサ構造を形成する。この時のアンド
ープＩｎＧａＡｓＰ活性層３の幅は１．３μｍ程度であ
る。次に、液相成長法によりｐ−ＩｎＰ埋込層６，ｎ−
ＩｎＰ電流ブロック層７，ｐ−ＩｎＰ電流ブロック層
８，ｎ−ＩｎＰ層９，ｎ−ＩｎＧａＡｓＰコンタクト層
１０を連続成長させる。この液相成長の際に成長条件
（各層に対応する各融液の過飽和度の調整，及び成長時
間の調整）をうまく選ぶことによって、図３(c) に示す
ように、ｐ−ＩｎＰ埋込層６，ｎ−ＩｎＰ電流ブロック
層７，ｐ−ＩｎＰ電流ブロック層８はメサの側面にのみ
成長してメサの上には成長せず、ｎ−ＩｎＰ層９，ｎ−
ＩｎＧａＡｓＰコンタクト層１０はメサの上に成長する
ようにできるが、これは液相成長法のみによって可能
で、他の結晶成長方法では不可能である。次に、電極１
１，１２を蒸着して図３(d) に示した構造ができあが
る。
いて説明する。図３は図２に示した埋込型半導体レーザ
の製造工程を示した断面図である。まず、図３(a) に示
すように、ｐ−ＩｎＰ基板１上にｐ−ＩｎＰ下クラッド
層２，アンドープＩｎＧａＡｓＰ活性層３，ｎ−ＩｎＰ
上クラッド層４を結晶成長させる。この結晶成長方法
は、液相成長法（ＬＰＥ）でも有機金属気相成長法（Ｍ
ＯＣＶＤ）でも良い。続いて、エッチングにより図３
(b) に示すようなメサ構造を形成する。この時のアンド
ープＩｎＧａＡｓＰ活性層３の幅は１．３μｍ程度であ
る。次に、液相成長法によりｐ−ＩｎＰ埋込層６，ｎ−
ＩｎＰ電流ブロック層７，ｐ−ＩｎＰ電流ブロック層
８，ｎ−ＩｎＰ層９，ｎ−ＩｎＧａＡｓＰコンタクト層
１０を連続成長させる。この液相成長の際に成長条件
（各層に対応する各融液の過飽和度の調整，及び成長時
間の調整）をうまく選ぶことによって、図３(c) に示す
ように、ｐ−ＩｎＰ埋込層６，ｎ−ＩｎＰ電流ブロック
層７，ｐ−ＩｎＰ電流ブロック層８はメサの側面にのみ
成長してメサの上には成長せず、ｎ−ＩｎＰ層９，ｎ−
ＩｎＧａＡｓＰコンタクト層１０はメサの上に成長する
ようにできるが、これは液相成長法のみによって可能
で、他の結晶成長方法では不可能である。次に、電極１
１，１２を蒸着して図３(d) に示した構造ができあが
る。
【０００４】次に動作について説明する。ｐ側電極１１
とｎ側電極１２の間に順方向電圧を印加する。この時、
ｎ−ＩｎＰ電流ブロック層７とｐ−ＩｎＰ電流ブロック
層８より形成されるｐｎ接合は逆バイアスとなるので、
この接合部を通って流れる電流はほとんどない。従っ
て、電流の大部分はアンドープＩｎＧａＡｓＰ活性層３
とリークパス１３を流れる。アンドープＩｎＧａＡｓＰ
活性層３と上下クラッド層４，２はいわゆるダブルヘテ
ロ接合をなしているので、アンドープＩｎＧａＡｓＰ活
性層３に注入された電流は効率良く光に変換され、レー
ザ発振が生じる。一方、リークパス１３を通る電流は発
光に寄与しない漏れ電流となる。半導体レーザの高出力
動作を可能とするには、リークパス１３を狭くし、この
ような漏れ電流を減らして電流をアンドープＩｎＧａＡ
ｓＰ活性層３に集中させる必要があるが、リークパス１
３を狭くしすぎて、ｎ−ＩｎＰ電流ブロック層７がｎ−
ＩｎＰ上クラッド層４に接してしまうと、電流はｎ−Ｉ
ｎＰ上クラッド層４，アンドープＩｎＧａＡｓＰ活性層
３，ｐ−ＩｎＰ下クラッド層２を通るよりも抵抗の小さ
い、ｎ−ＩｎＰ上クラッド層４，ｎ−ＩｎＰ電流ブロッ
ク層７，ｐ−ＩｎＰ埋込層６を通りやすくなるので、同
時にｎ−ＩｎＰ電流ブロック層７とｎ−ＩｎＰ上クラッ
ド層４が接しないようにする必要があった。
とｎ側電極１２の間に順方向電圧を印加する。この時、
ｎ−ＩｎＰ電流ブロック層７とｐ−ＩｎＰ電流ブロック
層８より形成されるｐｎ接合は逆バイアスとなるので、
この接合部を通って流れる電流はほとんどない。従っ
て、電流の大部分はアンドープＩｎＧａＡｓＰ活性層３
とリークパス１３を流れる。アンドープＩｎＧａＡｓＰ
活性層３と上下クラッド層４，２はいわゆるダブルヘテ
ロ接合をなしているので、アンドープＩｎＧａＡｓＰ活
性層３に注入された電流は効率良く光に変換され、レー
ザ発振が生じる。一方、リークパス１３を通る電流は発
光に寄与しない漏れ電流となる。半導体レーザの高出力
動作を可能とするには、リークパス１３を狭くし、この
ような漏れ電流を減らして電流をアンドープＩｎＧａＡ
ｓＰ活性層３に集中させる必要があるが、リークパス１
３を狭くしすぎて、ｎ−ＩｎＰ電流ブロック層７がｎ−
ＩｎＰ上クラッド層４に接してしまうと、電流はｎ−Ｉ
ｎＰ上クラッド層４，アンドープＩｎＧａＡｓＰ活性層
３，ｐ−ＩｎＰ下クラッド層２を通るよりも抵抗の小さ
い、ｎ−ＩｎＰ上クラッド層４，ｎ−ＩｎＰ電流ブロッ
ク層７，ｐ−ＩｎＰ埋込層６を通りやすくなるので、同
時にｎ−ＩｎＰ電流ブロック層７とｎ−ＩｎＰ上クラッ
ド層４が接しないようにする必要があった。
【０００５】
【発明が解決しようとする課題】従来の半導体レーザは
以上のように構成されているので、埋込成長の際、ｐ−
ＩｎＰ埋込層６，ｎ−ＩｎＰ電流ブロック層７，ｐ−Ｉ
ｎＰ電流ブロック層８の３層はメサ側面にのみ成長して
メサ上に成長しないように、またｎ−ＩｎＰ層９，ｎ−
ＩｎＧａＡｓＰコンタクト層１０はメサ上に成長するよ
うに成長条件を選ぶことが必要で、また同時に、リーク
パス１３を狭く、かつ、ｎ−ＩｎＰ電流ブロック層７と
ｎ−ＩｎＰ上クラッド層４が接しないようにする必要が
あった。これらの条件をすべて満たすことは極めて難し
く、再現性良く所定の構造を得ることは困難であるとい
う問題点があった。不良モードとしては、ｐ−ＩｎＰ埋
込層６がメサ上にも成長してしまう場合（図４）、メル
トバックが生じてメサが溶けてなくなる場合、リークパ
ス１３が広すぎる場合が多い。
以上のように構成されているので、埋込成長の際、ｐ−
ＩｎＰ埋込層６，ｎ−ＩｎＰ電流ブロック層７，ｐ−Ｉ
ｎＰ電流ブロック層８の３層はメサ側面にのみ成長して
メサ上に成長しないように、またｎ−ＩｎＰ層９，ｎ−
ＩｎＧａＡｓＰコンタクト層１０はメサ上に成長するよ
うに成長条件を選ぶことが必要で、また同時に、リーク
パス１３を狭く、かつ、ｎ−ＩｎＰ電流ブロック層７と
ｎ−ＩｎＰ上クラッド層４が接しないようにする必要が
あった。これらの条件をすべて満たすことは極めて難し
く、再現性良く所定の構造を得ることは困難であるとい
う問題点があった。不良モードとしては、ｐ−ＩｎＰ埋
込層６がメサ上にも成長してしまう場合（図４）、メル
トバックが生じてメサが溶けてなくなる場合、リークパ
ス１３が広すぎる場合が多い。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、高出力の可能な半導体レーザ構
造を再現性良く得ることのできる製造方法を提供するこ
とを目的とする。
ためになされたもので、高出力の可能な半導体レーザ構
造を再現性良く得ることのできる製造方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体レ
ーザの製造方法は、１回目の結晶成長工程で、ｎ−Ｉｎ
Ｐ上クラッド層上にｎ−ＡｌＧａＩｎＡｓ層を０．１μ
ｍ程度成長させ、このｎ−ＡｌＧａＩｎＡｓ層を埋込成
長の際の選択成長マスクとして利用するものである。
ーザの製造方法は、１回目の結晶成長工程で、ｎ−Ｉｎ
Ｐ上クラッド層上にｎ−ＡｌＧａＩｎＡｓ層を０．１μ
ｍ程度成長させ、このｎ−ＡｌＧａＩｎＡｓ層を埋込成
長の際の選択成長マスクとして利用するものである。
【０００８】
【作用】この発明の製造方法では、ｎ−ＡｌＧａＩｎＡ
ｓ層上には結晶成長が生じにくいので、ｐ−ＩｎＰ埋込
層，ｎ−ＩｎＰ電流ブロック層，ｐ−ＩｎＰ電流ブロッ
ク層の３層の液相成長の際に、この成長条件を従来の方
法のように限定することなく、比較的容易に（広い成長
条件範囲で）メサ側面のみに成長させることができる。
従って、電流をアンドープＩｎＧａＡｓＰ活性相に集中
でき、リークパス制御のための成長条件の調整も容易と
なり、高出力の半導体レーザを再現性良く得られる。
ｓ層上には結晶成長が生じにくいので、ｐ−ＩｎＰ埋込
層，ｎ−ＩｎＰ電流ブロック層，ｐ−ＩｎＰ電流ブロッ
ク層の３層の液相成長の際に、この成長条件を従来の方
法のように限定することなく、比較的容易に（広い成長
条件範囲で）メサ側面のみに成長させることができる。
従って、電流をアンドープＩｎＧａＡｓＰ活性相に集中
でき、リークパス制御のための成長条件の調整も容易と
なり、高出力の半導体レーザを再現性良く得られる。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体レーザの
製造工程を示した断面図である。図１(a) 〜(f) におい
て、１はｐ−ＩｎＰ基板、２はｐ−ＩｎＰ下クラッド
層、３はアンドープＩｎＧａＡｓＰ活性層、４はｎ−Ｉ
ｎＰ上クラッド層、５はｎ−ＡｌＧａＩｎＡｓ選択成長
マスク層、６はｐ−ＩｎＰ埋込層、７はｎ−ＩｎＰ電流
ブロック層、８はｐ−ＩｎＰ電流ブロック層、９はｎ−
ＩｎＰ層、１０はｎ−ＩｎＧａＡｓＰコンタクト層、１
１はｐ側電極、１２はｎ側電極である。
する。図１はこの発明の一実施例による半導体レーザの
製造工程を示した断面図である。図１(a) 〜(f) におい
て、１はｐ−ＩｎＰ基板、２はｐ−ＩｎＰ下クラッド
層、３はアンドープＩｎＧａＡｓＰ活性層、４はｎ−Ｉ
ｎＰ上クラッド層、５はｎ−ＡｌＧａＩｎＡｓ選択成長
マスク層、６はｐ−ＩｎＰ埋込層、７はｎ−ＩｎＰ電流
ブロック層、８はｐ−ＩｎＰ電流ブロック層、９はｎ−
ＩｎＰ層、１０はｎ−ＩｎＧａＡｓＰコンタクト層、１
１はｐ側電極、１２はｎ側電極である。
【００１０】次に製造方法について説明する。まず、図
１(a) に示すように、ｐ−ＩｎＰ基板１上にｐ−ＩｎＰ
下クラッド層２，ＩｎＧａＡｓＰ活性層３，ｎ−ＩｎＰ
上クラッド層４，ｎ−ＡｌＧａＩｎＡｓ選択成長マスク
層５を連続成長させる。ここで、ＡｌＧａＩｎＡｓは、
図５に示すように組成をうまく選ぶことにより、ＩｎＰ
と格子整合させることが可能である。続いて、レジスト
を塗布し、パターニングした後、レジストをマスクとし
てｐ−ＩｎＰ下クラッド層２，アンドープＩｎＧａＡｓ
Ｐ活性層３，ｎ−ＩｎＰ上クラッド層４，ｎ−ＡｌＧａ
ＩｎＡｓ選択成長マスク層５の各層をブロムメタノール
でエッチングし、メサを形成する（図１(b))。
１(a) に示すように、ｐ−ＩｎＰ基板１上にｐ−ＩｎＰ
下クラッド層２，ＩｎＧａＡｓＰ活性層３，ｎ−ＩｎＰ
上クラッド層４，ｎ−ＡｌＧａＩｎＡｓ選択成長マスク
層５を連続成長させる。ここで、ＡｌＧａＩｎＡｓは、
図５に示すように組成をうまく選ぶことにより、ＩｎＰ
と格子整合させることが可能である。続いて、レジスト
を塗布し、パターニングした後、レジストをマスクとし
てｐ−ＩｎＰ下クラッド層２，アンドープＩｎＧａＡｓ
Ｐ活性層３，ｎ−ＩｎＰ上クラッド層４，ｎ−ＡｌＧａ
ＩｎＡｓ選択成長マスク層５の各層をブロムメタノール
でエッチングし、メサを形成する（図１(b))。
【００１１】次に、液相成長により、ｐ−ＩｎＰ埋込層
６，ｎ−ＩｎＰ電流ブロック層７，ｐ−ＩｎＰ電流ブロ
ック層８の各層を成長させる。この時、ｎ−ＡｌＧａＩ
ｎＡｓ選択成長マスク層５の上には成長が生じない。こ
れはＡｌＧａＩｎＡｓ選択成長マスク層５中のＡｌが極
めて酸化されやすく、空気中に放置するだけで表面に酸
化膜が形成されているためである。従って、ｐ−ＩｎＰ
埋込層６，ｎ−ＩｎＰ電流ブロック層７，ｐ−ＩｎＰ電
流ブロック層８の各層はメサ上には成長せず、メサ側面
にのみ成長し、図１(c) に示すような形状になる。さら
に、エッチングによりｎ−ＡｌＧａＩｎＡｓ選択成長マ
スク層５を除去し、図１(d) のような形状にする。次
に、この上にｎ−ＩｎＰ層９，ｎ−ＩｎＧａＡｓＰ層１
０を連続成長させて図１(e) に示した構造にする。最後
に電極１１，１２を蒸着して図１(f) に示した構造が完
成する。
６，ｎ−ＩｎＰ電流ブロック層７，ｐ−ＩｎＰ電流ブロ
ック層８の各層を成長させる。この時、ｎ−ＡｌＧａＩ
ｎＡｓ選択成長マスク層５の上には成長が生じない。こ
れはＡｌＧａＩｎＡｓ選択成長マスク層５中のＡｌが極
めて酸化されやすく、空気中に放置するだけで表面に酸
化膜が形成されているためである。従って、ｐ−ＩｎＰ
埋込層６，ｎ−ＩｎＰ電流ブロック層７，ｐ−ＩｎＰ電
流ブロック層８の各層はメサ上には成長せず、メサ側面
にのみ成長し、図１(c) に示すような形状になる。さら
に、エッチングによりｎ−ＡｌＧａＩｎＡｓ選択成長マ
スク層５を除去し、図１(d) のような形状にする。次
に、この上にｎ−ＩｎＰ層９，ｎ−ＩｎＧａＡｓＰ層１
０を連続成長させて図１(e) に示した構造にする。最後
に電極１１，１２を蒸着して図１(f) に示した構造が完
成する。
【００１２】なお、本半導体レーザの動作は従来例と同
じである。本実施例の製造方法においては、従来の製造
フローではｐ−ＩｎＰ埋込層６，ｎ−ＩｎＰ電流ブロッ
ク層７，ｐ−ＩｎＰ電流ブロック層８，ｎ−ＩｎＰ層
９、ｎ−ＩｎＧａＡｓＰコンタクト層１０の各層を連続
成長していたのに対し、ｐ−ＩｎＰ埋込層６，ｎ−Ｉｎ
Ｐ電流ブロック層７，ｐ−ＩｎＰ電流ブロック層８と、
ｎ−ＩｎＰ層９、ｎ−ＩｎＧａＡｓＰコンタクト層１０
の２回に分けて結晶成長を行うので、その工程数は従来
に比し１つ増えるが、その際の成長条件を従来のように
限定することなく、容易に所定の構造を再現性良く得る
ことができる。
じである。本実施例の製造方法においては、従来の製造
フローではｐ−ＩｎＰ埋込層６，ｎ−ＩｎＰ電流ブロッ
ク層７，ｐ−ＩｎＰ電流ブロック層８，ｎ−ＩｎＰ層
９、ｎ−ＩｎＧａＡｓＰコンタクト層１０の各層を連続
成長していたのに対し、ｐ−ＩｎＰ埋込層６，ｎ−Ｉｎ
Ｐ電流ブロック層７，ｐ−ＩｎＰ電流ブロック層８と、
ｎ−ＩｎＰ層９、ｎ−ＩｎＧａＡｓＰコンタクト層１０
の２回に分けて結晶成長を行うので、その工程数は従来
に比し１つ増えるが、その際の成長条件を従来のように
限定することなく、容易に所定の構造を再現性良く得る
ことができる。
【００１３】なお、上記実施例では選択成長マスクとし
てＡｌＧａＩｎＡｓを用いたが、これはＳｉＯ2 やＳｉ
3 Ｎ4 を使用することもできる。ただしこの場合、ｐ−
ＩｎＰ下クラッド層２，アンドープＩｎＧａＡｓＰ活性
層３，ｎ−ＩｎＰ上クラッド層４の各層を同一装置内で
連続して膜形成することはできず、別の成膜装置に移し
て膜形成をする必要がある。
てＡｌＧａＩｎＡｓを用いたが、これはＳｉＯ2 やＳｉ
3 Ｎ4 を使用することもできる。ただしこの場合、ｐ−
ＩｎＰ下クラッド層２，アンドープＩｎＧａＡｓＰ活性
層３，ｎ−ＩｎＰ上クラッド層４の各層を同一装置内で
連続して膜形成することはできず、別の成膜装置に移し
て膜形成をする必要がある。
【００１４】また、上記実施例ではｐ−ＩｎＰ基板を用
いた半導体レーザについて説明したが、本発明はｎ−Ｉ
ｎＰ基板を用いた半導体レーザにも同様に適用できる。
いた半導体レーザについて説明したが、本発明はｎ−Ｉ
ｎＰ基板を用いた半導体レーザにも同様に適用できる。
【００１５】
【発明の効果】以上のように、この発明によれば、Ａｌ
ＧａＩｎＡｓ層を電流ブロック層の埋込成長のときの選
択成長マスク層として利用したことにより、埋込成長の
際の成長条件を限定することなく、また再現性良く高出
力動作の可能な半導体レーザが容易に得られる。
ＧａＩｎＡｓ層を電流ブロック層の埋込成長のときの選
択成長マスク層として利用したことにより、埋込成長の
際の成長条件を限定することなく、また再現性良く高出
力動作の可能な半導体レーザが容易に得られる。
【図１】この発明の一実施例による半導体レーザの製造
フロー図である。
フロー図である。
【図２】従来の半導体レーザの断面構造図である。
【図３】従来の半導体レーザの製造フロー図である。
【図４】従来の製造方法で生じやすい不良の一例を示す
断面構造図である。
断面構造図である。
【図５】ＩｎＰと格子整合するＡｌＧａＩｎＡｓの組成
範囲を示す図である。
範囲を示す図である。
１ ｐ−ＩｎＰ基板 ２ ｐ−ＩｎＰ下クラッド層 ３ アンドープＩｎＧａＡｓＰ活性層 ４ ｎ−ＩｎＰ上クラッド層 ５ ｎ−ＡｌＧａＩｎＡｓ選択成長マスク層 ６ ｐ−ＩｎＰ埋込層 ７ ｎ−ＩｎＰ電流ブロック層 ８ ｐ−ＩｎＰ電流ブロック層 ９ ｎ−ＩｎＰ層 １０ ｎ−ＩｎＧａＡｓＰコンタクト層 １１ ｐ側電極 １２ ｎ側電極
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＩｎＰを基板とし、ＩｎＰをクラッド層
とする埋込型半導体レーザを製造する方法において、 ＩｎＰ上クラッド層上にＡｌＧａＩｎＡｓ層を連続成長
させた後、ＩｎＰ下クラッド層，活性層，ＩｎＰ上クラ
ッド層，前記ＡｌＧａＩｎＡｓ層をエッチングしてメサ
を形成する工程と、 該ＡｌＧａＩｎＡｓ層を選択成長マスクとして、液相成
長による埋込成長を行う工程とを含むことを特徴とする
半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19261591A JPH0513876A (ja) | 1991-07-04 | 1991-07-04 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19261591A JPH0513876A (ja) | 1991-07-04 | 1991-07-04 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513876A true JPH0513876A (ja) | 1993-01-22 |
Family
ID=16294210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19261591A Pending JPH0513876A (ja) | 1991-07-04 | 1991-07-04 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1024565A2 (en) * | 1999-01-26 | 2000-08-02 | Nec Corporation | Method for fabricating a semiconductor optical device |
-
1991
- 1991-07-04 JP JP19261591A patent/JPH0513876A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1024565A2 (en) * | 1999-01-26 | 2000-08-02 | Nec Corporation | Method for fabricating a semiconductor optical device |
| EP1024565A3 (en) * | 1999-01-26 | 2000-11-22 | Nec Corporation | Method for fabricating a semiconductor optical device |
| US6261855B1 (en) | 1999-01-26 | 2001-07-17 | Nec Corporation | Method for fabricating a semiconductor optical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH0864907A (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JPH0851250A (ja) | 半導体レーザ | |
| JPH0513876A (ja) | 半導体レーザの製造方法 | |
| JPS63124484A (ja) | 半導体レ−ザ素子 | |
| JPH0513877A (ja) | 半導体レーザおよびその製造方法 | |
| JPS63220588A (ja) | 半導体レ−ザ | |
| JPH02106085A (ja) | 半導体レーザ素子 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP3881041B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH06177487A (ja) | 高抵抗埋込層の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH05235477A (ja) | 光半導体素子の製造方法 | |
| JPH0697588A (ja) | 半導体レーザの製造方法 | |
| JPH04206985A (ja) | 光半導体素子の製造方法 | |
| JPH07162091A (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JPH05121839A (ja) | 半導体レーザーおよびその製造方法 | |
| JPH0427185A (ja) | 屈折率導波型半導体レーザ装置 | |
| JPH04206796A (ja) | 半導体レーザ装置 | |
| JPS63237591A (ja) | 化合物半導体装置の製造方法 | |
| JPH05152678A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0260075B2 (ja) | ||
| JPS6241437B2 (ja) | ||
| JPS60136281A (ja) | 半導体レ−ザの製造方法 | |
| JPH05183234A (ja) | 半導体発光装置およびその製造方法 |