JPH0697588A

JPH0697588A - 半導体レーザの製造方法

Info

Publication number: JPH0697588A
Application number: JP26960692A
Authority: JP
Inventors: Yoshitatsu Kawama; 吉竜川間
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-09-10
Filing date: 1992-09-10
Publication date: 1994-04-08

Abstract

(57)【要約】【目的】リーク電流の少ない高効率の埋め込みヘテロ
型半導体レーザ（ＢＨレーザ）を、少ない工程で再現性
よく得ることができる半導体レーザの製造方法を提供す
る。【構成】ｎ型ＩｎＰ基板１上にＩｎＧａＡｓＰ活性層
１２，ｐ型ＩｎＰクラッド層１３を順次結晶成長した
後、これらにエッチングを施して〈０，１，１〉方向に
ストライプ状のリッジを形成し、次いで、この状態でｐ
型ＩｎＰブロック層５（ｐ型ＩｎＰクラッド層４），ｎ
型ブロック層６をこの順に（１，１，１）Ｂ面が保存さ
れる成長条件で結晶成長させ、更に、ｐ型ＩｎＰクラッ
ド層７をｎ型ＩｎＰ基板１の全面を覆うように結晶成長
させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体レーザとその製
造方法に関し、特に、埋め込みヘテロ型半導体レーザ
（以下、ＢＨレーザと称す。）の製造方法に関するもの
である。

【０００２】

【従来の技術】図４は、応用物理学会予稿集（１９８９
年春季，２ｐ−ＺＣ−１，p912）に示された従来の半導
体レーザの製造工程を示す工程別断面図であり、図にお
いて、１１はｎ型ＧａＡｓ半導体基板、１２はｎ型Ａｌ
ＧａＡｓクラッド層、１３はＡｌＧａＡｓ活性層、１４
はｐ型ＡｌＧａＡｓクラッド層、１５はｐ型ＡｌＧａＡ
ｓブロック層、１６はｎ型ＡｌＧａＡｓブロック層、１
７はｐ型ＡｌＧａＡｓクラッド層である。

【０００３】次に、製造工程について説明する。図４
(a) に示すように、ｎ型ＧａＡｓ半導体基板１１をＮＨ
4 ＯＨ系のエッチャントでエッチングすることにより、
〈１，１，１〉方向にストライプ状のリッジを形成す
る。次に、図４(b) に示すように、（１，１，１）Ｂ面
（図中矢印Ａ）を保存する成長条件下で、ＭＯＣＶＤ法
により、ｎ型ＡｌＧａＡｓクラッド層１２，ＡｌＧａＡ
ｓ活性層１３，ｐ型ＡｌＧａＡｓクラッド層１４，ｐ型
ＡｌＧａＡｓブロック層１５，ｎ型ＡｌＧａＡｓブロッ
ク層１６を順次結晶成長させる。この際、ｐ型ＡｌＧａ
Ａｓクラッド層１４とｐ型ＡｌＧａＡｓブロック層１５
は同時に形成され、リッジの上部では、図に示すよう
に、（１，１，１）Ｂ面のｆａｓｅｔが表れるため、リ
ッジ上の成長層とリッジ以外の成長層とが分離される。
続いて、図４(c) に示すように、ｎ型ＧａＡｓ半導体基
板１１の全面に対してｐ型ＡｌＧａＡｓクラッド層１７
を形成する。そして、この後、ｎ型ＧａＡｓ半導体基板
１の裏面と成長層の上部にそれぞれ図示しないｎ側電極
とｐ側電極とを配設することによりＢＨレーザが完成す
る。

【０００４】以上のように、図４に示す従来の半導体レ
ーザの製造工程では、リッジを形成した後、一回の結晶
成長工程で、リッジ上とリッジの両脇とに、結晶層を互
いに分離して形成することができ、低閾値電流を実現で
きる埋め込みヘテロ構造（以下、ＢＨ構造と称す。）を
備えた半導体レーザを、少ない工程数で得ることができ
る。

【０００５】

【発明が解決しようとする課題】ところで、上記製造工
程によって得られる半導体レーザのリーク電流を低減す
るためには、リッジ形成後のＢＨ構造を得るための結晶
成長工程において、ｎ型ＡｌＧａＡｓブロック層１６と
ＡｌＧａＡｓ活性層１３とが触れないようにし、且つ、
できるだけｎ型ＡｌＧａＡｓブロック層１６とＡｌＧａ
Ａｓ活性層１３間に介在するｐ型ＡｌＧａＡｓブロック
層１５の層厚が薄くなるよう各層を成長させる必要があ
る。しかしながら、上記ＢＨ構造を得るための結晶成長
工程では、リッジ上とリッジの両脇とに成長する同一組
成の結晶層の成長厚みはリッジ上とリッジの両脇とで微
妙に異なり、また、各成長層の層厚は他の成長層の層厚
の影響で変化するため、図５(a) に示すように、ＡｌＧ
ａＡｓ活性層１３にｎ型ＡｌＧａＡｓブロック層１６が
接触したり、図５(b) に示すように、ＡｌＧａＡｓ活性
層１３とｎ型ＡｌＧａＡｓブロック層１６の間隔が大き
くなり過ぎることがあり、その結果、得られる半導体レ
ーザでは、図５(a) 中の矢印Ｃに示すように、ｐ型層に
比べて抵抗が約１桁低いｎ型ＡｌＧａＡｓブロック層１
６を経由して大量のリーク電流が流れたり、図５(b) 中
の矢印Ｂに示すように、ｎ型ＡｌＧａＡｓブロック層１
６とＡｌＧａＡｓ活性層１３間に介在するｐ型ＡｌＧａ
Ａｓブロック層１５を通って大量のリーク電流が流れて
しまい、リーク電流が低減された高効率のＢＨレーザを
再現性よく形成することができないという問題点があっ
た。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、リーク電流が低減した高効率の
ＢＨレーザを、少ない工程数で再現性よく得ることがで
きる半導体レーザの製造方法を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】この発明にかかる半導体
レーザの製造方法は、その最上層にｐ型クラッド層，該
ｐ型クラッド層の下層に活性層が配置されるようにｎ型
半導体基板上に半導体層を結晶成長させ、これらｎ型半
導体基板上に活性層とｐ型クラッド層にエッチングを施
して〈１，１，１〉方向にリッジを形成した後、（１，
１，１）Ｂ面を保存する成長条件にて、ｐ型ブロック層
とｎ型ブロック層とをこの順に結晶成長させるようにし
たものである。

【０００８】

【作用】この発明においては、リッジの最上層、即ち、
リッジ内の活性層の上部にあるｐ型クラッド層の層厚を
によって、活性層の上部から該活性層の側部を通して流
れるリーク電流経路の幅が決定され、しかも、活性層と
ｎ型ブロック層の間は、（１，１，１）Ｂ面を保存する
成長条件で形成されたｐ型ブロック層の（１，１，１）
Ｂ面を介して確実に引き離されるため、リッジ形成前の
ｐ型クラッド層を成長する際に、該ｐ型クラッド層の厚
みを調整することにより、ＢＨ構造を得るための結晶成
長時に厳密に成長する各層の層厚を制御することなく、
リーク電流経路を狭小化できるＢＨ構造を再現性良く形
成することができる。

【０００９】

【実施例】以下、この発明の実施例を図について説明す
る。（実施例１）図１は、この発明の第１の実施例による半
導体レーザの製造工程を示す工程別断面図であり、図に
おいて、１はｎ型ＩｎＰ基板、２はＩｎＧａＡｓＰ活性
層、３はｐ型ＩｎＰクラッド層、４はｐ型ＩｎＰクラッ
ド層、５はｐ型ＩｎＰブロック層、６はｎ型ＩｎＰブロ
ック層、６ａはｎ型ＩｎＰ層、７はｐ型ＩｎＰクラッド
層である。

【００１０】以下、製造工程を説明する。図１(a) に示
すように、ｎ型ＩｎＰ基板１上に、ＭＯＣＶＤ法等によ
りＩｎＧａＡｓＰ活性層２，ｐ型ＩｎＰクラッド層３を
順次エピタキシャル成長する。次に、ｐ型ＩｎＰクラッ
ド層３の上面にストライプ状の誘電体膜を形成し、該誘
電体膜をマスクとしたウエハエッチングを行って、図１
(b) に示すように、〈１，１，１〉方向にｎ型ＩｎＰ基
板１，ＩｎＧａＡｓＰ活性層２及びｐ型ＩｎＰクラッド
層３からなるリストライプ状のリッジを形成する。次
に、図１(c) に示すように、（１，１，１）Ｂ面（図中
矢印Ａ）を保存する成長条件で、ｐ型ＩｎＰクラッド層
４，ｐ型ＩｎＰブロック層５，ｎ型ＩｎＰブロック層６
を順次エピタキシャル成長する。この時、ｐ型ＩｎＰク
ラッド層４とｐ型ＩｎＰブロック層５は同時に形成さ
れ、図中矢印Ｄで示すｐ型ＩｎＰブロック層５の最上部
（ｎ型ＩｎＰブロック層６の成長開始位置）をＩｎＧａ
ＡｓＰ活性層２より低い位置にすることにより、ＩｎＧ
ａＡｓＰ活性層２とｎ型ＩｎＰブロック層６とが、
（１，１，１）Ｂ面を保存する成長条件で形成されたｐ
型ＩｎＰブロック層５の（１，１，１）Ｂ面を介して確
実に引き離されるとともに、これらＩｎＧａＡｓＰ活性
層２とｎ型ＩｎＰブロック層６の間のリーク電流経路の
幅は、ＩｎＧａＡｓＰ活性層２の上部に形成されている
ｐ型ＩｎＰクラッド層１３の層厚によって決定される。
続いて、図４(c) に示すように、ｎ型ＩｎＰ基板１の全
面に対してｐ型ＩｎＰクラッド層７を形成する。そし
て、この後、ｎ型ＩｎＰ基板１の裏面とｐ型ＩｎＰクラ
ッド層７の上部にそれぞれ図示しないｎ側電極とｐ側電
極とを配設することによりＢＨレーザが完成する。

【００１１】図２は、上記製造工程におけるＢＨ構造形
成後の状態を拡大して示した断面図であり、図２(a) は
上記説明したように、ｐ型ＩｎＰブロック層５を該ｐ型
ＩｎＰブロック層５の最上面がＩｎＧａＡｓＰ活性層２
より低くなるように形成した時の状態を示し、図２(b)
は、ｐ型ＩｎＰブロック層５を該ｐ型ＩｎＰブロック層
５の最上面がＩｎＧａＡｓＰ活性層２よりかなり高くな
るように形成した時の状態を示している。この図２から
明らかなように、ｐ型ＩｎＰブロック層５をその最上面
がＩｎＧａＡｓＰ活性層２より低くなるように形成する
と（図２(a) ）、リーク電流Ｂの流れる経路は、ｐ型Ｉ
ｎＰクラッド層３の厚みによって決定されることにな
り、ｐ型ＩｎＰブロック層５をその最上面がＩｎＧａＡ
ｓＰ活性層２より高くなるように形成した時（図２(b)
）に比べ、リーク電流経路の幅が小さくなることがわ
かる。そして、このｐ型ＩｎＰブロック層５をその最上
面がＩｎＧａＡｓＰ活性層２より低くなるように形成す
ることは、リッジの内のＩｎＧａＡｓＰ活性層２の高さ
が、該ｐ型ＩｎＰブロック層５の成長前に予め分かって
いるため成長時間を調整することで簡単に行うことがで
きる。

【００１２】尚、製造工程では、リッジの上部にはｐ型
ＩｎＰクラッド層４のみが形成されているが、図３に示
すように、ｐ型ＩｎＰブロック層５の成長厚みをより小
さくしていくと、リッジの上部のｐ型ＩｎＰクラッド層
４上に、ｎ型ＩｎＰブロック層６の成長過程で、ｎ型Ｉ
ｎＰ（クラッド）層６ａが形成されるが、該ｎ型ＩｎＰ
（クラッド）層６ａはレーザ特性には影響を与えず、ｐ
型ＩｎＰブロック層５の成長厚みを小さくすることに高
レベルの制御性は必要としない。

【００１３】このような本実施例の半導体レーザの製造
工程では、ＩｎＧａＡｓＰ活性層２の上面にｐ型ＩｎＰ
クラッド層３を配設した状態で〈１，１，１〉方向にス
トライプ状のリッジを形成し、この後、（１，１，１）
Ｂ面を保存する成長条件にてｐ型ＩｎＰブロック層５と
ｎ型ＩｎＰブロック層６をこの順に結晶成長するように
したので、上記ｐ型ＩｎＰブロック層５の結晶成長時
に、リッジの上部にｐ型ＩｎＰクラッド層４が同時に形
成されて、ＢＨ構造を一回の結晶成長工程により形成す
ることができ、しかも、このｐ型ＩｎＰブロック層５を
その最上面がＩｎＧａＡｓＰ活性層２より低くなるよう
形成することにより、ＩｎＧａＡｓＰ活性層２とｎ型Ｉ
ｎＰブロック層６とが確実に引き離され、且つ、リッジ
上部からリッジ側部のｐ型ＩｎＰブロック層５へのリー
ク電流経路が狭小化された素子構造を備えた半導体レー
ザを再現性よく形成することができる。

【００１４】尚、上記実施例では、ＩｎＰ系の材料によ
り半導体レーザを形成したが、本発明は、ＡｌＧａＡｓ
系等の他の材料からなる半導体レーザの製造工程に適用
できることは言うまでもない。

【００１５】

【発明の効果】以上のように、この発明によれば、第１
導電型半導体基板上にその最上層に第２導電型クラッド
層を備え、該第２導電型クラッド層の下部に活性層が配
置された〈１，１，１〉方向に延びるストライプ状のリ
ッジを形成した後、（１，１，１）Ｂ面を保存する成長
条件にて上記第２導電型クラッド層と同一の結晶材料か
らなる第２導電型ブロック層と第１導電型ブロック層と
をこの順に結晶成長させるようにしたので、上記第２導
電型ブロック層と第１導電型ブロック層の成長時にリッ
ジの上部に第２導電型クラッド層が成長して、一回の結
晶成長工程でＢＨ構造を得ることができ、しかも、この
結晶成長時に、第２導電型ブロック層をその上面が上記
活性層より低くなるよう形成するだけで、上記第２導電
型クラッド層の層厚がリーク電流経路の幅となる、リー
ク電流経路の幅が狭小化されたＢＨレーザを再現性良く
得ることができる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体レーザの製造
工程を示す工程別断面図である。

【図２】図１に示す製造工程中のＢＨ構造を形成した後
の状態を拡大して示した断面図である。

【図３】図１に示す製造工程中のＢＨ構造を形成した後
の状態を拡大して示した断面図である。

【図４】従来の半導体レーザの製造工程における製造工
程を示す工程別断面図である。

【図５】図４に示す製造工程で得られた半導体レーザの
構造を示す要部断面図である。

【符号の説明】

１ｎ型ＩｎＰ基板２ＩｎＧａＡｓＰ活性層３ｐ型ＩｎＰクラッド層４ｐ型ＩｎＰクラッド層５ｐ型ＩｎＰブロック層６ｎ型ＩｎＰブロック層６ａｎ型ＩｎＰ層７ｐ型ＩｎＰクラッド層１１ｎ型ＧａＡｓ半導体基板１２ｎ型ＡｌＧａＡｓクラッド層１３ＡｌＧａＡｓ活性層１４ｐ型ＡｌＧａＡｓクラッド層１５ｐ型ＡｌＧａＡｓブロック層１６ｎ型ＡｌＧａＡｓブロック層１７ｐ型ＡｌＧａＡｓクラッド層Ａ（１，１，１）Ｂ面Ｂ，Ｃリーク電流Ｄｐ型ＩｎＰブロック層の最上面

【手続補正書】

【提出日】平成４年１１月２４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】

【作用】この発明においては、リッジの最上層、即ち、
リッジ内の活性層の上部にあるｐ型クラッド層の層厚に
よって、活性層の上部から該活性層の側部を通して流れ
るリーク電流経路の幅が決定され、しかも、活性層とｎ
型ブロック層の間は、（１，１，１）Ｂ面を保存する成
長条件で形成されたｐ型ブロック層の（１，１，１）Ｂ
面を介して確実に引き離されるため、リッジ形成前のｐ
型クラッド層を成長する際に、該ｐ型クラッド層の厚み
を調整することにより、ＢＨ構造を得るための結晶成長
時に厳密に成長する各層の層厚を制御することなく、リ
ーク電流経路を狭小化できるＢＨ構造を再現性良く形成
することができる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】以下、製造工程を説明する。図１(a) に示
すように、ｎ型ＩｎＰ基板１上に、ＭＯＣＶＤ法等によ
りＩｎＧａＡｓＰ活性層２，ｐ型ＩｎＰクラッド層３を
順次エピタキシャル成長する。次に、ｐ型ＩｎＰクラッ
ド層３の上面にストライプ状の誘電体膜を形成し、該誘
電体膜をマスクとしたウエハエッチングを行って、図１
(b) に示すように、〈１，１，１〉方向にｎ型ＩｎＰ基
板１，ＩｎＧａＡｓＰ活性層２及びｐ型ＩｎＰクラッド
層３からなるストライプ状のリッジを形成する。次に、
図１(c) に示すように、（１，１，１）Ｂ面（図中矢印
Ａ）を保存する成長条件で、ｐ型ＩｎＰクラッド層４，
ｐ型ＩｎＰブロック層５，ｎ型ＩｎＰブロック層６を順
次エピタキシャル成長する。この時、ｐ型ＩｎＰクラッ
ド層４とｐ型ＩｎＰブロック層５は同時に形成され、図
中矢印Ｄで示すｐ型ＩｎＰブロック層５の最上部（ｎ型
ＩｎＰブロック層６の成長開始位置）をＩｎＧａＡｓＰ
活性層２より低い位置にすることにより、ＩｎＧａＡｓ
Ｐ活性層２とｎ型ＩｎＰブロック層６とが、（１，１，
１）Ｂ面を保存する成長条件で形成されたｐ型ＩｎＰブ
ロック層５の（１，１，１）Ｂ面を介して確実に引き離
されるとともに、これらＩｎＧａＡｓＰ活性層２とｎ型
ＩｎＰブロック層６の間のリーク電流経路の幅は、Ｉｎ
ＧａＡｓＰ活性層２の上部に形成されているｐ型ＩｎＰ
クラッド層１３の層厚によって決定される。続いて、図
１(d) に示すように、ｎ型ＩｎＰ基板１の全面に対して
ｐ型ＩｎＰクラッド層７を形成する。そして、この後、
ｎ型ＩｎＰ基板１の裏面とｐ型ＩｎＰクラッド層７の上
部にそれぞれ図示しないｎ側電極とｐ側電極とを配設す
ることによりＢＨレーザが完成する。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

Claims

【特許請求の範囲】

【請求項１】半導体基板及び該半導体基板上に成長さ
せた半導体結晶層に、〈０，１，１〉方向に延びるスト
ライプ状のリッジを形成した後、面指数（１，１，１）
Ｂ面を保存する成長条件にて半導体結晶層を成長させて
埋め込みヘテロ構造を一括形成する半導体レーザの製造
方法であって、第１導電型の半導体基板上に、その最上層に第２導電型
クラッド層，該第２導電型クラッド層の下層に活性層が
配設されるように、少なくともこれら２層を含む半導体
結晶層を結晶成長させる工程と、上記第１導電型半導体基板と上記半導体結晶層とにエッ
チングを施して、〈０，１，１〉方向に、上記第２導電
型クラッド層と活性層とを含むストライプ状のリッジを
形成する工程と、上記第１導電型半導体基板の全面に対して、面指数
（１，１，１）Ｂ面を保存する成長条件で、上記第２導
電型クラッド層と同一の結晶材料からなる第２導電型ブ
ロック層と第１導電型ブロック層とをこの順に結晶成長
させる工程とを含むことを特徴とする半導体レーザの製
造方法。