JP4640646B2 - 半導体レーザとその製造方法 - Google Patents

半導体レーザとその製造方法 Download PDF

Info

Publication number
JP4640646B2
JP4640646B2 JP2005515813A JP2005515813A JP4640646B2 JP 4640646 B2 JP4640646 B2 JP 4640646B2 JP 2005515813 A JP2005515813 A JP 2005515813A JP 2005515813 A JP2005515813 A JP 2005515813A JP 4640646 B2 JP4640646 B2 JP 4640646B2
Authority
JP
Japan
Prior art keywords
average
layer
strain
critical
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005515813A
Other languages
English (en)
Other versions
JPWO2005053126A1 (ja
Inventor
隆二 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2005053126A1 publication Critical patent/JPWO2005053126A1/ja
Application granted granted Critical
Publication of JP4640646B2 publication Critical patent/JP4640646B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は半導体レーザとその製造方法に関し、特に選択成長により導波路を形成した半導体レーザとその製造方法に関する。
量子井戸活性層に歪を導入して価電子帯構造を変形させることにより、レーザ特性が向上することが知られている。しかし、臨界歪量を超えて歪を導入すると歪の緩和により転位が発生し、半導体レーザの信頼性を低下させてしまう。そのため、バリア層に井戸層と逆方向の歪を導入し、平均歪量が臨界歪量を超えないようにする歪補償型量子井戸構造が提案されている。歪補償型量子井戸構造では、平均歪量がほぼゼロに近いところで量子井戸の光学的特性や半導体レーザの特性が良好であることが非特許文献１や非特許文献２、非特許文献３に報告されている。
尚、ここで、平均歪量ε(average)は下式のように定義する。
Figure 0004640646
 但し、歪を有する半導体層の数をｊ個とし、それら歪を有する半導体層で挟まれた無歪の半導体層の数をｋ個として、ｎ個（ｎ＝ｊ＋ｋ）の半導体層を積層してなるダブルヘテロメサストライプまたは再結合層において、ｉ番目の半導体層の歪量をεｉ、ｉ番目の半導体層の厚さをｄｉとする。
一方、全選択ＭＯＶＰＥ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）成長による半導体レーザ（ＡＳＭ−ＬＤ： Ａｌｌ Ｓｅｌｅｃｔｉｖｅ ＭＯＶＰＥ ｇｒｏｗｎ Ｌａｓｅｒ Ｄｉｏｄｅ）は、エッチングプロセス不要で埋め込みヘテロ構造（ＢＨ：Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）が作製できるという特徴を持つ。
図８に非特許文献４に記載されているＡＳＭ−ＬＤの構造図を示す。（００１）面を成長面とするｎ型ＩｎＰ基板１上に歪多重量子井戸活性層３ａを含むダブルヘテロメサストライプ６（以降、ＤＨメサストライプと呼ぶ）が形成され、ｐ型ＩｎＰ電流ブロック層７、ｎ型ＩｎＰ電流ブロック層８で埋め込まれている。また、その上にｐ型ＩｎＰクラッド層９、ｐ型ＩｎＧａＡｓコンタクト層１０が形成されている。そして、ＤＨメサストライプ６の両側の所定位置に寄生容量低減を図るために、ＤＨメサストライプ６を含むリッジ部領域とその両側領域とに分けるｎ型ＩｎＰ基板１に達する２本の溝が形成されている。そして、下面にはｎ型電極１１が、上面には絶縁膜に設けた開口部を通して接続されたｐ型電極１２が、それぞれ形成されている。
次に、図９に製造工程を示す。まず、（００１）面を成長面とするｎ型ＩｎＰ基板１上に［１１０］方向に沿って２本のストライプ状の酸化シリコンマスク１３（マスク幅５μｍ）を形成する。ここで、この２本の酸化シリコンマスク１３が選択成長における成長阻止マスクとなるために、２本の酸化シリコンマスク１３で挟まれた狭幅部１４および、２本の酸化シリコンマスク１３の両外側の広幅部１５とが選択成長可能な領域となる（図９（ａ））。
そして、この狭幅部１４に選択ＭＯＶＰＥ成長によりｎ型ＩｎＰバッファ層１８、歪多重量子井戸活性層３ａ、ｐ型ＩｎＰキャップ層５で構成される第１の半導体積層体としてのＤＨメサストライプ６を作製する。尚、この選択ＭＯＶＰＥ成長の際に同時に広幅部１５にも第２の半導体積層体としての再結合層１６が形成される（図９（ｂ））。
次に、セルフアラインプロセスでＤＨメサストライプ６のトップのみに新たな酸化シリコンマスク１７を形成し（図９（ｃ））、それを成長阻止マスクとしてｐ型ＩｎＰ電流ブロック層７、ｎ型ＩｎＰ電流ブロック層８を選択成長する（図９（ｄ））。そして、酸化シリコンマスク１７を除去した後、ｐ型ＩｎＰクラッド層９とｐ型ＩｎＧａＡｓコンタクト層１０を結晶成長させる（図９（ｅ））。その後、ｎ型ＩｎＰ基板に達する２本の溝を形成し、下面のｎ型電極および、上面のｐ型電極を形成するなどして半導体レーザが完成する。
第１１回インジウム・リンとそれに関連する材料の国際会議 技術要約書４７頁、ＭｏＢ１−２、１９９９年５月１６日 エレクトロニクス・レターズ 第２７巻、第１４号、１９９１年、１２６８〜１２７０頁 アプライド・フィジックス・レターズ 第５８巻、１９９１年、１９５２〜１９５４頁 電子材料 １９９９年、１１月号、３２〜３６頁 ジャーナル・オブ・エレクトロニック・マテリアルズ 第２５巻、 第３号、１９９６年、４０１〜４０６頁 アイ・イー・イー・イー・ジャーナル・オブ・カンタム・エレクトロニクス 第３５巻、１９９９年、７７１〜７８２頁 ジャーナル・クリスタル・グロウス 第２７巻、１９７４年、１１８〜１２５頁
ＡＳＭ−ＬＤでは隣接する半導体レーザ素子部との間隔を例えば５００μｍ程度にした場合、図１０に示すように一対の酸化シリコンマスク１３の両外側に幅４９０μｍ程度の広幅部１５が形成される。このため、狭幅部１４に量子井戸活性層を含む第１の半導体積層体としてのＤＨメサストライプを選択成長させる際に、同時にこの広幅部１５にもＤＨメサストライプとは組成、厚さの異なる第２の半導体積層体としての再結合層が形成されることになる。この部分は、図９（ｅ）に示すようにＩｎＰのｐｎｐｎのサイリスタ構造で構成される電流ブロック層にＩｎＰよりバンドギャップの小さい再結合層１６を挿入した形になっており、ｐｎｐｎサイリスタのゲート電流として作用するキャリアをこの層において再結合させることによりサイリスタを構成するｎｐｎトランジスタの電流利得を低減している。その結果、サイリスタのターンオン動作が抑制され、電流ブロック特性が向上する。
しかし、狭幅部に選択成長させるＤＨメサストライプ６をその平均歪量ε１(average)が無歪（ε１(average)＝０）になるように成長させると、広幅部に形成される再結合層１６の平均歪量ε２(average)が引張歪（ε２(average)＜０）となり、各成長層の厚さや組成などによっては平均歪量ε２(average)が臨界歪量ε２(critical)を超えてしまう。その結果、再結合層１６で格子緩和による転位が発生し、リーク電流の増加によるレーザ特性の悪化や転位が量子井戸活性層３ａに伸長して信頼性の低下をもたらす懸念があった。
本発明の半導体レーザは、半導体基板上に、選択成長で形成された少なくとも量子井戸活性層を含む第１の半導体積層体としてのダブルヘテロメサストライプと、前記選択成長の際に前記ダブルヘテロメサストライプの両側に一定距離だけ離間して同時に形成された第２の半導体積層体としての再結合層とを有する半導体レーザにおいて、
平均歪量ε(average)、臨界歪量ε(critical)を下式のように定義した場合、
Figure 0004640646
 但し、歪を有する半導体層の数をｊ個とし、それら歪を有する半導体層で挟まれた無歪の半導体層の数をｋ個として、ｎ個（ｎ＝ｊ＋ｋ）の半導体層を積層してなるダブルヘテロメサストライプまたは再結合層において、ｉ番目の半導体層の歪量をεｉ、ｉ番目の半導体層の厚さをｄｉとする
Figure 0004640646
 但し、
ｂ：バーガーズベクトル、
ｐ：ポアソン比、
α：バーガーズベクトルと転位線のなす角、
λ：滑り方向と、滑り面と積層面の交線に垂直で積層面内にある方向のなす角
ダブルヘテロメサストライプの平均歪量ε１(average)は臨界歪量ε１(critical)以下の圧縮歪（ε１(critical)≧ε１(average)＞０）で、且つ、
前記再結合層の平均歪量ε２(average)は臨界歪量ε２(critical)以下の引張り歪（−ε２(critical)≦ε２(average)＜０）または無歪（ε２(average)＝０）であることを特徴とする半導体レーザである。
なお、上に示した臨界歪量の定義式は、非特許文献７に記載されている。
また、本発明の半導体レーザの製造方法は、半導体基板上に一対のストライプ状の誘電体マスクを形成し、前記誘電体マスクで挟まれた狭幅部に活性層を含む第１の半導体積層体としてのダブルヘテロメサストライプを形成すると同時に、前記誘電体マスクの両外側の広幅部に第２の半導体積層体としての再結合層を形成する工程を含む半導体レーザの製造方法において、
平均歪量ε(average)、臨界歪量ε(critical)を下式のように定義した場合、
Figure 0004640646
 但し、歪を有する半導体層の数をｊ個とし、それら歪を有する半導体層で挟まれた無歪の半導体層の数をｋ個として、ｎ個（ｎ＝ｊ＋ｋ）の半導体層を積層してなるダブルヘテロメサストライプまたは再結合層において、ｉ番目の半導体層の歪量をεｉ、ｉ番目の半導体層の厚さをｄｉとする
Figure 0004640646
 但し、
ｂ：バーガーズベクトル、
ｐ：ポアソン比、
α：バーガーズベクトルと転位線のなす角、
λ：滑り方向と、滑り面と積層面の交線に垂直で積層面内にある方向のなす角
前記ダブルヘテロメサストライプの平均歪量ε１(average)は臨界歪量ε１(critical)以下の圧縮歪（ε１(critical)≧ε１(average)＞０）で、且つ、前記再結合層の平均歪量ε２(average)は臨界歪量ε２(critical)以下の引張り歪（−ε２(critical)≦ε２(average)＜０）または無歪（ε２(average)＝０）であることを特徴とする半導体レーザの製造方法である。
（作用）
図１１は非特許文献５に記載されている選択成長のメカニズムを示す概略図である。
Ａｌ、Ｇａ、Ｉｎを含む半導体層を選択成長した場合、狭幅部１４は(1)縦方向の気相拡散、(2)横方向の気相拡散、(3)誘電体マスク１３表面からのマイグレーション、の３つのパスから成長種が供給されて組成、厚さが決定される。一方、広幅部１５は主に(1)縦方向の気相拡散で成長種が供給される。そして、Ａｌ、Ｇａ成長種の拡散長に比べてＩｎ成長種の拡散長が短いために、狭幅部１４の成長層が広幅部１５の成長層に比べてＩｎ過剰になり、また、層厚も厚くなる（ｄ＞ｄ０）。従って、狭幅部に成長させるＤＨメサストライプ６をその平均歪量ε１(average)が無歪（ε１(average)＝０）になるように成長させると広幅部１５に成長させた再結合層１６の平均歪量ε２(average)はＩｎ組成が小さくなり引張歪（ε２(average)＜０）となる。そして、成長条件によっては再結合層１６の平均歪量ε２(average)が臨界歪量ε２(critical)を超えてしまい（−ε２(critical)＞ε２(average)）、格子緩和が起こる。このため、ＤＨメサストライプ６の平均歪量ε１(average)を臨界歪量ε２(critical)以内で圧縮歪側にずらすことにより、再結合層１６の引張歪を低減することができる。その結果、広幅部の再結合層１６の平均歪量ε２(average)を臨界歪量ε２(critical)以内に抑えることができ、格子緩和による転位の発生を抑制できる。
本発明によれば、ダブルヘテロメサストライプの平均歪量ε１(average)を臨界歪量ε２(critical)以内で圧縮歪側ずらすことにで、ダブルヘテロメサストライプを選択成長で形成する際に、その両側に一定距離だけ離間して同時に形成される再結合層の引張歪量ε２(average)を臨界歪量ε２(critical)以内に低減できる。その結果、再結合層の格子緩和を抑制し、リーク電流が抑制された信頼性の高い半導体レーザを実現することができる。
本発明の第１の実施形態である半導体レーザの断面構造図 本発明の第１の実施形態である半導体レーザの製造方法を示す工程図 本発明の第１の実施形態について、歪を有する成長層の平均歪量と成長層厚の関係をＤＨメサストライプと広幅部の再結合層について示した計算結果 ＤＨメサストライプの平均歪量をゼロにした半導体レーザにおいて、歪を有する成長層の平均歪量と成長層厚の関係をＤＨメサストライプと広幅部の再結合層について示した計算結果 本発明の第２の実施形態である半導体レーザの断面構造図 本発明の第２の実施形態について、歪を有する成長層の平均歪量と成長層厚の関係をＤＨメサストライプと広幅部の再結合層について示した計算結果 ＤＨメサストライプと再結合層における平均歪量の誘電体マスク幅（狭幅部と広幅部の距離）依存性を示す計算結果 非特許文献４に記載されているＡＳＭ−ＬＤの断面構造図 非特許文献４に記載されているＡＳＭ−ＬＤの製造方法を示す工程図 狭幅部と広幅部の関係を示す概略図 非特許文献５に記載されている選択成長のメカニズムを示す概略図
（第１の実施形態）
図１は、本発明の第１の実施形態である半導体レーザの断面構造である。
ｎ型ＩｎＰ（００１）基板１（キャリア濃度ｎ＝２×１０１８ｃｍ−３）上にｎ型ＡｌＧａＩｎＡｓ光閉じ込め層２（厚さｄ＝４０ｎｍ、無歪、ｎ＝１×１０１８ｃｍ−３）、ウェル層（ｄ＝６ｎｍ、歪量ε＝＋１．４％、ウェル数Ｎｗ＝１０）、バリア層（ｄ＝１０ｎｍ、ε＝−０．６％、バリア数Ｎｂ＝９）がＡｌＧａＩｎＡｓ層である歪補償型多重量子井戸活性層３、ｐ型ＡｌＧａＩｎＡｓ光閉じ込め層４（ｄ＝４０ｎｍ、無歪、キャリア濃度ｐ＝１×１０１８ｃｍ−３）、ｐ型ＩｎＰキャップ層５（ｄ＝３００ｎｍ、ｐ＝１×１０１８ｃｍ−３）で構成される第１の半導体積層体としてのダブルヘテロ（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ）メサストライプ６（以降、ＤＨメサストライプと呼ぶ）が形成され、ｐ型ＩｎＰ電流ブロック層７（ｄ＝６００ｎｍ、ｐ＝５×１０１７ｃｍ−３）、ｎ型ＩｎＰ電流ブロック層８（ｄ＝６００ｎｍ、ｐ＝１×１０１８ｃｍ−３）で埋め込まれている。そして、その上にｐ型ＩｎＰクラッド層９（ｄ＝１６００ｎｍ、ｐ＝１×１０１８ｃｍ−３）、ｐ型ＩｎＧａＡｓコンタクト層１０（ｄ＝３００ｎｍ、無歪、ｐ＝１×１０１９ｃｍ−３）が形成され、更に下面にｎ側電極１１、上面にｐ側電極１２がそれぞれ形成されている。また、ＤＨメサストライプ６の両側には一定距離だけ離間して第２の半導体積層体として再結合層１６が形成されている。
次に、図２に製造工程を示す。
結晶成長はＭＯＶＰＥ法を使い、原料としては、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）を用いる。また、ｎ型とｐ型のドーピング原料としては、ジシラン（Ｓｉ２Ｈ６）とジメチル亜鉛（ＤＭＺｎ）をそれぞれ用いる。キャリアガスは水素で、成長圧力は１００ｈＰａで行う。
まず、（００１）面を成長面とするｎ型ＩｎＰ基板１上に厚さ１００ｎｍの酸化シリコン膜を熱ＣＶＤで堆積する。そして、一般的なフォトリソグラフィ技術を使って幅５μｍ、狭幅部１４の開口幅１．６μｍからなる一対のストライプ状の酸化シリコンマスク１３に加工する。ここで、この２本の酸化シリコンマスク１３が選択成長における成長阻止マスクとなるため、２本の酸化シリコンマスク１３で挟まれた狭幅部１４および、２本の酸化シリコンマスク１３の両外側の広幅部１５とが選択成長可能な領域となる（図２（ａ））。ストライプの方向は［１１０］方向である。尚、隣接する半導体レーザの素子間隔（隣接する狭幅部間の間隔）（図示せず）を５００μｍに設定したので、広幅部１の幅は約４８８μｍとなる。
次にそのｎ型ＩｎＰ基板１をＭＯＶＰＥ装置（図示せず）にセットし、ｎ型ＡｌＧａＩｎＡｓ光閉じ込め層２、歪補償型多重量子井戸活性層３、ｐ側ＡｌＧａＩｎＡｓ光閉じ込め層４、ｐ型ＩｎＰキャップ層５で構成されるＤＨメサストライプ６を選択成長で形成する。
このとき、（１１１）Ｂ面におけるｐ型ＩｎＰキャップ層５の成長速度を促進することにより、ｎ型ＡｌＧａＩｎＡｓ光閉じ込め層２、歪補償型多重量子井戸活性層３、ｐ側ＡｌＧａＩｎＡｓ光閉じ込め層４の（１１１）Ｂ面がｐ型ＩｎＰ層５でカバーされ、その後のプロセスで基板を大気にさらしても、Ａｌを含んだ層が酸化されることを抑制している。
尚、この選択ＭＯＶＰＥ成長の際に同時に広幅部１５にも狭幅部１４に成長したｎ型ＡｌＧａＩｎＡｓ光閉じ込め層２、歪補償型多重量子井戸活性層３、ｐ側ＡｌＧａＩｎＡｓ光閉じ込め層４、ｐ型ＩｎＰキャップ層５に対応した半導体積層体としての再結合層１６が成長するが、各成長層の組成および、厚さは異なる（図２（ｂ））。
その後、ＭＯＶＰＥ装置（図示せず）から取り出し、セルフアラインプロセスによりメサトップのみに酸化シリコンマスク１７を形成する（図２（ｃ））。
次に、再度ＭＯＶＰＥ装置（図示せず）にセットし、ｐ型ＩｎＰ電流ブロック層７、ｎ型ＩｎＰ電流ブロック層８を選択成長で形成する（図２（ｄ））。その後、ＭＯＶＰＥ装置（図示せず）から取り出して酸化シリコンマスクを除去後、３回目のＭＯＶＰＥ成長でｐ型ＩｎＰクラッド層９、ｐ型ＩｎＧａＡｓコンタクト層１０を成長し、その後、ｎ型ＩｎＰ基板１の研磨、ｎ側電極１１とｐ側電極１２の形成をそれぞれ行い、図１で示したような半導体レーザを作製することができる。
第１の実施形態の特徴は、ＤＨメサストライプ６の平均歪量ε１(average)を臨界歪量ε１(critical)以内で圧縮歪み側にずらすことにより広幅部の再結合層１６の引張歪量ε２(average)を低減し、格子緩和を抑制している。その結果を図３、図４に示す。
図３、図４は歪を有する成長層の平均歪量と成長層厚の関係をＤＨメサストライプ６と再結合層１６について示した計算結果である。黒丸で示した点が各半導体層を順次成長した後の平均歪量（％）と累積の成長層厚（ｎｍ）であり、歪を有する成長層の第１層目から順に歪を有する最終成長層までの成長した結果を示してある。
第１の実施形態の場合、ＤＨメサストライプ６では、井戸層とバリア層が歪を有する成長層であり、再結合層１６では、光閉じ込め層２、４、井戸層、バリア層に相当する半導体層が歪を有する成長層である。参考のために臨界歪量と臨界膜厚の関係も実線で示した。歪を有する最終層まで成長した時に平均歪量と累積の成長層厚で示される黒丸が実線の上側にある場合、その成長層は歪量・膜厚の臨界値を超えていることを示しており、歪の緩和により転位が発生する可能性がある。図３は、第１の実施形態で示した本発明の構造の計算結果であり、図４は、第１の実施形態で示した本発明の構造において、バリア層の歪量を−０．９３％として非特許文献１乃至３で示されたようにＤＨメサストライプでの平均歪量ε１(average)をほぼ無歪（ε１(average)＝０）にした構造の計算結果である。ここで、図４に示したようにＤＨメサストライプの平均歪量ε１(average)をほぼ無歪（ε１(average)＝０）にした場合では、再結合層の平均歪量ε２(average)は引張歪側の臨界歪量を越えてしまっており、格子緩和による転位の発生が懸念される。しかし、これに対して、図３（本発明の構造）では、ＤＨメサストライプでの平均歪量ε１(average)が圧縮歪み側にシフトしており、それに伴って、再結合層の平均歪量ε２(average)が減少している（図中右にシフトしている）。その結果、ＤＨメサストライプの平均歪量ε１(average)と再結合層の平均歪量ε２(average)の両方共が臨界歪量以下におさまるようになっていることがわかる。
尚、歪の制御は、原料の供給量を変えることにより行うことができる。
実施形態１で用いたＡｌＧａＩｎＡｓ層の場合、ＴＭＩｎの供給量を増やすかまたはＴＭＡｌ、ＴＥＧａの供給量を減らして成長層のＩｎ組成を増やすことにより圧縮歪をかけることができる。逆に、ＴＭＩｎの供給量を減らすかまたはＴＭＡｌ、ＴＥＧａの供給量を増やして成長層のＩｎ組成を減らすことにより引張り歪をかけることができる。しかしながら、単純にＩｎ組成だけを変化させてしまうと歪量と共にバンドギャップも変化してしまう。量子井戸活性層のウェルの場合、バンドギャップが変化してレーザの発振波長が変わってしまう。従って、Ｉｎ組成を変化させて歪量を変えると共にＡｌまたはＧａの組成も変化させ、バンドギャップが変わらないようにする必要がある。
その一例として、下表に非特許文献６に記載されているＡｌＧａＩｎＡｓバンドギャップの組成依存性と２元半導体の格子定数から計算した波長１ｕｍのＡｌＧａＩｎＡｓで、無歪と−０．６％引張り歪の場合の組成を示す。
Figure 0004640646
（第２の実施形態）
図５は、本発明の第２の実施形態による半導体レーザの断面構造である。
ｎ型ＩｎＰ（００１）基板１（キャリア濃度ｎ＝２×１０１８ｃｍ−３）上にｎ型ＡｌＧａＩｎＡｓ歪光閉じ込め層２ａ（厚さｄ＝４０ｎｍ、歪量ε＝＋０．３１％、ｎ＝１×１０１８ｃｍ−３）、ウェル層（ｄ＝６ｎｍ、ε＝＋１．４％、ウェル数Ｎｗ＝１０）および、バリア層（ｄ＝１０ｎｍ、ε＝−０．９３％、バリア数Ｎｂ＝９）がＡｌＧａＩｎＡｓ層である歪補償型多重量子井戸活性層３、ｐ型ＡｌＧａＩｎＡｓ歪光閉じ込め層４ａ（ｄ＝４０ｎｍ、ε＝＋０．３１％、キャリア濃度ｐ＝１×１０１８ｃｍ−３）、ｐ型ＩｎＰキャップ層５（ｄ＝３００ｎｍ、ｐ＝１×１０１８ｃｍ−３）で構成される第１の半導体積層体としてのＤＨメサストライプ６が形成され、ｐ型ＩｎＰ電流ブロック層７（ｄ＝６００ｎｍ、ｐ＝５×１０１７ｃｍ−３）、ｎ型ＩｎＰ電流ブロック層８（ｄ＝６００ｎｍ、ｐ＝１×１０１８ｃｍ−３）で埋め込まれている。そして、ｐ型ＩｎＰクラッド層９（ｄ＝１６００ｎｍ、ｐ＝１×１０１８ｃｍ−３）、ｐ型ＩｎＧａＡｓコンタクト層１０（ｄ＝３００ｎｍ、無歪、ｐ＝１×１０１９ｃｍ−３）が形成され、更に下面にｎ側電極１１、上面にｐ側電極１２がそれぞれ形成されている。また、ＤＨストライプ６の両側に離間して第２の半導体積層体としての再結合層１６が形成されている。
ここで、第１の実施形態との違いは、バリア層の歪量を−０．６％から−０．９３％に増加させた点と、光閉じ込め層２ａ、４ａの歪量を無歪から＋０．３１％の圧縮歪に変更した点である。このように、バリア層の引張歪量を増加させることで歪補償型量子井戸活性層３の平均歪量をほぼゼロとし、光閉じ込め層２ａ、４ａに圧縮歪を新たに加えることにで、ＤＨメサストライプ６の平均歪量ε１(average)と再結合層１６の平均歪量ε２(average)を臨界歪量以下に抑制している。
図６は、第２の実施形態について歪を有する成長層の平均歪量と成長層厚の関係をＤＨメサストライプと再結合層について示した計算結果である。第２の実施形態の場合、ＤＨメサストライプ６では、光閉じ込め層２ａ、４ａと、井戸層およびバリア層が歪を有する成長層であり、再結合層では、ＤＨメサストライプ６の光閉じ込め層２ａ、４ａと、井戸層およびバリア層に相当する半導体層が歪を有する成長層である。
図６に示すように、ＤＨメサストライプの平均歪量ε１(average)と再結合層１６の平均歪量ε２(average)とは、光閉じ込め層にくわえた圧縮歪により、図４に比べて共に圧縮歪側にシフトし、その結果、共に臨界歪量以下になっていることがわかる。
図７にＤＨメサストライプと再結合層における平均歪量の誘電体マスクの幅（狭幅部と広幅部の距離）への依存性を示す。ＤＨメサストライプの光閉じ込め層、歪補償型量子井戸活性層は、マスク幅を変えても同じ歪量、厚さになるように成長条件を調整した。活性層の構造としては、ウェル層が厚さ４ｎｍで＋１．４％の圧縮歪、井戸数が７、バリア層が厚さ８ｎｍで−０．２％の引張歪である。この構造は、平均歪量が０．３８９％で臨界歪の０．４１４％に近い値である。また、ＡｌＧａＩｎＡｓ光閉じ込め層は２０ｎｍである。
図７に示すように、マスク幅が広くなるのに伴い、再結合層の平均歪量が引張歪側にシフトする。その結果、マスク幅が１５μｍを超えると再結合層の平均歪量が臨界歪量を超えてしまい、格子緩和が懸念される。従って、選択成長に用いる誘電体のマスク幅としては、０より大きく１５μｍ以下に設定することが望ましい。
以下に、図７の結果を詳細に説明する。同一成長条件で成長を行った場合、狭幅部１４に成長するＡｌＧａＩｎＡｓ層（光閉じ込め層、ウェル層、バリア層）はマスク幅が増加するのに伴いＩｎ組成が増加し、圧縮歪量が増加する。これは、図１０で示した(2)横方向の気相拡散と(3)誘電体マスク表面からの成長種のマイグレーション、で供給されるＩｎ成長種の増加率がＡｌやＧａ成長種の増加率に比べて大きいためである。一方、広幅部１５に成長する再結合層１６は、(1)縦方向の気相拡散で成長種が供給されるために、成長条件が同じであればマスク幅に依存せず同じ成長層が積層される。従って、狭幅部１４に成長するＤＨストライプの歪量をマスク幅に依存せず一定にするためには、マスク幅が広くなるのに伴い成長条件を調整することにより再結合層１６の歪量を引張り歪側に設定する必要がある。その結果、図７のような関係になる。
尚、図７でマスク幅が４μｍ以下の領域では再結合層も圧縮歪みが印加される。これは、成長するＤＨメサストライプの構造に依存するが、ＤＨメサストライプの圧縮歪み量以下で且つ臨界歪量以下なので問題にならない。
また、本発明はＡｌＩｎＡｓやＡｌＧａＩｎＡｓなどＡｌとＩｎを含む成長系で特に有効になる。これは、図１０で示した成長メカニズムにおいて、(2)横方向の気相拡散と(3)誘電体マスク表面からの成長種のマイグレーションで供給されるＩｎ成長種の増加率とＡｌ成長種の増加率の差が特に大きいためである。
 符号の説明
１・・・ｎ型ＩｎＰ基板
２・・・ｎ型ＡｌＧａＩｎＡｓ光閉じ込め層
２ａ・・・ｎ型ＡｌＧａＩｎＡｓ歪光閉じ込め層
３・・・歪補償型歪多重量子井戸活性層
３ａ・・・歪多重量子井戸活性層
４・・・ｐ型ＡｌＧａＩｎＡｓ光閉じ込め層
４ａ・・・ｐ型ＡｌＧａＩｎＡｓ歪光閉じ込め層
５・・・ｐ型ＩｎＰキャップ層
６・・・ＤＨメサストライプ
７・・・ｐ型ＩｎＰ電流ブロック層
８・・・ｎ型ＩｎＰ電流ブロック層
９・・・ｐ型ＩｎＰクラッド層
１０・・・ｐ型ＩｎＧａＡｓコンタクト層
１１・・・ｎ側電極
１２・・・ｐ側電極
１３・・・酸化シリコンマスク
１４・・・狭幅部
１５・・・広幅部
１６・・・再結合層
１７・・・酸化シリコンマスク

Claims (8)

  1. 半導体基板上に、選択成長で形成された少なくとも量子井戸活性層を含む第１の半導体積層体としてのダブルヘテロメサストライプと、前記選択成長の際に前記ダブルヘテロメサストライプの両側に一定距離だけ離間して同時に形成された第２の半導体積層体としての再結合層とを有する半導体レーザにおいて、
    平均歪量ε(average)、臨界歪量ε(critical)を下式のように定義した場合、
    Figure 0004640646
    但し、歪を有する半導体層の数をｊ個とし、それら歪を有する半導体層で挟まれた無歪の半導体層の数をｋ個として、ｎ個（ｎ＝ｊ＋ｋ）の半導体層を積層してなるダブルヘテロメサストライプまたは再結合層において、ｉ番目の半導体層の歪量をεｉ、ｉ番目の半導体層の厚さをｄｉとする
    Figure 0004640646
    但し、
    ｂ：バーガーズベクトル、
    ｐ：ポアソン比、
    α：バーガーズベクトルと転位線のなす角、
    λ：滑り方向と、滑り面と積層面の交線に垂直で積層面内にある方向のなす角
    前記ダブルヘテロメサストライプの平均歪量ε１(average)は臨界歪量ε１(critical)以下の圧縮歪（ε１(critical)≧ε１(average)＞０）で、且つ、前記再結合層の平均歪量ε２(average)は臨界歪量ε２(critical)以下の引張り歪（−ε２(critical)≦ε２(average)＜０）または無歪（ε２(average)＝０）であることを特徴とする半導体レーザ。
  2. 前記ダブルヘテロメサストライプに少なくとも光閉じ込め層と量子井戸活性層を含むことを特徴とする請求項１に記載の半導体レーザ。
  3. 前記ダブルヘテロメサストライプにＡｌＩｎＡｓまたはＡｌＧａＩｎＡｓが含まれていることを特徴とする請求項１、または、請求項２に記載の半導体レーザ。
  4. 前記ダブルヘテロメサストライプと前記再結合層との間の距離が１５μｍ以下であることを特徴とする請求項１から３のいずれかに記載の半導体レーザ。
  5. 半導体基板上に一対のストライプ状の誘電体マスクを形成し、前記誘電体マスクで挟まれた狭幅部に活性層を含む第１の半導体積層体としてのダブルヘテロメサストライプを形成すると同時に、前記誘電体マスクの両外側の広幅部に第２の半導体積層体としての再結合層を形成する工程を含む半導体レーザの製造方法において、
    平均歪量ε(average)、臨界歪量ε(critical)を下式のように定義した場合、
    Figure 0004640646
    但し、歪を有する半導体層の数をｊ個とし、それら歪を有する半導体層で挟まれた無歪の半導体層の数をｋ個として、ｎ個（ｎ＝ｊ＋ｋ）の半導体層を積層してなるダブルヘテロメサストライプまたは再結合層において、ｉ番目の半導体層の歪量をεｉ、ｉ番目の半導体層の厚さをｄｉとする
    Figure 0004640646
    但し、
    ｂ：バーガーズベクトル、
    ｐ：ポアソン比、
    α：バーガーズベクトルと転位線のなす角、
    λ：滑り方向と、滑り面と積層面の交線に垂直で積層面内にある方向のなす角
    前記ダブルヘテロメサストライプの平均歪量ε１(average)は臨界歪量ε１(critical)以下の圧縮歪（ε１(critical)≧ε１(average)＞０）で、且つ、前記再結合層の平均歪量ε２(average)は臨界歪量ε２(critical)以下の引張り歪（−ε２(critical)≦ε２(average)＜０）または無歪（ε２(average)＝０）であることを特徴とする半導体レーザの製造方法。
  6. 前記ダブルヘテロメサストライプに少なくとも光閉じ込め層と量子井戸活性層を含むことを特徴とする請求項５に記載の半導体レーザの製造方法。
  7. 前記ダブルヘテロメサストライプにＡｌＩｎＡｓまたはＡｌＧａＩｎＡｓが含まれていることを特徴とする請求項５、または、請求項６に記載の半導体レーザの製造方法。
  8. 前記ダブルヘテロメサストライプと前記再結合層との間の距離が０より大きく１５μｍ以下であることを特徴とする請求項５から７のいずれかに記載の半導体レーザの製造方法。
JP2005515813A 2003-11-28 2004-11-26 半導体レーザとその製造方法 Expired - Fee Related JP4640646B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003398670 2003-11-28
JP2003398670 2003-11-28
PCT/JP2004/017576 WO2005053126A1 (ja) 2003-11-28 2004-11-26 半導体レーザとその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005053126A1 JPWO2005053126A1 (ja) 2007-12-06
JP4640646B2 true JP4640646B2 (ja) 2011-03-02

Family

ID=34631573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515813A Expired - Fee Related JP4640646B2 (ja) 2003-11-28 2004-11-26 半導体レーザとその製造方法

Country Status (4)

Country Link
US (1) US7586967B2 (ja)
JP (1) JP4640646B2 (ja)
CN (1) CN100459332C (ja)
WO (1) WO2005053126A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545670B2 (ja) * 2010-04-27 2014-07-09 住友電工デバイス・イノベーション株式会社 光半導体装置およびその製造方法
US8189639B2 (en) * 2010-05-28 2012-05-29 Corning Incorporated GaN-based laser diodes with misfit dislocations displaced from the active region
JP7094082B2 (ja) * 2017-06-14 2022-07-01 日本ルメンタム株式会社 光半導体素子、光サブアセンブリ、及び光モジュール
CN108642640B (zh) * 2018-05-03 2021-02-05 东华大学 一种刚度梯度拉胀材料的制备方法和用途
CN117558644B (zh) * 2023-12-21 2024-03-26 苏州焜原光电有限公司 标定InGaxAs/InAsSby超晶格组分的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671242A (en) * 1994-09-02 1997-09-23 Mitsubishi Denki Kabushiki Kaisha Strained quantum well structure
US6337870B1 (en) * 1997-10-20 2002-01-08 Nec Corporation Semiconductor laser having recombination layer stripes in current blocking structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847415A (en) * 1995-03-31 1998-12-08 Nec Corporation Light emitting device having current blocking structure
CN1088933C (zh) * 1998-06-02 2002-08-07 中国科学院半导体研究所 高功率高亮度激光器
JP4002422B2 (ja) 2001-10-22 2007-10-31 日本電気株式会社 半導体素子およびその作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671242A (en) * 1994-09-02 1997-09-23 Mitsubishi Denki Kabushiki Kaisha Strained quantum well structure
US6337870B1 (en) * 1997-10-20 2002-01-08 Nec Corporation Semiconductor laser having recombination layer stripes in current blocking structure

Also Published As

Publication number Publication date
WO2005053126A1 (ja) 2005-06-09
US20070104236A1 (en) 2007-05-10
CN1886877A (zh) 2006-12-27
JPWO2005053126A1 (ja) 2007-12-06
US7586967B2 (en) 2009-09-08
CN100459332C (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
US7244964B2 (en) Light emitting device
US5151913A (en) Semiconductor laser
US7539385B2 (en) Optical semiconductor device and fabrication process thereof
US7683392B2 (en) Semiconductor device with anisotropy-relaxed quantum dots
JPH07235732A (ja) 半導体レーザ
US7875875B2 (en) Semiconductor device and manufacturing method thereof
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
US7482617B2 (en) Optical semiconductor device and fabrication method thereof
WO2006044124A1 (en) Method and structure for deep well structures for long wavelength active regions
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
JP4640646B2 (ja) 半導体レーザとその製造方法
KR0153585B1 (ko) 메사 스트라이프 구조를 가진 반도체 레이저 및 그의 제조방법
JP4002422B2 (ja) 半導体素子およびその作製方法
JP2000031596A (ja) 半導体レーザ及び半導体レーザの製造方法
JP2010212664A (ja) 半導体レーザとその製造方法
JP3267582B2 (ja) 半導体レーザの製造方法
JP4296435B2 (ja) 半導体レーザ
JPH0669589A (ja) 半導体レーザ素子
US20230178965A1 (en) Semiconductor stack and light-emitting device
JPH10290049A (ja) 半導体レーザ素子
JP2005159152A (ja) Ｉｉｉ−ｖ族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。
JP2967719B2 (ja) 半導体結晶成長方法および半導体素子
JP2630273B2 (ja) 分布帰還型半導体レーザ
JPH09260787A (ja) ＩｎＰ系半導体素子
JPH0567839A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees