JP2910120B2 - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JP2910120B2 JP2910120B2 JP2111290A JP2111290A JP2910120B2 JP 2910120 B2 JP2910120 B2 JP 2910120B2 JP 2111290 A JP2111290 A JP 2111290A JP 2111290 A JP2111290 A JP 2111290A JP 2910120 B2 JP2910120 B2 JP 2910120B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- type
- mesa
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体レーザ、特に例えばAlGaAs系等の化合
物半導体による埋込みヘテロ接合型（BH型）半導体レー
ザに係わる。
物半導体による埋込みヘテロ接合型（BH型）半導体レー
ザに係わる。
本発明は半導体レーザに係わり、メサ突起を有する化
合物半導体の主面に、第１導電型のクラッド層と、活性
層と、第２導電型の第１のクラッド層と、第１導電型の
電流ブロック層と、第２導電型の第２のクラッド層との
各エピタキシャル層が順次積層形成されてなり、上記メ
サ突起を形成するメサ溝上の電流ブロック層が、このメ
サ突起上にエピタキシャル成長された活性層の側面にこ
の活性層の全厚さにわたって接するように、かつ第２導
電型の第１及び第２のクラッド層間に挟まれてなる。
合物半導体の主面に、第１導電型のクラッド層と、活性
層と、第２導電型の第１のクラッド層と、第１導電型の
電流ブロック層と、第２導電型の第２のクラッド層との
各エピタキシャル層が順次積層形成されてなり、上記メ
サ突起を形成するメサ溝上の電流ブロック層が、このメ
サ突起上にエピタキシャル成長された活性層の側面にこ
の活性層の全厚さにわたって接するように、かつ第２導
電型の第１及び第２のクラッド層間に挟まれてなる。
そして、本発明においては、第１導電型の電流ブロッ
ク層と、第２導電型の第２のクラッド層のバンドギャッ
プが、第１導電型のクラッド層と第２導電型の第１のク
ラッド層のバンドギャップに比して、大とされることに
より、リーク電流の発生を抑制して、光出力特性の改善
をはかり、信頼性の向上をはかる。
ク層と、第２導電型の第２のクラッド層のバンドギャッ
プが、第１導電型のクラッド層と第２導電型の第１のク
ラッド層のバンドギャップに比して、大とされることに
より、リーク電流の発生を抑制して、光出力特性の改善
をはかり、信頼性の向上をはかる。
低しきい値電流Ithを有する半導体レーザを作製する
には、活性層の横方向にすなわち活性層の面方向と直交
する方向に屈折率差を形成するBH型構成をとり、しかも
電流狭搾を行う電流ブロック手段を設けることが望まれ
る。この種のBH型半導体レーザでは、通常２回以上に互
いに独立したエピタキシャル成長すなわち第１回のエピ
タキシャル成長後にエッチング作業を施し、次に第２回
のエピタキシャル成長作業が行われるという手順が一般
的に採られる。ところが、この場合第１と第２のエピタ
キシャル成長作業間において、表面酸化等の問題が生
じ、これが信頼性の低下、特性の低下を来す。このよう
な信頼性の問題さらに作業性の煩雑さを回避する目的を
もって、本出願人は、先に例えば特開昭61−183987号公
報において１回のエピタキシャル成長において全層を形
成することができるようにしたSDH型（Separate Double
Hetero Junction）の半導体レーザを提案した。
には、活性層の横方向にすなわち活性層の面方向と直交
する方向に屈折率差を形成するBH型構成をとり、しかも
電流狭搾を行う電流ブロック手段を設けることが望まれ
る。この種のBH型半導体レーザでは、通常２回以上に互
いに独立したエピタキシャル成長すなわち第１回のエピ
タキシャル成長後にエッチング作業を施し、次に第２回
のエピタキシャル成長作業が行われるという手順が一般
的に採られる。ところが、この場合第１と第２のエピタ
キシャル成長作業間において、表面酸化等の問題が生
じ、これが信頼性の低下、特性の低下を来す。このよう
な信頼性の問題さらに作業性の煩雑さを回避する目的を
もって、本出願人は、先に例えば特開昭61−183987号公
報において１回のエピタキシャル成長において全層を形
成することができるようにしたSDH型（Separate Double
Hetero Junction）の半導体レーザを提案した。
更に、この種のSDH型半導体レーザとして、本出願人
は、特開昭63−330136号において例えば第４図にその略
線的断面図を示した半導体レーザの提案をなした。これ
は、第１導電型例えばｎ型で一主面が（100）結晶面を
有する例えばGaAs化合物半導体（１）の、その一主面に
第４図でその紙面と直交する〔011〕方向に延びるスト
ライプ状のメサ突起（２）が形成され、この突起（２）
を有する化合物半導体（１）の主面上に順次通常のMOCV
D（Metal Organic Chemical Vapor Deposition:有機金
属化学気相成長法）すなわちメチル系のMOCVDによって
連続的に第１導電型例えばｎ型のクラッド層（３）と、
低不純物濃度ないしはアンドープの活性層（４）と、第
２導電型例えばｐ型の第１のクラッド層（５）と、第１
導電型例えばｎ型の電流ブロック層（６）と、第２導電
型例えばｐ型の第２のクラッド層（７）と、第２導電型
のキャップ層（８）との各半導体層がエピタキシャル成
長されてなる。
は、特開昭63−330136号において例えば第４図にその略
線的断面図を示した半導体レーザの提案をなした。これ
は、第１導電型例えばｎ型で一主面が（100）結晶面を
有する例えばGaAs化合物半導体（１）の、その一主面に
第４図でその紙面と直交する〔011〕方向に延びるスト
ライプ状のメサ突起（２）が形成され、この突起（２）
を有する化合物半導体（１）の主面上に順次通常のMOCV
D（Metal Organic Chemical Vapor Deposition:有機金
属化学気相成長法）すなわちメチル系のMOCVDによって
連続的に第１導電型例えばｎ型のクラッド層（３）と、
低不純物濃度ないしはアンドープの活性層（４）と、第
２導電型例えばｐ型の第１のクラッド層（５）と、第１
導電型例えばｎ型の電流ブロック層（６）と、第２導電
型例えばｐ型の第２のクラッド層（７）と、第２導電型
のキャップ層（８）との各半導体層がエピタキシャル成
長されてなる。
ここに第１導電型のクラッド層（３）と、第２導電型
の第１及び第２のクラッド層（５）及び（７）と、第１
導電型の電流ブロック層（６）とは、活性層（４）に比
してバンドギャップが大すなわち屈折率が小なる材料よ
りなる。
の第１及び第２のクラッド層（５）及び（７）と、第１
導電型の電流ブロック層（６）とは、活性層（４）に比
してバンドギャップが大すなわち屈折率が小なる材料よ
りなる。
そして、この場合化合物半導体（１）及びメサ突起
（２）の結晶方位、突起（２）の幅、及び高さすなわち
その両側のメサ溝の深さ、さらに各第１導電型のクラッ
ド層（３）、活性層（４）、第２導電型の第１クラッド
層（５）等の厚さを選定することによって、メサ突起
（２）上に第１導電型のクラッド層（３）、活性層
（４）、第２導電型の第１のクラッド層（５）を、メサ
溝上におけるそれと分断するように斜面（9a）及び（9
b）による断層を形成し、これら斜面（9a）及び（9b）
によって分断されたストライプ状のエピタキシャル成長
層（10）がメサ突起（２）上に形成されるようにする。
（２）の結晶方位、突起（２）の幅、及び高さすなわち
その両側のメサ溝の深さ、さらに各第１導電型のクラッ
ド層（３）、活性層（４）、第２導電型の第１クラッド
層（５）等の厚さを選定することによって、メサ突起
（２）上に第１導電型のクラッド層（３）、活性層
（４）、第２導電型の第１のクラッド層（５）を、メサ
溝上におけるそれと分断するように斜面（9a）及び（9
b）による断層を形成し、これら斜面（9a）及び（9b）
によって分断されたストライプ状のエピタキシャル成長
層（10）がメサ突起（２）上に形成されるようにする。
これは通常のMOCVD、すなわちメチル系の有機金属を
原料ガスとして行ったMOCVDによる場合、（111）Ｂ結晶
面が一旦生じると、この面に対しては、エピタキシャル
成長が生じにくいことを利用してストライプ状のエピタ
キシャル成長層（10）を形成するものである。そして、
この場合電流ブロック層（６）は、ストライプ状のエピ
タキシャル成長層（10）によってこれを挟んでその両側
に分断され、この分断によって生じた両端面が、丁度、
ストライプ状エピタキシャル成長層（10）における他と
分離されたストライプ活性層（４）の両側端面すなわち
斜面（9a）及び（9b）に臨む端面に衝合するようになさ
れる。このようにしてメサ突起（２）上のストライプ状
エピタキシャル成長層（10）における活性層（４）が、
これより屈折率の小さい電流ブロック層（６）によって
挟込まれるように形成されて光の閉じ込めがなされ、し
かもこの電流ブロック層（６）の存在によってストライ
プ状エピタキシャル成長層（10）の両外側においては、
第２導電型の第２のクラッド層（７）と、ブロック層
（６）と、第２導電型の第１のクラッド層（５）と、第
１導電型のクラッド層（３）とによってｐ−ｎ−ｐ−ｎ
のサイリスタ構造が形成されて此処における電流が阻止
され、これによって、このメサ突起（２）上のストライ
プ状のエピタキシャル成長層（10）の活性層（４）に電
流が集中するようになされてこれが発振動作領域として
動作し、かつまたこの効果的電流集中によってしきい値
Ithの低減化をはかるようにしている。
原料ガスとして行ったMOCVDによる場合、（111）Ｂ結晶
面が一旦生じると、この面に対しては、エピタキシャル
成長が生じにくいことを利用してストライプ状のエピタ
キシャル成長層（10）を形成するものである。そして、
この場合電流ブロック層（６）は、ストライプ状のエピ
タキシャル成長層（10）によってこれを挟んでその両側
に分断され、この分断によって生じた両端面が、丁度、
ストライプ状エピタキシャル成長層（10）における他と
分離されたストライプ活性層（４）の両側端面すなわち
斜面（9a）及び（9b）に臨む端面に衝合するようになさ
れる。このようにしてメサ突起（２）上のストライプ状
エピタキシャル成長層（10）における活性層（４）が、
これより屈折率の小さい電流ブロック層（６）によって
挟込まれるように形成されて光の閉じ込めがなされ、し
かもこの電流ブロック層（６）の存在によってストライ
プ状エピタキシャル成長層（10）の両外側においては、
第２導電型の第２のクラッド層（７）と、ブロック層
（６）と、第２導電型の第１のクラッド層（５）と、第
１導電型のクラッド層（３）とによってｐ−ｎ−ｐ−ｎ
のサイリスタ構造が形成されて此処における電流が阻止
され、これによって、このメサ突起（２）上のストライ
プ状のエピタキシャル成長層（10）の活性層（４）に電
流が集中するようになされてこれが発振動作領域として
動作し、かつまたこの効果的電流集中によってしきい値
Ithの低減化をはかるようにしている。
ところが、上述したSDH構成による場合、第４図中に
破線図示の矢印をもって示すように、第２導電型の第２
のクラッド層（７）−電流ブロック層（６）から、スト
ライプ状エピタキシャル成長層（10）における動作領域
としての活性層（４）下の第１クラッド層（３）にリー
ク電流が流れることが考えられ、これが充分なIthの低
減化を阻害し、更にこのリーク電流が上述のｐ−ｎ−ｐ
−ｎサイリスタをオンさせる引き金となり、このサイリ
スタのオンによって第５図に示すように電流−光出力特
性が飽和を示すという問題を生じる。
破線図示の矢印をもって示すように、第２導電型の第２
のクラッド層（７）−電流ブロック層（６）から、スト
ライプ状エピタキシャル成長層（10）における動作領域
としての活性層（４）下の第１クラッド層（３）にリー
ク電流が流れることが考えられ、これが充分なIthの低
減化を阻害し、更にこのリーク電流が上述のｐ−ｎ−ｐ
−ｎサイリスタをオンさせる引き金となり、このサイリ
スタのオンによって第５図に示すように電流−光出力特
性が飽和を示すという問題を生じる。
本発明は、上述したストライプ状エピタキシャル成長
層（10）によって活性層（４）を他と分離した、SDH型
の半導体レーザにおいて、上述した電流ブロック層を通
じて生じるリーク電流の発生を効果的に回避して、より
しきい値電流Ithの低減化、光出力特性の改善をはか
る。
層（10）によって活性層（４）を他と分離した、SDH型
の半導体レーザにおいて、上述した電流ブロック層を通
じて生じるリーク電流の発生を効果的に回避して、より
しきい値電流Ithの低減化、光出力特性の改善をはか
る。
〔課題を解決するための手段〕 本発明は、例えば第１図Ｆにその一例の略線的拡大断
面図を示すように主面（1a）に具体的には、（100）結
晶面による主面（1a）に、ストライプ状のメサ突起
（２）を有する化合物半導体（１）の主面（1a）に、第
１導電型のクラッド層（３）と、活性層（４）と、第２
導電型の第１のクラッド層（５）と、第１導電型の電流
ブロック層（６）と、第２導電型の第２のクラッド層
（７）との各エピタキシャル層が順次積層形成されてな
り、メサ突起（２）を形成するメサ溝（2a）上の電流ブ
ロック層（６）が、メサ突起（２）上にエピタキシャル
成長された活性層（４）の側面に活性層（４）の全厚さ
にわたって接するように、かつ第２導電型の第１及び第
２のクラッド層（５）及び（７）に挟まれてなる。
面図を示すように主面（1a）に具体的には、（100）結
晶面による主面（1a）に、ストライプ状のメサ突起
（２）を有する化合物半導体（１）の主面（1a）に、第
１導電型のクラッド層（３）と、活性層（４）と、第２
導電型の第１のクラッド層（５）と、第１導電型の電流
ブロック層（６）と、第２導電型の第２のクラッド層
（７）との各エピタキシャル層が順次積層形成されてな
り、メサ突起（２）を形成するメサ溝（2a）上の電流ブ
ロック層（６）が、メサ突起（２）上にエピタキシャル
成長された活性層（４）の側面に活性層（４）の全厚さ
にわたって接するように、かつ第２導電型の第１及び第
２のクラッド層（５）及び（７）に挟まれてなる。
そして本発明においては、この第１導電型の電流ブロ
ック層（６）と第２導電型の第２のクラッド層（７）の
バンドギャップが、第１導電型のクラッド層（３）と第
２導電型の第１のクラッド層（５）のバンドギャップに
比して大とされる。
ック層（６）と第２導電型の第２のクラッド層（７）の
バンドギャップが、第１導電型のクラッド層（３）と第
２導電型の第１のクラッド層（５）のバンドギャップに
比して大とされる。
上述した本発明によるSDH型の半導体レーザは、その
要部の略線的拡大断面図を第２図に示すように、第２導
電型例えばｐ型の第２のクラッド層（７）（以下p2と記
す）と第１導電型例えばｎ型の電流ブロック層（６）
（以下n2と記す）はpn接合をなし、第２導電型の第１の
クラッド層（５）（以下p1と記す）と第１導電型のクラ
ッド層（３）（以下n1と記す）は、活性層（４）を介し
てpn接合をなしている。
要部の略線的拡大断面図を第２図に示すように、第２導
電型例えばｐ型の第２のクラッド層（７）（以下p2と記
す）と第１導電型例えばｎ型の電流ブロック層（６）
（以下n2と記す）はpn接合をなし、第２導電型の第１の
クラッド層（５）（以下p1と記す）と第１導電型のクラ
ッド層（３）（以下n1と記す）は、活性層（４）を介し
てpn接合をなしている。
この両接合における、熱平衡状態でのエネルギー準位
を第３図Ａ及びＢに示す。第３図Ａにおいて、Ecp,Ecn
は、夫々領域p2又はp1,n2又はn1における各伝導帯の下
端のエネルギーを示し、Evp,Evnは夫々領域p2又はp1,n2
又はn1における各価電子帯の上端のエネルギー、EFはフ
ェルミ準位を示す。ビルトインポテンシャルVbは、これ
に電気素量ｑを乗じた値qVbが、第３図に示すように領
域ｐとｎの伝導帯の下端のエネルギーの差に相当し、第
３図に示すように、領域ｎの伝導帯の下端のエネルギー
Ecnと、領域ｐの価電子帯の上端のエネルギーEvpはほぼ
等しいので、ビルトインポテンシャルVbに電気素量ｑを
乗じた値qVbは、ほぼ領域ｐのバンドギャップEgpと対応
して変化する。
を第３図Ａ及びＢに示す。第３図Ａにおいて、Ecp,Ecn
は、夫々領域p2又はp1,n2又はn1における各伝導帯の下
端のエネルギーを示し、Evp,Evnは夫々領域p2又はp1,n2
又はn1における各価電子帯の上端のエネルギー、EFはフ
ェルミ準位を示す。ビルトインポテンシャルVbは、これ
に電気素量ｑを乗じた値qVbが、第３図に示すように領
域ｐとｎの伝導帯の下端のエネルギーの差に相当し、第
３図に示すように、領域ｎの伝導帯の下端のエネルギー
Ecnと、領域ｐの価電子帯の上端のエネルギーEvpはほぼ
等しいので、ビルトインポテンシャルVbに電気素量ｑを
乗じた値qVbは、ほぼ領域ｐのバンドギャップEgpと対応
して変化する。
そして上述したように、本発明による半導体レーザ
は、領域p2及びn2のバンドギャップが、領域p1及びn1の
バンドギャップより大とされることから、領域p2−n2間
のビルトインポテンシャルは、領域p1−n1間のビルトイ
ンポテンシャルより大となる。
は、領域p2及びn2のバンドギャップが、領域p1及びn1の
バンドギャップより大とされることから、領域p2−n2間
のビルトインポテンシャルは、領域p1−n1間のビルトイ
ンポテンシャルより大となる。
従って半導体レーザにバイアス電圧を、領域p1−n1間
のpn接合のビルトインポテンシャルに相当する程度に印
加しても、領域p2−n2間のpn接合のビルトインポテンシ
ャルが、より大であるため、この領域p2−n2間の接合に
電流が流れにくくなり、従って領域p2−n2−n1間の、第
２図中破線矢印で示すリーク電流の発生を回避すること
ができる。
のpn接合のビルトインポテンシャルに相当する程度に印
加しても、領域p2−n2間のpn接合のビルトインポテンシ
ャルが、より大であるため、この領域p2−n2間の接合に
電流が流れにくくなり、従って領域p2−n2−n1間の、第
２図中破線矢印で示すリーク電流の発生を回避すること
ができる。
第２図中領域p2,n2及びn1の接合における、熱平衡状
態でのエネルギー準位を第３図Ｂに示す。この場合、n1
及びn2の不純物濃度が同一とすると、各領域の伝導帯の
下端のエネルギーEcn1及びEcn2はほぼ同一となる。
態でのエネルギー準位を第３図Ｂに示す。この場合、n1
及びn2の不純物濃度が同一とすると、各領域の伝導帯の
下端のエネルギーEcn1及びEcn2はほぼ同一となる。
第１図を参照して本発明による半導体レーザの一例
を、その製法の一例と共に説明する。AlGaAs系のIII−
Ｖ族化合物半導体レーザを得る場合で、先ず第１図Ａに
示すように、例えばｎ型のGaAs化合物半導体（１）を設
ける。この化合物半導体（１）はその一主面（1a）が
（100）結晶面を有して成る。この基体（１）の主面（1
a）上に所要の幅ｗをもってストライプ上のエッチング
マスク（11）を選択的に形成する。マスク（11）は例え
ばフォトレジスト膜の塗布、パターン露光、現像の各処
理によって形成し得る。この場合、紙面に沿う面が（01
1）面に選ばれ、マスク（11）のストライプの延長方向
は、この面と直交する方向に選ばれる。
を、その製法の一例と共に説明する。AlGaAs系のIII−
Ｖ族化合物半導体レーザを得る場合で、先ず第１図Ａに
示すように、例えばｎ型のGaAs化合物半導体（１）を設
ける。この化合物半導体（１）はその一主面（1a）が
（100）結晶面を有して成る。この基体（１）の主面（1
a）上に所要の幅ｗをもってストライプ上のエッチング
マスク（11）を選択的に形成する。マスク（11）は例え
ばフォトレジスト膜の塗布、パターン露光、現像の各処
理によって形成し得る。この場合、紙面に沿う面が（01
1）面に選ばれ、マスク（11）のストライプの延長方向
は、この面と直交する方向に選ばれる。
次に、化合物半導体（１）に対し、その主面（1a）側
から例えば硫酸系エッチング液のH2SO4とH2O2とH2Oが3:
1:1の割合で混合されたエッチング液による結晶学的エ
ッチングを行う。このようにすると、マスク（11）によ
って覆われない部分からエッチングが進行し、第１図Ｂ
に示すようにメサ溝（2a）が形成されて両側面（2b）が
なだらかな湾曲凹面とされた順メサに近いストライプ状
のメサ突起（２）が生ずる。
から例えば硫酸系エッチング液のH2SO4とH2O2とH2Oが3:
1:1の割合で混合されたエッチング液による結晶学的エ
ッチングを行う。このようにすると、マスク（11）によ
って覆われない部分からエッチングが進行し、第１図Ｂ
に示すようにメサ溝（2a）が形成されて両側面（2b）が
なだらかな湾曲凹面とされた順メサに近いストライプ状
のメサ突起（２）が生ずる。
次に第１図Ｃに示すようにエッチングマスク（11）を
除去し、化合物半導体（１）の凹凸面上に、MOCVDによ
って、図示しないがｎ型のバッファ層を必要に応じて形
成し、次いでメチル系MOCVDによりｎ型 の第１導電型クラッド層（３）を、例えばx1＝0.45とし
てエピタキシャル成長する。この場合、メチル系MOCVD
によればエピタキシャル成長が進行すると、メサ突起
（２）の上面では（100）面に対しての角度θが約55度
をなす（111）Ｂ結晶面より成る斜面（９）が両側に自
然発生的に生じて来る。そして、このような（111）Ｂ
面による斜面（９）が存在している状態でｎ型クラッド
層（３）のエピタキシャル成長を停止する。続いて連続
MOCVDによって、メサ突起（２）上の断面台形をなすｎ
型クラッド層（３）上を含んでアンドープのAlYGa1-YAs
よりなる活性層（４）をエピタキシャル成長する。
除去し、化合物半導体（１）の凹凸面上に、MOCVDによ
って、図示しないがｎ型のバッファ層を必要に応じて形
成し、次いでメチル系MOCVDによりｎ型 の第１導電型クラッド層（３）を、例えばx1＝0.45とし
てエピタキシャル成長する。この場合、メチル系MOCVD
によればエピタキシャル成長が進行すると、メサ突起
（２）の上面では（100）面に対しての角度θが約55度
をなす（111）Ｂ結晶面より成る斜面（９）が両側に自
然発生的に生じて来る。そして、このような（111）Ｂ
面による斜面（９）が存在している状態でｎ型クラッド
層（３）のエピタキシャル成長を停止する。続いて連続
MOCVDによって、メサ突起（２）上の断面台形をなすｎ
型クラッド層（３）上を含んでアンドープのAlYGa1-YAs
よりなる活性層（４）をエピタキシャル成長する。
この場合、斜面（９）の（111）Ｂ結晶面にはMOCVDに
よるエピタキシャル成長層が生じにくいので、活性層
（４）はこの斜面（９）上には実質的に殆ど成長せず
に、メサ突起（２）上とその両側のメサ溝（2a）の底部
の第１導電型のクラッド層（３）上にのみ選択的に互に
分断して形成することができる。
よるエピタキシャル成長層が生じにくいので、活性層
（４）はこの斜面（９）上には実質的に殆ど成長せず
に、メサ突起（２）上とその両側のメサ溝（2a）の底部
の第１導電型のクラッド層（３）上にのみ選択的に互に
分断して形成することができる。
次に、化合物半導体（１）の上にｐ型 の第２導電型の第１のクラッド層（５）を、例えばx1＝
0.45としてMOCVDによってエピタキシャル成長する。こ
の場合、第１図Ｄに示すように、ｐ型の第１のクラッド
層（５）の成長が進行してメサ突起（２）上においてそ
の両側の斜面（９）が交叉するような位置までｐ型クラ
ッド層（５）を成長させ、一方、メサ溝（2a）上におい
てメサ突起（２）上のｎ型クラッド層（３）の斜面
（９）の中間位置までｐ型クラッド層（５）を成長させ
る。
0.45としてMOCVDによってエピタキシャル成長する。こ
の場合、第１図Ｄに示すように、ｐ型の第１のクラッド
層（５）の成長が進行してメサ突起（２）上においてそ
の両側の斜面（９）が交叉するような位置までｐ型クラ
ッド層（５）を成長させ、一方、メサ溝（2a）上におい
てメサ突起（２）上のｎ型クラッド層（３）の斜面
（９）の中間位置までｐ型クラッド層（５）を成長させ
る。
次に、第１図Ｅに示すように例えばｎ型 よりなる電流ブロック層（６）を、例えばx2＝0.50とし
てMOCVDによってエピタキシャル成長する。この場合、
電流ブロック層（６）はメサ突起（２）上の活性層
（４）の両側斜面（９）を覆うように膜厚制御して成長
する。また、電流ブロック層（６）はメサ突起（２）上
のｐ型の第１のクラッド層（５）とメサ溝（2a）上の第
２導電型（ｐ型）の第１のクラッド層（５）間を分離す
るように形成される。
てMOCVDによってエピタキシャル成長する。この場合、
電流ブロック層（６）はメサ突起（２）上の活性層
（４）の両側斜面（９）を覆うように膜厚制御して成長
する。また、電流ブロック層（６）はメサ突起（２）上
のｐ型の第１のクラッド層（５）とメサ溝（2a）上の第
２導電型（ｐ型）の第１のクラッド層（５）間を分離す
るように形成される。
次に、第１図Ｆに示すように第２導電型（ｐ型）の第
２の クラッド層（７）を、例えばx2＝0.50として形成し、更
に第２導電型（ｐ型）のGaAsよりなる高不純物濃度のキ
ャップ層（８）を、順次MOCVDによってエピタキシャル
成長する。この場合、ｐ型の第２のクラッド層（７）
は、初期では斜面（９）において成長しないが成長の進
行により斜面（９）とのつき合せ部に（111）Ｂ面以外
の結晶面が生じてくると斜面（９）上を含んで全面に成
長される。従って、このｐ型の第２のクラッド層（７）
上のキャップ層（８）も全面的に成長される。
２の クラッド層（７）を、例えばx2＝0.50として形成し、更
に第２導電型（ｐ型）のGaAsよりなる高不純物濃度のキ
ャップ層（８）を、順次MOCVDによってエピタキシャル
成長する。この場合、ｐ型の第２のクラッド層（７）
は、初期では斜面（９）において成長しないが成長の進
行により斜面（９）とのつき合せ部に（111）Ｂ面以外
の結晶面が生じてくると斜面（９）上を含んで全面に成
長される。従って、このｐ型の第２のクラッド層（７）
上のキャップ層（８）も全面的に成長される。
次に、図示しないがキャップ層（８）上に第１の電極
を、また基体（１）の裏面に第２の電極を夫々オーミッ
クに被着して本発明による半導体レーザを得る。
を、また基体（１）の裏面に第２の電極を夫々オーミッ
クに被着して本発明による半導体レーザを得る。
ここに、各層（３），（４），（５），（６），
（７），（８）は一連のMOCVDによってその供給する原
料ガスを切り換えることによって１作業すなわち１回の
結晶成長で形成し得る。
（７），（８）は一連のMOCVDによってその供給する原
料ガスを切り換えることによって１作業すなわち１回の
結晶成長で形成し得る。
またｎ型クラッド層（３）及びｐ型の第１のクラッド
層（５）の組成 と、ｎ型電流ブロック層（６）及びｐ型の第２のクラッ
ド層（７）の組成 と、活性層（４）の組成AlYGa1-YAsとは、x2＞x1＞ｙに
選定される。上述した例においては、x2＝0.50,x1＝0.4
5としたが、このように例えばAlGaAs系のIII−Ｖ族化合
物半導体では、一般にAlの混晶比を変えることにより、
バンドギャップの値が変化することが知られており、例
えばAlの混晶比が大であればバンドギャップが大、Alの
混晶比が小であればバンドギャップは小となる。
層（５）の組成 と、ｎ型電流ブロック層（６）及びｐ型の第２のクラッ
ド層（７）の組成 と、活性層（４）の組成AlYGa1-YAsとは、x2＞x1＞ｙに
選定される。上述した例においては、x2＝0.50,x1＝0.4
5としたが、このように例えばAlGaAs系のIII−Ｖ族化合
物半導体では、一般にAlの混晶比を変えることにより、
バンドギャップの値が変化することが知られており、例
えばAlの混晶比が大であればバンドギャップが大、Alの
混晶比が小であればバンドギャップは小となる。
従って、上述したようにx1,x2は夫々をx1＝0.45,x2＝
0.50に限らず、その他各層のバンドギャップの値を充分
変化させ得る差をもって、x2＞x1とされればよい。
0.50に限らず、その他各層のバンドギャップの値を充分
変化させ得る差をもって、x2＞x1とされればよい。
また、上述した例においては、AlGaAs系のIII−Ｖ族
化合物半導体レーザを得る場合を示したが、その他例え
ばInGaAs等のIII−Ｖ族化合物半導体レーザの場合にお
いても、Inの混晶比を変えることによってバンドギャッ
プを変えることができ、その他諸種の半導体レーザに適
用することができる。
化合物半導体レーザを得る場合を示したが、その他例え
ばInGaAs等のIII−Ｖ族化合物半導体レーザの場合にお
いても、Inの混晶比を変えることによってバンドギャッ
プを変えることができ、その他諸種の半導体レーザに適
用することができる。
また、上述した例では、第１導電型をｎ型、第２導電
型をｐ型とした場合であるが、各導電型は、反対の導電
型とすることもできる。
型をｐ型とした場合であるが、各導電型は、反対の導電
型とすることもできる。
上述したように、本発明によるSDH型の半導体レーザ
は、第２導電型の第２のクラッド層（７）と、第１導電
型の電流ブロック層（６）のバンドギャップが、例えば
AlGaAs系のIII−Ｖ族化合物半導体レーザの場合、AlGaA
sの混晶比を大とすることによって、第１導電型のクラ
ッド層（３）及び第２導電型の第１のクラッド層（５）
のバンドギャップに比して大とされる。
は、第２導電型の第２のクラッド層（７）と、第１導電
型の電流ブロック層（６）のバンドギャップが、例えば
AlGaAs系のIII−Ｖ族化合物半導体レーザの場合、AlGaA
sの混晶比を大とすることによって、第１導電型のクラ
ッド層（３）及び第２導電型の第１のクラッド層（５）
のバンドギャップに比して大とされる。
従って第３図に略線的なエネルギー準位を示すよう
に、そのバンドギャップに対応してビルトインポテンシ
ャルが大となり、第３図中破線で示すような、第２導電
型の第２のクラッド層（７）から第１導電型の電流ブロ
ック層（６）、さらに第１導電型のクラッド層（３）へ
のリーク電流の発生を回避することができ、しきい値電
流のIthの低減化をはかることができ、またこのリーク
電流による第２図中、p2−n2−p1−n1で示すサイリスタ
構造をオンさせることなく、良好な光出力特性を得るこ
とができた。
に、そのバンドギャップに対応してビルトインポテンシ
ャルが大となり、第３図中破線で示すような、第２導電
型の第２のクラッド層（７）から第１導電型の電流ブロ
ック層（６）、さらに第１導電型のクラッド層（３）へ
のリーク電流の発生を回避することができ、しきい値電
流のIthの低減化をはかることができ、またこのリーク
電流による第２図中、p2−n2−p1−n1で示すサイリスタ
構造をオンさせることなく、良好な光出力特性を得るこ
とができた。
第１図Ａ〜Ｆは、本発明による半導体レーザの一例の製
造工程図、第２図は本発明による半導体レーザの要部の
略線的拡大断面図、第３図Ａ及びＢはpn接合又はｎ−ｎ
接合におけるエネルギー準位を示す図、第４図は従来の
半導体レーザの略線的拡大断面図、第５図は従来の半導
体レーザの特性を示す図である。 （１）は化合物半導体、（1a）は主面、（２）はメサ突
起、（2a）はメサ溝、（2b）は側面、（３）は第１導電
型のクラッド層、（４）は活性層、（５）は第２導電型
の第１のクラッド層、（６）は第１導電型の電流ブロッ
ク層、（７）は第２導電型の第２のクラッド層、（８）
はキャップ層、（９）及び（9a），（9b）は斜面、Ｗは
幅、θは角度である。
造工程図、第２図は本発明による半導体レーザの要部の
略線的拡大断面図、第３図Ａ及びＢはpn接合又はｎ−ｎ
接合におけるエネルギー準位を示す図、第４図は従来の
半導体レーザの略線的拡大断面図、第５図は従来の半導
体レーザの特性を示す図である。 （１）は化合物半導体、（1a）は主面、（２）はメサ突
起、（2a）はメサ溝、（2b）は側面、（３）は第１導電
型のクラッド層、（４）は活性層、（５）は第２導電型
の第１のクラッド層、（６）は第１導電型の電流ブロッ
ク層、（７）は第２導電型の第２のクラッド層、（８）
はキャップ層、（９）及び（9a），（9b）は斜面、Ｗは
幅、θは角度である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−25590（ＪＰ，Ａ) 1990年（平成２年）春季応物学会予稿 集 28ａ−ＳＡ−８ ｐ．907 (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (1)
- 【請求項１】メサ突起を有する化合物半導体の主面に、
第１導電型のクラッド層と、活性層と、第２導電型の第
１のクラッド層と、第１導電型の電流ブロック層と、第
２導電型の第２のクラッド層との各エピタキシャル層が
順次積層形成されてなり、 上記メサ突起を形成するメサ溝上の上記電流ブロック層
が上記メサ突起上にエピタキシャル成長された活性層の
側面に該活性層の全厚さにわたって接するように、かつ
第２導電型の第１及び第２のクラッド層間に挟まれてな
り、 上記第１導電型の電流ブロック層と第２導電型の第２の
クラッド層のバンドギャップが、第１導電型のクラッド
層と第２導電型の第１のクラッド層のバンドギャップに
比して、大とされたことを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2111290A JP2910120B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2111290A JP2910120B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03225987A JPH03225987A (ja) | 1991-10-04 |
| JP2910120B2 true JP2910120B2 (ja) | 1999-06-23 |
Family
ID=12045800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2111290A Expired - Fee Related JP2910120B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910120B2 (ja) |
-
1990
- 1990-01-31 JP JP2111290A patent/JP2910120B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| １９９０年（平成２年）春季応物学会予稿集 ２８ａ−ＳＡ−８ ｐ．９０７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03225987A (ja) | 1991-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4948753A (en) | Method of producing stripe-structure semiconductor laser | |
| JPH07106685A (ja) | 半導体レーザ | |
| JP2716693B2 (ja) | 半導体レーザー | |
| EP0264225B1 (en) | A semiconductor laser device and a method for the production of the same | |
| US4599787A (en) | Method of manufacturing a light emitting semiconductor device | |
| JPH0851250A (ja) | 半導体レーザ | |
| JP2910120B2 (ja) | 半導体レーザ | |
| JPS6144485A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP2990837B2 (ja) | 半導体レーザ | |
| US5887011A (en) | Semiconductor laser | |
| JPH10256647A (ja) | 半導体レーザ素子およびその製造方法 | |
| EP1237241A2 (en) | Semiconductor laser and method of manufacturing | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JP3185239B2 (ja) | 半導体レーザ装置 | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JPH0815230B2 (ja) | 埋込みストライプ形半導体レ−ザ−の作成方法及び当該方法により得られるレ−ザ− | |
| JP2910115B2 (ja) | 半導体レーザ | |
| JP3035979B2 (ja) | 半導体レーザ | |
| JP3229085B2 (ja) | 半導体レーザ装置，及びその製造方法 | |
| JP3005998B2 (ja) | 半導体レーザの製造方法 | |
| JP2840833B2 (ja) | 半導体レーザーの製造方法 | |
| JP3011938B2 (ja) | 半導体レーザー | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3522151B2 (ja) | 化合物半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080409 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |