JPH06314843A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH06314843A JPH06314843A JP10321293A JP10321293A JPH06314843A JP H06314843 A JPH06314843 A JP H06314843A JP 10321293 A JP10321293 A JP 10321293A JP 10321293 A JP10321293 A JP 10321293A JP H06314843 A JPH06314843 A JP H06314843A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- semiconductor laser
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 リッジ上に形成された構成の半導体レーザに
おいて、その出射光のケラレを回避して装置への組み込
みを容易とし、高い歩留りをもって構成し得る半導体レ
ーザを提供する。 【構成】 リッジ２が形成された基板１の上に、リッジ
２を覆って全面的に少なくとも第１導電型のクラッド層
３、活性層４、第２導電型のクラッド層５、電流ブロッ
ク層７及びコンタクト層９をエピタキシャル成長して、
少なくともリッジ２の両側の溝２Ａの底面からのリッジ
２上の活性層４の高さに対して、リッジから離間した位
置におけるコンタクト層９の上面の溝２Ａの底面からの
高さを大として構成する。
おいて、その出射光のケラレを回避して装置への組み込
みを容易とし、高い歩留りをもって構成し得る半導体レ
ーザを提供する。 【構成】 リッジ２が形成された基板１の上に、リッジ
２を覆って全面的に少なくとも第１導電型のクラッド層
３、活性層４、第２導電型のクラッド層５、電流ブロッ
ク層７及びコンタクト層９をエピタキシャル成長して、
少なくともリッジ２の両側の溝２Ａの底面からのリッジ
２上の活性層４の高さに対して、リッジから離間した位
置におけるコンタクト層９の上面の溝２Ａの底面からの
高さを大として構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体レーザ、特に活性
層の横方向に電流狭窄がなされて低しきい値電流化がは
かられた半導体レーザに係わる。
層の横方向に電流狭窄がなされて低しきい値電流化がは
かられた半導体レーザに係わる。
【０００２】
【従来の技術】低しきい値電流を有する半導体レーザと
して、１回の結晶成長作業によって形成し得る構成とさ
れたＳＤＨ（Separated Double Hetero junction）型半
導体レーザが、本出願人の出願に係る特開昭61−183987
号公開公報、特開平２−174287号公開公報等において提
案されている。
して、１回の結晶成長作業によって形成し得る構成とさ
れたＳＤＨ（Separated Double Hetero junction）型半
導体レーザが、本出願人の出願に係る特開昭61−183987
号公開公報、特開平２−174287号公開公報等において提
案されている。
【０００３】このＳＤＨ型半導体レーザは、図２にその
一例の略線的拡大断面図を示すように、第１導電型例え
ばｐ型でその主面１Ｓが｛１００｝結晶面より成る基板
１の上に、〈０１１〉結晶軸方向に延長するリッジ２を
形成し、このリッジ２の上を含んで全面的にメチル系の
ＭＯＣＶＤ（有機金属による化学的気相成長法）による
第１導電型例えばｐ型のクラッド層３、活性層４及び第
２導電型例えばｎ型の第１のクラッド層５、更に電流ブ
ロック層７、第２導電型即ちｎ型の第２のクラッド層
８、コンタクト層９をエピタキシャル成長する。
一例の略線的拡大断面図を示すように、第１導電型例え
ばｐ型でその主面１Ｓが｛１００｝結晶面より成る基板
１の上に、〈０１１〉結晶軸方向に延長するリッジ２を
形成し、このリッジ２の上を含んで全面的にメチル系の
ＭＯＣＶＤ（有機金属による化学的気相成長法）による
第１導電型例えばｐ型のクラッド層３、活性層４及び第
２導電型例えばｎ型の第１のクラッド層５、更に電流ブ
ロック層７、第２導電型即ちｎ型の第２のクラッド層
８、コンタクト層９をエピタキシャル成長する。
【０００４】このとき、上述したように基板１の主面１
Ｓの結晶面及びリッジ２の延長方向を選定する場合、リ
ッジ２の上には、リッジ２の両側縁部から自然発生的に
生じ主面１Ｓに対しほぼ５４．７°を成す｛１１１｝Ｂ
結晶面より成る斜面６Ａ及び６Ｂによって挟まれた断面
三角形状のエピタキシャル層が成長し、リッジ２の両側
の溝２Ａ内に成長するエピタキシャル層とは互いに分断
して形成される。
Ｓの結晶面及びリッジ２の延長方向を選定する場合、リ
ッジ２の上には、リッジ２の両側縁部から自然発生的に
生じ主面１Ｓに対しほぼ５４．７°を成す｛１１１｝Ｂ
結晶面より成る斜面６Ａ及び６Ｂによって挟まれた断面
三角形状のエピタキシャル層が成長し、リッジ２の両側
の溝２Ａ内に成長するエピタキシャル層とは互いに分断
して形成される。
【０００５】これは、通常の即ちメチル系の有機金属を
原料ガスとしてＭＯＣＶＤを行う場合、｛１１１｝Ｂ結
晶面が一旦生じてくると、この面に関してはエピタキシ
ャル成長が生じにくいことを利用したものである。
原料ガスとしてＭＯＣＶＤを行う場合、｛１１１｝Ｂ結
晶面が一旦生じてくると、この面に関してはエピタキシ
ャル成長が生じにくいことを利用したものである。
【０００６】そして更に各層の厚さを適切に選定するこ
とによって、リッジ２の上の断面三角形領域の活性層４
が、その横方向にリッジ２の両側溝上に成長する電流ブ
ロック層７に挟まれるように、即ち活性層４の斜面６Ａ
及び６Ｂに臨む端面の近傍に電流ブロック層７が衝合す
るように構成することができる。これにより、活性層４
の横方向端面をエッチング等によって形成することな
く、１回の結晶成長によって、自然発生的に横方向に電
流閉じ込めがなされた半導体レーザを良好な結晶性をも
って形成することができる。またこの場合、溝２Ａ上に
おいてｎ−ｐ−ｎ−ｐサイリスタを構成することができ
てここにおける電流が阻止され、低しきい値電流化をは
かることができる。
とによって、リッジ２の上の断面三角形領域の活性層４
が、その横方向にリッジ２の両側溝上に成長する電流ブ
ロック層７に挟まれるように、即ち活性層４の斜面６Ａ
及び６Ｂに臨む端面の近傍に電流ブロック層７が衝合す
るように構成することができる。これにより、活性層４
の横方向端面をエッチング等によって形成することな
く、１回の結晶成長によって、自然発生的に横方向に電
流閉じ込めがなされた半導体レーザを良好な結晶性をも
って形成することができる。またこの場合、溝２Ａ上に
おいてｎ−ｐ−ｎ−ｐサイリスタを構成することができ
てここにおける電流が阻止され、低しきい値電流化をは
かることができる。
【０００７】ところで、このようなＳＤＨ型半導体レー
ザを実際に光学系等の半導体レーザ装置に組み込む場
合、例えば図３にその一例の側面図を示すように、コン
タクト層側を下にしていわゆるジャンクションダウンで
ヒートシンク２０にマウントされ、この半導体レーザ２
１の一方の端面、即ち出射光Ｌ1 を得る側の端面をヒー
トシンク２０の端面に沿うようにソルダ２３等によって
固定配置される。２２は後方からの光Ｌ2 を検出するフ
ォトディテクタを示す。
ザを実際に光学系等の半導体レーザ装置に組み込む場
合、例えば図３にその一例の側面図を示すように、コン
タクト層側を下にしていわゆるジャンクションダウンで
ヒートシンク２０にマウントされ、この半導体レーザ２
１の一方の端面、即ち出射光Ｌ1 を得る側の端面をヒー
トシンク２０の端面に沿うようにソルダ２３等によって
固定配置される。２２は後方からの光Ｌ2 を検出するフ
ォトディテクタを示す。
【０００８】上述のＳＤＨ型半導体レーザのようにリッ
ジ上に形成される構成の半導体レーザは、この上の表面
凸部がソルダ２３内に埋め込まれてしまうと、発光点も
ソルダ２３内に沈み込んでしまう場合がある。特に後方
端面側においてソルダ２３の盛り上がり等によって出射
光のケラレが生じてしまうと、後方出射光によるモニタ
が精度良く行われなくなる恐れがある。
ジ上に形成される構成の半導体レーザは、この上の表面
凸部がソルダ２３内に埋め込まれてしまうと、発光点も
ソルダ２３内に沈み込んでしまう場合がある。特に後方
端面側においてソルダ２３の盛り上がり等によって出射
光のケラレが生じてしまうと、後方出射光によるモニタ
が精度良く行われなくなる恐れがある。
【０００９】一方、上述したようなｐ型基板を用いたＳ
ＤＨ型半導体レーザは、その電流ブロック層はｐ型とな
るものであるが、本出願人の先の出願に係る特開平４−
322486号公開公報に説明されているように、ｎ型の電流
ブロック層を形成するｎ型基板を用いる場合に比べてｐ
型の基板を用いる場合は、より確実に溝２Ａでのリーク
電流の発生を阻止することができる。
ＤＨ型半導体レーザは、その電流ブロック層はｐ型とな
るものであるが、本出願人の先の出願に係る特開平４−
322486号公開公報に説明されているように、ｎ型の電流
ブロック層を形成するｎ型基板を用いる場合に比べてｐ
型の基板を用いる場合は、より確実に溝２Ａでのリーク
電流の発生を阻止することができる。
【００１０】これは、溝２Ａ内に成長するエピタキシャ
ル成長層のその成長結晶面を考察すると、リッジ２の近
傍ではほぼ｛３１１｝Ｂ結晶面より成る｛３１１｝Ｂ結
晶面領域１１、リッジ２から離間した溝２Ａ内の平坦面
上ではほぼ｛１００｝結晶面より成る｛１００｝結晶面
領域１２、更にこれらの間には高次の結晶面領域１３が
生じ、｛３１１｝Ｂ結晶面がｎ型化し易く、高次の結晶
面はｐ型化し易いことから、電流ブロック層７をｐ型と
する場合は特にその高次の結晶面領域１３の厚さが他部
に比し肉厚となることに因るものである。従ってこの場
合電流ブロック層７自体の厚さを比較的大とせずとも、
この高次の結晶面領域１３の近傍でのリーク電流の発生
を回避することができてｎ−ｐ−ｎ−ｐサイリスタ構造
を保持し、確実に低しきい値電流化をはかることができ
るものである。
ル成長層のその成長結晶面を考察すると、リッジ２の近
傍ではほぼ｛３１１｝Ｂ結晶面より成る｛３１１｝Ｂ結
晶面領域１１、リッジ２から離間した溝２Ａ内の平坦面
上ではほぼ｛１００｝結晶面より成る｛１００｝結晶面
領域１２、更にこれらの間には高次の結晶面領域１３が
生じ、｛３１１｝Ｂ結晶面がｎ型化し易く、高次の結晶
面はｐ型化し易いことから、電流ブロック層７をｐ型と
する場合は特にその高次の結晶面領域１３の厚さが他部
に比し肉厚となることに因るものである。従ってこの場
合電流ブロック層７自体の厚さを比較的大とせずとも、
この高次の結晶面領域１３の近傍でのリーク電流の発生
を回避することができてｎ−ｐ−ｎ−ｐサイリスタ構造
を保持し、確実に低しきい値電流化をはかることができ
るものである。
【００１１】ところが、ｐ型ＧａＡｓ等の基板を用いた
半導体レーザにおいて、裏面側のコンタクトメタルはＡ
ｕＺｎ系などのアロイ型メタルが用いられている。これ
らのアロイ型メタルはＧａＡｓ基板との密着性が悪く、
長期にわたる信頼性を確保する上でも不都合を生じるも
のであった。
半導体レーザにおいて、裏面側のコンタクトメタルはＡ
ｕＺｎ系などのアロイ型メタルが用いられている。これ
らのアロイ型メタルはＧａＡｓ基板との密着性が悪く、
長期にわたる信頼性を確保する上でも不都合を生じるも
のであった。
【００１２】
【発明が解決しようとする課題】これに対しノンアロイ
型ｐ型コンタクトメタルとしてＴｉＰｔＡｕ系のメタル
を用いることが試みられているが、このためには、コン
タクトメタル被着表面にｐ型の高濃度のいわゆるハイド
ープ層を形成しなければならず、ｐ型不純物の拡散工程
やハイドープ層の結晶成長等の工程が不可欠となり、半
導体レーザのｐ型基板への適用は難しい。
型ｐ型コンタクトメタルとしてＴｉＰｔＡｕ系のメタル
を用いることが試みられているが、このためには、コン
タクトメタル被着表面にｐ型の高濃度のいわゆるハイド
ープ層を形成しなければならず、ｐ型不純物の拡散工程
やハイドープ層の結晶成長等の工程が不可欠となり、半
導体レーザのｐ型基板への適用は難しい。
【００１３】本発明は、リッジ上に形成された構成の半
導体レーザにおいて、その出射光のケラレを回避して装
置への組み込みを容易とし、高い歩留りをもって構成し
得る半導体レーザを提供し、更にその製造工程数の減少
をはかって生産性の向上をはかる。
導体レーザにおいて、その出射光のケラレを回避して装
置への組み込みを容易とし、高い歩留りをもって構成し
得る半導体レーザを提供し、更にその製造工程数の減少
をはかって生産性の向上をはかる。
【００１４】
【課題を解決するための手段】本発明は、その一例の略
線的拡大断面図を図１に示すように、リッジ２が形成さ
れた基板１の上に、リッジ２を覆って全面的に少なくと
も第１導電型のクラッド層３、活性層４、第２導電型の
クラッド層５、電流ブロック層７及びコンタクト層９を
エピタキシャル成長して、少なくともリッジ２の両側の
溝２Ａの底面からのリッジ２上の活性層４の高さに対し
て、リッジから離間した位置におけるコンタクト層９の
上面の溝２Ａの底面からの高さを大として構成する。
線的拡大断面図を図１に示すように、リッジ２が形成さ
れた基板１の上に、リッジ２を覆って全面的に少なくと
も第１導電型のクラッド層３、活性層４、第２導電型の
クラッド層５、電流ブロック層７及びコンタクト層９を
エピタキシャル成長して、少なくともリッジ２の両側の
溝２Ａの底面からのリッジ２上の活性層４の高さに対し
て、リッジから離間した位置におけるコンタクト層９の
上面の溝２Ａの底面からの高さを大として構成する。
【００１５】また本発明は、上述の構成において、コン
タクト層９の厚さを２μｍ以上１０μｍ未満として構成
する。
タクト層９の厚さを２μｍ以上１０μｍ未満として構成
する。
【００１６】更にまた本発明は、リッジ２が形成された
基板１上に、リッジ２を覆って全面的に少なくとも第１
導電型のクラッド層３、活性層４、第２導電型のクラッ
ド層５、電流ブロック層７及びコンタクト層９をエピタ
キシャル成長して構成し、基板１をｐ型として、その不
純物濃度を５×１０18ｃｍ-3以上１×１０20ｃｍ-3未満
とする。
基板１上に、リッジ２を覆って全面的に少なくとも第１
導電型のクラッド層３、活性層４、第２導電型のクラッ
ド層５、電流ブロック層７及びコンタクト層９をエピタ
キシャル成長して構成し、基板１をｐ型として、その不
純物濃度を５×１０18ｃｍ-3以上１×１０20ｃｍ-3未満
とする。
【００１７】
【作用】上述したように本発明によれば、リッジ２の両
側の溝２Ａの底面を基準としてこの上のコンタクト層９
の平坦面の上面の位置が活性層４の位置に対し高い位置
となるように半導体レーザを構成することから、例えば
リッジ２の上部を接着面側としていわゆるジャンクショ
ンダウンでヒートシンクにマウントする場合に、活性層
の位置に対応する発光点の位置がヒートシンク上面から
充分高い位置に設定されることとなり、ソルダの盛り上
がり等による出射光のケラレを確実に回避して、このよ
うな半導体レーザを光学装置に組み込む場合の歩留りを
改善することができる。
側の溝２Ａの底面を基準としてこの上のコンタクト層９
の平坦面の上面の位置が活性層４の位置に対し高い位置
となるように半導体レーザを構成することから、例えば
リッジ２の上部を接着面側としていわゆるジャンクショ
ンダウンでヒートシンクにマウントする場合に、活性層
の位置に対応する発光点の位置がヒートシンク上面から
充分高い位置に設定されることとなり、ソルダの盛り上
がり等による出射光のケラレを確実に回避して、このよ
うな半導体レーザを光学装置に組み込む場合の歩留りを
改善することができる。
【００１８】またこのとき、コンタクト層９の厚さを特
に２μｍ〜１０μｍ程度とすることによってより確実に
且つ特性を損ねることなく活性層の位置を最適化するこ
とができて、更に歩留り良く装置への組み込みを行うこ
とができる。
に２μｍ〜１０μｍ程度とすることによってより確実に
且つ特性を損ねることなく活性層の位置を最適化するこ
とができて、更に歩留り良く装置への組み込みを行うこ
とができる。
【００１９】更に本発明においては、不純物濃度が５×
１０18ｃｍ-3以上１×１０20ｃｍ-3未満のｐ型の基板を
用いるものであり、このように高濃度の基板を用いるこ
とによって、充分低いコンタクト抵抗値をもって簡単に
コンタクトメタルの被着を行うことができる。
１０18ｃｍ-3以上１×１０20ｃｍ-3未満のｐ型の基板を
用いるものであり、このように高濃度の基板を用いるこ
とによって、充分低いコンタクト抵抗値をもって簡単に
コンタクトメタルの被着を行うことができる。
【００２０】即ち、通常の半導体レーザは比較的小型の
ものでもその裏面の面積は５×１０ -4ｃｍ2 程度であ
る。一般に基板の裏面は全面的に電極とされることか
ら、コンタクトメタルを形成するには充分な面積を得る
ことができる。デバイス特性の劣化を避けるためには、
電極メタルとのオーミックコンタクトがとれ、且つコン
タクト抵抗値は１×１０-4Ωｃｍ2 以下程度であること
が望ましい。
ものでもその裏面の面積は５×１０ -4ｃｍ2 程度であ
る。一般に基板の裏面は全面的に電極とされることか
ら、コンタクトメタルを形成するには充分な面積を得る
ことができる。デバイス特性の劣化を避けるためには、
電極メタルとのオーミックコンタクトがとれ、且つコン
タクト抵抗値は１×１０-4Ωｃｍ2 以下程度であること
が望ましい。
【００２１】本発明等の鋭意考察研究の結果、不純物濃
度を上述の範囲に選定して直接オーミックメタルを被着
する場合、充分１×１０-4Ωｃｍ2 以下程度の低コンタ
クト抵抗を得ることができることが判明した。
度を上述の範囲に選定して直接オーミックメタルを被着
する場合、充分１×１０-4Ωｃｍ2 以下程度の低コンタ
クト抵抗を得ることができることが判明した。
【００２２】従って本発明によれば、表面高濃度領域を
拡散またはエピタキシャル成長等により形成してメタル
を被着するとか、或いはＡｕＺｎの蒸着後にアロイを行
うなどのプロセスを経ることなく、簡単にコンタクトメ
タルを設けることができて、半導体レーザの生産性の向
上をはかることができる。
拡散またはエピタキシャル成長等により形成してメタル
を被着するとか、或いはＡｕＺｎの蒸着後にアロイを行
うなどのプロセスを経ることなく、簡単にコンタクトメ
タルを設けることができて、半導体レーザの生産性の向
上をはかることができる。
【００２３】
【実施例】以下本発明の実施例を図面を参照して詳細に
説明する。この例においては、ＡｌＧａＡｓ系のIII-Ｖ
族化合物による半導体レーザを設ける場合を示す。
説明する。この例においては、ＡｌＧａＡｓ系のIII-Ｖ
族化合物による半導体レーザを設ける場合を示す。
【００２４】図１を参照して説明する。先ずＧａＡｓ等
より成るｐ型の不純物濃度が５×１０18ｃｍ-3以上１×
１０20ｃｍ-3未満、この例においては５×１０19ｃｍ-3
の基板１を用意し、その｛１００｝結晶面の例えば（１
００）結晶面より成る主面１Ｓの上に、〈０１１〉結晶
軸の例えば〔０１１〕結晶軸方向に延長するリッジ２を
フォトリソグラフィ等の適用によって形成する。即ち例
えば図示しないが〔０１１〕結晶軸方向に延長する開口
を有するレジストパターンをフォトレジストの塗布、パ
ターン露光によって形成してこのレジストをマスクとし
てＲＩＥ（反応性イオンエッチング）やウェットエッチ
ング等を施して形成する。このときリッジ２の上面が
（１００）結晶面より成ると共に、その両側の溝２Ａの
リッジ２から離間した部分においても基板１の主面１Ｓ
に沿ってエッチングされることから、その底部の平坦面
は（１００）結晶面より構成される。
より成るｐ型の不純物濃度が５×１０18ｃｍ-3以上１×
１０20ｃｍ-3未満、この例においては５×１０19ｃｍ-3
の基板１を用意し、その｛１００｝結晶面の例えば（１
００）結晶面より成る主面１Ｓの上に、〈０１１〉結晶
軸の例えば〔０１１〕結晶軸方向に延長するリッジ２を
フォトリソグラフィ等の適用によって形成する。即ち例
えば図示しないが〔０１１〕結晶軸方向に延長する開口
を有するレジストパターンをフォトレジストの塗布、パ
ターン露光によって形成してこのレジストをマスクとし
てＲＩＥ（反応性イオンエッチング）やウェットエッチ
ング等を施して形成する。このときリッジ２の上面が
（１００）結晶面より成ると共に、その両側の溝２Ａの
リッジ２から離間した部分においても基板１の主面１Ｓ
に沿ってエッチングされることから、その底部の平坦面
は（１００）結晶面より構成される。
【００２５】尚、この図１においては矢印ｘで示す図１
の紙面に直交する方向を〈０１１〉結晶軸方向とし、主
面１Ｓと直交する図１の紙面において上向きの矢印ｚで
示す方向を〈１００〉結晶軸方向とする。
の紙面に直交する方向を〈０１１〉結晶軸方向とし、主
面１Ｓと直交する図１の紙面において上向きの矢印ｚで
示す方向を〈１００〉結晶軸方向とする。
【００２６】そして上述のレジストパターンを除去した
後、このリッジ２の上を覆って全面的に、通常のＭＯＣ
ＶＤ即ちメチル系の有機金属を原料ガスとするＭＯＣＶ
Ｄによって、溝２Ａ内を含んで第１導電型即ちｐ型のＡ
ｌx Ｇａ1-x Ａｓ（例えばｘ＝０．４５）より成る第１
のクラッド層３、真性のＡｌy Ｇａ1-y Ａｓ（例えばｙ
＝０．１４）より成る活性層４、第２導電型即ちｎ型の
Ａｌx Ｇａ1-x Ａｓ等より成る第１のクラッド層５、例
えばｐ型Ａｌx Ｇａ1-x Ａｓとｎ型Ａｌx Ｇａ 1-x Ａｓ
とｐ型Ａｌx Ｇａ1-x Ａｓとの積層構造より成る電流ブ
ロック層７、第２導電型即ちｎ型のＡｌx Ｇａ1-x Ａｓ
等より成る第２のクラッド層８を順次エピタキシャル成
長する。
後、このリッジ２の上を覆って全面的に、通常のＭＯＣ
ＶＤ即ちメチル系の有機金属を原料ガスとするＭＯＣＶ
Ｄによって、溝２Ａ内を含んで第１導電型即ちｐ型のＡ
ｌx Ｇａ1-x Ａｓ（例えばｘ＝０．４５）より成る第１
のクラッド層３、真性のＡｌy Ｇａ1-y Ａｓ（例えばｙ
＝０．１４）より成る活性層４、第２導電型即ちｎ型の
Ａｌx Ｇａ1-x Ａｓ等より成る第１のクラッド層５、例
えばｐ型Ａｌx Ｇａ1-x Ａｓとｎ型Ａｌx Ｇａ 1-x Ａｓ
とｐ型Ａｌx Ｇａ1-x Ａｓとの積層構造より成る電流ブ
ロック層７、第２導電型即ちｎ型のＡｌx Ｇａ1-x Ａｓ
等より成る第２のクラッド層８を順次エピタキシャル成
長する。
【００２７】このとき、リッジ２の上面では（１００）
結晶面に対しほぼ５４．７°を成す｛１１１｝Ｂ結晶面
のこの場合（１−１１）Ｂ結晶面及び（１１−１）Ｂ結
晶面より成る斜面６Ａ、６Ｂが自然発生的に生じ、また
この斜面６Ａ及び６Ｂ上ではメチル系ＭＯＣＶＤによる
エピタキシャル成長が進行しにくいことから、各層３、
４及び５はリッジ２の上と溝２Ａ内とにおいて互いに分
断して形成される。
結晶面に対しほぼ５４．７°を成す｛１１１｝Ｂ結晶面
のこの場合（１−１１）Ｂ結晶面及び（１１−１）Ｂ結
晶面より成る斜面６Ａ、６Ｂが自然発生的に生じ、また
この斜面６Ａ及び６Ｂ上ではメチル系ＭＯＣＶＤによる
エピタキシャル成長が進行しにくいことから、各層３、
４及び５はリッジ２の上と溝２Ａ内とにおいて互いに分
断して形成される。
【００２８】そしてこのリッジ２の幅及び高さ、各層
３、４及び５の厚さを適切に選定することによって活性
層４の上のｎ型の第１のクラッド層５の成長途中におい
てその両側の斜面６Ａ及び６Ｂが交叉するようにし、リ
ッジ２上に各層３、４及び５より成る断面三角形状のエ
ピタキシャル層を形成することができる。
３、４及び５の厚さを適切に選定することによって活性
層４の上のｎ型の第１のクラッド層５の成長途中におい
てその両側の斜面６Ａ及び６Ｂが交叉するようにし、リ
ッジ２上に各層３、４及び５より成る断面三角形状のエ
ピタキシャル層を形成することができる。
【００２９】また更にこの場合、ｎ型の第１のクラッド
層５の成長を、その上面がリッジ２上の活性層４の両側
面、即ち両斜面６Ａ及び６Ｂに臨む両端面より下層側に
位置するところで停止するようにして、この上に上述し
たようにｐ型Ａｌx Ｇａ1-xＡｓ、ｎ型Ａｌx Ｇａ1-x
Ａｓ、ｐ型Ａｌx Ｇａ1-x Ａｓ（例えばｘ＝０．４５）
より成る３層構造の電流ブロック層７をエピタキシャル
成長する。この場合各積層部の膜厚を考慮して、中間層
のｎ型Ａｌx Ｇａ1-x Ａｓ層が少なくともリッジ２上の
活性層４の両斜面に臨む端面にその全厚さにわたって衝
合するようにエピタキシャル成長することができる。
層５の成長を、その上面がリッジ２上の活性層４の両側
面、即ち両斜面６Ａ及び６Ｂに臨む両端面より下層側に
位置するところで停止するようにして、この上に上述し
たようにｐ型Ａｌx Ｇａ1-xＡｓ、ｎ型Ａｌx Ｇａ1-x
Ａｓ、ｐ型Ａｌx Ｇａ1-x Ａｓ（例えばｘ＝０．４５）
より成る３層構造の電流ブロック層７をエピタキシャル
成長する。この場合各積層部の膜厚を考慮して、中間層
のｎ型Ａｌx Ｇａ1-x Ａｓ層が少なくともリッジ２上の
活性層４の両斜面に臨む端面にその全厚さにわたって衝
合するようにエピタキシャル成長することができる。
【００３０】尚、前述の特開平４−３２２４８６号公開
公報に記載されているように、３層構造の電流ブロック
層７は、リッジ２に沿う｛３１１｝結晶面領域ではｎ型
化し易く、この領域と平坦部との間の高次の結晶面領域
ではｐ型化し易いことから、図示の如く特に高次の結晶
面領域ではｐ型の肉厚の単層構造となるようにエピタキ
シャル成長される。
公報に記載されているように、３層構造の電流ブロック
層７は、リッジ２に沿う｛３１１｝結晶面領域ではｎ型
化し易く、この領域と平坦部との間の高次の結晶面領域
ではｐ型化し易いことから、図示の如く特に高次の結晶
面領域ではｐ型の肉厚の単層構造となるようにエピタキ
シャル成長される。
【００３１】この例においては、リッジ２の溝２Ａの底
面からの高さを３．５μｍ、第１導電型のクラッド層３
の厚さを１μｍ、活性層の厚さを数十ｎｍから０．１μ
ｍの例えば０．１μｍ、第２導電型の第１のクラッド層
５の厚さを例えば１．１μｍ、更にｐ−ｎ−ｐの３層構
造とした電流ブロック層７の厚さをそれぞれ０．２μ
ｍ、０．１μｍ、０．２μｍとし、この上の第２導電型
の第２のクラッド層８の厚さを０．８μｍとして上述の
構成とすることができる。
面からの高さを３．５μｍ、第１導電型のクラッド層３
の厚さを１μｍ、活性層の厚さを数十ｎｍから０．１μ
ｍの例えば０．１μｍ、第２導電型の第１のクラッド層
５の厚さを例えば１．１μｍ、更にｐ−ｎ−ｐの３層構
造とした電流ブロック層７の厚さをそれぞれ０．２μ
ｍ、０．１μｍ、０．２μｍとし、この上の第２導電型
の第２のクラッド層８の厚さを０．８μｍとして上述の
構成とすることができる。
【００３２】そして更に第２導電型の第２のクラッド層
７の上に、全面的に高濃度のｐ型のＧａＡｓ等より成る
コンタクト層９を厚さ２μｍ以上１０μｍ未満程度の例
えば２μｍとしてＭＯＣＶＤによりエピタキシャル成長
する。
７の上に、全面的に高濃度のｐ型のＧａＡｓ等より成る
コンタクト層９を厚さ２μｍ以上１０μｍ未満程度の例
えば２μｍとしてＭＯＣＶＤによりエピタキシャル成長
する。
【００３３】このように各層の厚さを選定する場合、リ
ッジ２から離間した位置におけるコンタクト層９の平坦
部の上面は溝２Ａ内の平坦面からほぼ５．５μｍの高さ
に位置することとなり、一方活性層４は溝２Ａの平坦面
からほぼ４．５μｍの高さに位置することとなる。即ち
活性層４とコンタクト層９の平坦部の上面とは基板１の
主面１Ｓに垂直な方向に関してほぼ１μｍ程度の高低差
が生じていることとなる。
ッジ２から離間した位置におけるコンタクト層９の平坦
部の上面は溝２Ａ内の平坦面からほぼ５．５μｍの高さ
に位置することとなり、一方活性層４は溝２Ａの平坦面
からほぼ４．５μｍの高さに位置することとなる。即ち
活性層４とコンタクト層９の平坦部の上面とは基板１の
主面１Ｓに垂直な方向に関してほぼ１μｍ程度の高低差
が生じていることとなる。
【００３４】そして、コンタクト層９の上面に更に例え
ばＡｕＧｅ、Ｎｉ及びＡｕの３層構造のコンタクトメタ
ル１０をスパッタリング等により連続的に例えば全厚さ
を０．７μｍ程度として被着形成し、一方基板１の裏面
側にも、研磨等の処理を施した後ＴｉＰｔＡｕ等のコン
タクトメタル１５を被着形成して、本発明による半導体
レーザを形成することができる。
ばＡｕＧｅ、Ｎｉ及びＡｕの３層構造のコンタクトメタ
ル１０をスパッタリング等により連続的に例えば全厚さ
を０．７μｍ程度として被着形成し、一方基板１の裏面
側にも、研磨等の処理を施した後ＴｉＰｔＡｕ等のコン
タクトメタル１５を被着形成して、本発明による半導体
レーザを形成することができる。
【００３５】この半導体レーザを、リッジ２上の凸部側
をヒートシンク２０にソルダ１４により接着固定する。
上述したように、活性層４の半導体レーザの平坦部の表
面からの高さｈ、即ち溝２Ａの平坦面上のコンタクトメ
タル１０の上面からの発光部の高さは１μｍ以上、この
場合コンタクトメタル１０の厚さを加えて１．７μｍ程
度となり、ソルダの盛り上がり等による出射光のケラレ
を確実に回避することができる。
をヒートシンク２０にソルダ１４により接着固定する。
上述したように、活性層４の半導体レーザの平坦部の表
面からの高さｈ、即ち溝２Ａの平坦面上のコンタクトメ
タル１０の上面からの発光部の高さは１μｍ以上、この
場合コンタクトメタル１０の厚さを加えて１．７μｍ程
度となり、ソルダの盛り上がり等による出射光のケラレ
を確実に回避することができる。
【００３６】従って、ＣＤ（コンパクトディスク）プレ
ーヤー等の光源として本発明による半導体レーザを組み
込む場合においても、歩留り良くレーザを固定配置する
ことができる。
ーヤー等の光源として本発明による半導体レーザを組み
込む場合においても、歩留り良くレーザを固定配置する
ことができる。
【００３７】また上述したように高い不純物濃度のｐ型
基板を用いていることから、電流ブロック層をｐ型とす
ることができてその高次の面におけるリーク電流の発生
を確実に回避することができると共に、そのｐ側の電極
を形成するにあたって高濃度層の拡散やエピタキシャル
成長又はアロイを行うことなく、ＴｉＰｔＡｕ等のメタ
ルの被着を行うのみで良好なコンタクト抵抗値をもって
ｐ側のコンタクトメタルを形成することができる。従っ
て、通常のｎ型基板を用いた半導体レーザの製造工程と
同程度に製造の簡易化をはかることができる。
基板を用いていることから、電流ブロック層をｐ型とす
ることができてその高次の面におけるリーク電流の発生
を確実に回避することができると共に、そのｐ側の電極
を形成するにあたって高濃度層の拡散やエピタキシャル
成長又はアロイを行うことなく、ＴｉＰｔＡｕ等のメタ
ルの被着を行うのみで良好なコンタクト抵抗値をもって
ｐ側のコンタクトメタルを形成することができる。従っ
て、通常のｎ型基板を用いた半導体レーザの製造工程と
同程度に製造の簡易化をはかることができる。
【００３８】尚、上述の実施例においてはｐ型の基板と
して５×１０19ｃｍ-3の高不純物濃度の基板を用いた
が、この不純物濃度は、５×１０18ｃｍ-3以上であれば
上述したようにＴｉＰｔＡｕ等のメタルを被着して充分
低いコンタクト抵抗値が得られるものであり、また１×
１０20ｃｍ-3未満程度とすることにより、結晶転位など
の少ない良好な結晶性を有する基板を得ることができ
る。このため、本発明においては５×１０18ｃｍ-3以上
１×１０20ｃｍ-3未満の濃度のｐ型基板を用いることと
する。
して５×１０19ｃｍ-3の高不純物濃度の基板を用いた
が、この不純物濃度は、５×１０18ｃｍ-3以上であれば
上述したようにＴｉＰｔＡｕ等のメタルを被着して充分
低いコンタクト抵抗値が得られるものであり、また１×
１０20ｃｍ-3未満程度とすることにより、結晶転位など
の少ない良好な結晶性を有する基板を得ることができ
る。このため、本発明においては５×１０18ｃｍ-3以上
１×１０20ｃｍ-3未満の濃度のｐ型基板を用いることと
する。
【００３９】また更に上述の例においては、コンタクト
層９の上面と活性層４のとの基板主面に垂直な方向に関
する高低差が約１μｍ程度としたが、コンタクト層９が
活性層４より高い位置であれば良い。しかしながら、充
分高い歩留りをもってこの半導体レーザをヒートシンク
等に固定配置するためには、上述したように１μｍ程度
以上の高低差をもってコンタクト層及び活性層が配置さ
れるように各層の厚さ、リッジの高さ等が選定されるこ
とが望ましい。
層９の上面と活性層４のとの基板主面に垂直な方向に関
する高低差が約１μｍ程度としたが、コンタクト層９が
活性層４より高い位置であれば良い。しかしながら、充
分高い歩留りをもってこの半導体レーザをヒートシンク
等に固定配置するためには、上述したように１μｍ程度
以上の高低差をもってコンタクト層及び活性層が配置さ
れるように各層の厚さ、リッジの高さ等が選定されるこ
とが望ましい。
【００４０】このようにコンタクト層９の厚さを２μｍ
以上程度とすることによって、例えば活性層の上の第２
導電型のクラッド層の厚さを大として活性層の位置を高
くする場合に比し特性の劣化をより抑制することがで
き、且つ活性層との高低差を充分得ることができる。ま
た、このコンタクト層９を厚さを１０μｍ以上とする場
合は、応力による歪みの発生又は熱伝導性の問題から信
頼性の低下を来し、寿命が半減ないし１／４程度以下と
なる恐れがある。このため、本発明においては、コンタ
クト層９の厚さを２μｍ以上１０μｍ未満程度とするも
のである。
以上程度とすることによって、例えば活性層の上の第２
導電型のクラッド層の厚さを大として活性層の位置を高
くする場合に比し特性の劣化をより抑制することがで
き、且つ活性層との高低差を充分得ることができる。ま
た、このコンタクト層９を厚さを１０μｍ以上とする場
合は、応力による歪みの発生又は熱伝導性の問題から信
頼性の低下を来し、寿命が半減ないし１／４程度以下と
なる恐れがある。このため、本発明においては、コンタ
クト層９の厚さを２μｍ以上１０μｍ未満程度とするも
のである。
【００４１】更に本発明は上述の実施例に限定されるこ
となく、例えば本出願人の出願に係る特願平４−225992
号出願において提案したように、｛１００｝結晶面を主
面とする基板上に、〈０１−１〉結晶軸方向に沿うスト
ライプリッジを形成して、例えば８００℃程度以上のメ
チル系原料ガスによるエピタキシャル成長を利用して
｛１１１｝Ａ結晶面より成る斜面に囲まれて横方向の閉
じ込めがなされたＳＤＨタイプの半導体レーザに本発明
を適用することもでき、またその材料系もＡｌＧａＡｓ
系に限ることなく他のIII-Ｖ族化合物等を用いることが
できるなど、本発明は種々の変形変更が可能であること
はいうまでもない。
となく、例えば本出願人の出願に係る特願平４−225992
号出願において提案したように、｛１００｝結晶面を主
面とする基板上に、〈０１−１〉結晶軸方向に沿うスト
ライプリッジを形成して、例えば８００℃程度以上のメ
チル系原料ガスによるエピタキシャル成長を利用して
｛１１１｝Ａ結晶面より成る斜面に囲まれて横方向の閉
じ込めがなされたＳＤＨタイプの半導体レーザに本発明
を適用することもでき、またその材料系もＡｌＧａＡｓ
系に限ることなく他のIII-Ｖ族化合物等を用いることが
できるなど、本発明は種々の変形変更が可能であること
はいうまでもない。
【００４２】
【発明の効果】上述したように本発明によれば、半導体
レーザを装置に組み込む際に、上面に被着したソルダの
盛り上がり等による出射光のケラレを確実に回避するこ
とができて、ＣＤプレーヤー等の光源として本発明によ
る半導体レーザを組み込む場合に、歩留り良くレーザを
固定配置することができる。
レーザを装置に組み込む際に、上面に被着したソルダの
盛り上がり等による出射光のケラレを確実に回避するこ
とができて、ＣＤプレーヤー等の光源として本発明によ
る半導体レーザを組み込む場合に、歩留り良くレーザを
固定配置することができる。
【００４３】また活性層の上の第２導電型のクラッド層
の厚さを大とすることなく、コンタクト層９の厚さを２
μｍ以上１０μｍ未満程度とすることによって、特性や
信頼性の劣化、寿命の低減化を招来することなく活性層
との高低差を充分得ることができて、装置内固定時の歩
留りを改善することができる。
の厚さを大とすることなく、コンタクト層９の厚さを２
μｍ以上１０μｍ未満程度とすることによって、特性や
信頼性の劣化、寿命の低減化を招来することなく活性層
との高低差を充分得ることができて、装置内固定時の歩
留りを改善することができる。
【００４４】また上述したように高い不純物濃度のｐ型
基板を用いていることから、電流ブロック層をｐ型とす
ることができてその高次の面におけるリーク電流の発生
を確実に回避することができると共に、そのｐ側の電極
を形成するにあたって高濃度層の拡散やエピタキシャル
成長又はアロイを行うことなく、ＴｉＰｔＡｕ等のメタ
ルの被着を行うのみで良好なコンタクト抵抗値をもって
ｐ側のコンタクトメタルを形成することができる。従っ
て、通常のｎ型基板を用いた半導体レーザの製造工程と
同程度に製造の簡易化をはかることができる。
基板を用いていることから、電流ブロック層をｐ型とす
ることができてその高次の面におけるリーク電流の発生
を確実に回避することができると共に、そのｐ側の電極
を形成するにあたって高濃度層の拡散やエピタキシャル
成長又はアロイを行うことなく、ＴｉＰｔＡｕ等のメタ
ルの被着を行うのみで良好なコンタクト抵抗値をもって
ｐ側のコンタクトメタルを形成することができる。従っ
て、通常のｎ型基板を用いた半導体レーザの製造工程と
同程度に製造の簡易化をはかることができる。
【図１】本発明実施例の略線的拡大断面図である。
【図２】従前の半導体レーザの一例の略線的拡大断面図
である。
である。
【図３】従来の半導体レーザ装置の一例の略線的拡大側
面図である。
面図である。
１ 基板 ２ リッジ ２Ａ 溝 ３ 第１導電型のクラッド層 ４ 活性層 ５ 第２導電型の第１のクラッド層 ６Ａ 斜面 ６Ｂ 斜面 ７ 電流ブロック層 ８ 第２導電型の第２のクラッド層 ９ コンタクト層 １０ コンタクトメタル １４ ソルダ １５ コンタクトメタル
Claims (3)
- 【請求項１】 リッジが形成された基板上に、上記リッ
ジを覆って全面的に少なくとも第１導電型のクラッド
層、活性層、第２導電型のクラッド層、電流ブロック層
及びコンタクト層がエピタキシャル成長されて成り、 少なくとも上記リッジの両側の溝の底面からの上記リッ
ジ上の活性層の高さに対して、上記リッジから離間した
位置における上記コンタクト層の上面の上記溝の底面か
らの高さが大とされたことを特徴とする半導体レーザ。 - 【請求項２】 上記コンタクト層の厚さが２μｍ以上１
０μｍ未満とされたことを特徴とする上記請求項１に記
載の半導体レーザ。 - 【請求項３】 リッジが形成された基板上に、上記リッ
ジを覆って全面的に少なくとも第１導電型のクラッド
層、活性層、第２導電型のクラッド層、電流ブロック層
及びコンタクト層がエピタキシャル成長されて成り、 上記基板がｐ型とされ、その不純物濃度が５×１０18ｃ
ｍ-3以上１×１０20ｃｍ-3未満とされたことを特徴とす
る半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321293A JP3246066B2 (ja) | 1993-04-28 | 1993-04-28 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321293A JP3246066B2 (ja) | 1993-04-28 | 1993-04-28 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06314843A true JPH06314843A (ja) | 1994-11-08 |
| JP3246066B2 JP3246066B2 (ja) | 2002-01-15 |
Family
ID=14348204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10321293A Expired - Fee Related JP3246066B2 (ja) | 1993-04-28 | 1993-04-28 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246066B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237654A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体レーザおよびその製造方法 |
| JP2009141235A (ja) * | 2007-12-10 | 2009-06-25 | Sony Corp | 半導体発光素子及びその製造方法 |
-
1993
- 1993-04-28 JP JP10321293A patent/JP3246066B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237654A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体レーザおよびその製造方法 |
| JP2009141235A (ja) * | 2007-12-10 | 2009-06-25 | Sony Corp | 半導体発光素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3246066B2 (ja) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9972973B2 (en) | Process of forming semiconductor optical device and semiconductor optical device | |
| US6320209B1 (en) | Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same | |
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| US20090203161A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and method for producing the same | |
| JP3053357B2 (ja) | 平面埋込型レーザダイオードの製造方法 | |
| US5291033A (en) | Semiconductor light-emitting device having substantially planar surfaces | |
| JP2003243773A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP2000261097A (ja) | レーザ・ダイオード及びレーザ・ダイオードを製作する方法 | |
| JP3246066B2 (ja) | 半導体レーザ | |
| JPH0851250A (ja) | 半導体レーザ | |
| JP3718129B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2009194225A (ja) | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 | |
| US5518954A (en) | Method for fabricating a semiconductor laser | |
| EP0630084B1 (en) | Semiconductor laser | |
| JP2990837B2 (ja) | 半導体レーザ | |
| JPH0927651A (ja) | 半導体レーザ | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JPH0555692A (ja) | 半導体レーザ | |
| US5559821A (en) | Semiconductor laser | |
| JP2003163367A (ja) | 半導体発光素子及びその製造方法 | |
| JPH0710019B2 (ja) | 埋込み構造半導体レ−ザの製造方法 | |
| JP2001111094A (ja) | 赤外受光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20111102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20121102 |
|
| LAPS | Cancellation because of no payment of annual fees |