JP2000183459A - リッジ導波路型半導体レーザ - Google Patents
リッジ導波路型半導体レーザInfo
- Publication number
- JP2000183459A JP2000183459A JP10359504A JP35950498A JP2000183459A JP 2000183459 A JP2000183459 A JP 2000183459A JP 10359504 A JP10359504 A JP 10359504A JP 35950498 A JP35950498 A JP 35950498A JP 2000183459 A JP2000183459 A JP 2000183459A
- Authority
- JP
- Japan
- Prior art keywords
- ridge waveguide
- active layer
- layer
- waveguide portion
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 リッジ導波路型レーザでは、活性層への電流
狭窄がうまく行なわれていなかった。レーザの閾値電流
の低減に貢献するために、電流狭窄部をうまく作る方法
を提供する。 【解決手段】 ＭＯＶＰＥ法を使って結晶成長させ、リ
ッジ導波路部を製作すると活性層が素子全域に形成され
ているため、活性層の中央部に優先的に電流が流れなか
った、活性層の一部を削ることによって中央部に優先的
に電流が流れる構造を得ることが出来る。
狭窄がうまく行なわれていなかった。レーザの閾値電流
の低減に貢献するために、電流狭窄部をうまく作る方法
を提供する。 【解決手段】 ＭＯＶＰＥ法を使って結晶成長させ、リ
ッジ導波路部を製作すると活性層が素子全域に形成され
ているため、活性層の中央部に優先的に電流が流れなか
った、活性層の一部を削ることによって中央部に優先的
に電流が流れる構造を得ることが出来る。
Description
【０００１】
【発明の属する技術分野】この発明はリッジ導波路型半
導体レーザに関するものである。
導体レーザに関するものである。
【０００２】
【従来の技術】従来、半導体基板１上にＭＯＶＰＥ法に
より少なくとも活性層２とクラッド層３を順次結晶成長
を行ない。次に活性層２、上部クラッド層が逆メサ構造
になるようにストライプ状のエッチングをし、リッジ導
波路部に電流を印加するリッジ導波路型半導体レーザを
製作する方法が知られている。その詳しいことは、青木
他”ELECTRONICS LETTERS ”8TH June 1995 VOL.31 NO.
12 P.973-P.974に記載されている。
より少なくとも活性層２とクラッド層３を順次結晶成長
を行ない。次に活性層２、上部クラッド層が逆メサ構造
になるようにストライプ状のエッチングをし、リッジ導
波路部に電流を印加するリッジ導波路型半導体レーザを
製作する方法が知られている。その詳しいことは、青木
他”ELECTRONICS LETTERS ”8TH June 1995 VOL.31 NO.
12 P.973-P.974に記載されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記構
成の素子については、歪み多重量子井戸（multiple qua
ntum well 以下ＭＱＷと略記）活性層２が、素子全域に
形成されているためｐ−ｎ接合容量が大きくなり、応答
速度が遅くなるという欠点がある。また電流を注入する
と逆メサ形状のリッジ導波路部の下層の歪みＭＱＷ活性
層２の横方向にも電流がもれて、閾値電流が高くなると
いう欠点が生じる。
成の素子については、歪み多重量子井戸（multiple qua
ntum well 以下ＭＱＷと略記）活性層２が、素子全域に
形成されているためｐ−ｎ接合容量が大きくなり、応答
速度が遅くなるという欠点がある。また電流を注入する
と逆メサ形状のリッジ導波路部の下層の歪みＭＱＷ活性
層２の横方向にも電流がもれて、閾値電流が高くなると
いう欠点が生じる。
【０００４】
【課題を解決するための手段】よってこの発明は、上記
に記載したような課題を解決するために、リッジ導波路
構造の半導体レーザにおいて、リッジ導波路下部の活性
層の構造と形状を制御することにより、リッジ導波路部
の下層の歪みＭＱＷ活性層の横方向に電流がもれる範囲
が少なくなるため、閾値電流を低くすることが出来る。
さらにｐ−ｎ接合の容量を従来の構成素子に比べて、数
１０分の１程度に低減する。
に記載したような課題を解決するために、リッジ導波路
構造の半導体レーザにおいて、リッジ導波路下部の活性
層の構造と形状を制御することにより、リッジ導波路部
の下層の歪みＭＱＷ活性層の横方向に電流がもれる範囲
が少なくなるため、閾値電流を低くすることが出来る。
さらにｐ−ｎ接合の容量を従来の構成素子に比べて、数
１０分の１程度に低減する。
【０００５】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態について説明する。図１は、この発明の第１の実
施形態のレーザの構造を示す断面図である。以下図１の
レーザの製造工程を図４および図５を用いて説明する。
施形態について説明する。図１は、この発明の第１の実
施形態のレーザの構造を示す断面図である。以下図１の
レーザの製造工程を図４および図５を用いて説明する。
【０００６】ＭＯＶＰＥ装置を使用し、ＩｎＰ基板１上
に歪みＭＱＷ活性層２とＩｎＰクラッド層３とＩｎＧａ
Ａｓコンタクト層４を順次結晶成長させる（図４−
a）。この順次結晶成長させた基板にリッジ導波路部５
を作製する。作製工程を以下に示す。
に歪みＭＱＷ活性層２とＩｎＰクラッド層３とＩｎＧａ
Ａｓコンタクト層４を順次結晶成長させる（図４−
a）。この順次結晶成長させた基板にリッジ導波路部５
を作製する。作製工程を以下に示す。
【０００７】順次結晶成長させた基板の上にＳｉＯ２膜
５１を形成する（図４−ｂ）。このＳｉＯ２膜５１を公
知の手法によりパターン成形する（図４−ｃ）。パター
ン成形は、エッチングを行なったときに（１１１）Ａ面
の側壁が得られるように行なう。パターン成形したＳｉ
Ｏ２膜５１をエッチングマスクとして使用し、硫酸系の
エッチング液により、ＩｎＧａＡｓコンタクト層４を選
択的にエッチング除去する（図４−ｄ）。
５１を形成する（図４−ｂ）。このＳｉＯ２膜５１を公
知の手法によりパターン成形する（図４−ｃ）。パター
ン成形は、エッチングを行なったときに（１１１）Ａ面
の側壁が得られるように行なう。パターン成形したＳｉ
Ｏ２膜５１をエッチングマスクとして使用し、硫酸系の
エッチング液により、ＩｎＧａＡｓコンタクト層４を選
択的にエッチング除去する（図４−ｄ）。
【０００８】次に、パターン成形したＳｉＯ２膜５１を
そのままエッチングマスクとして用いて、臭化水素とリ
ン酸の混合溶液により選択エッチングを行なう。すなわ
ち、歪みＭＱＷ活性層２に達するまで逆メサエッチング
を行なう（図４−e）。以上によって逆メサ形状のリッ
ジ導波路部５を作製する。
そのままエッチングマスクとして用いて、臭化水素とリ
ン酸の混合溶液により選択エッチングを行なう。すなわ
ち、歪みＭＱＷ活性層２に達するまで逆メサエッチング
を行なう（図４−e）。以上によって逆メサ形状のリッ
ジ導波路部５を作製する。
【０００９】次にリッジ導波路部の長手方向に沿って両
脇に、高次モード抑制部を形成する。この高次モード抑
制部には、歪みＭＱＷ活性層をそのまま用いる。そして
高次モード抑制部を残して、露出した歪みＭＱＷ層をエ
ッチングによって除く。より具体的に述べると、以下の
通りである。逆メサエッチングにより露出した歪みＭＱ
Ｗ活性層２のうち、リッジ導波路部の長手方向に沿って
両脇から所定の長さまでを残しそれ以上離れた部分をエ
ッチング除去する。ここで所定の長さとは、レーザを発
振させたとき高次モードが発生しない長さである。この
実施形態で残す部分は、数ミクロン程度が適当である。
より好ましくは、 ０．５ 〜 ５ ミクロンである。除去
する工程を以下に示す。
脇に、高次モード抑制部を形成する。この高次モード抑
制部には、歪みＭＱＷ活性層をそのまま用いる。そして
高次モード抑制部を残して、露出した歪みＭＱＷ層をエ
ッチングによって除く。より具体的に述べると、以下の
通りである。逆メサエッチングにより露出した歪みＭＱ
Ｗ活性層２のうち、リッジ導波路部の長手方向に沿って
両脇から所定の長さまでを残しそれ以上離れた部分をエ
ッチング除去する。ここで所定の長さとは、レーザを発
振させたとき高次モードが発生しない長さである。この
実施形態で残す部分は、数ミクロン程度が適当である。
より好ましくは、 ０．５ 〜 ５ ミクロンである。除去
する工程を以下に示す。
【００１０】逆メサ形状のリッジ導波路部５を作製した
基板上に、ＳｉＯ２膜５２を形成する。このＳｉＯ２膜
５２を公知の手法によりパターン成形する。パターン成
形したＳｉＯ２膜５２をエッチングマスクとして使用し
エッチングを行なう。ＳｉＯ２膜５２のパターン成形
は、露出した歪みＭＱＷ活性層２のうち、リッジ導波路
部の長手方向に沿って両脇から高次モードが発生しない
長さを保護するように行なう（図５−a）。
基板上に、ＳｉＯ２膜５２を形成する。このＳｉＯ２膜
５２を公知の手法によりパターン成形する。パターン成
形したＳｉＯ２膜５２をエッチングマスクとして使用し
エッチングを行なう。ＳｉＯ２膜５２のパターン成形
は、露出した歪みＭＱＷ活性層２のうち、リッジ導波路
部の長手方向に沿って両脇から高次モードが発生しない
長さを保護するように行なう（図５−a）。
【００１１】次に、パターン成形したＳｉＯ２膜５２を
エッチングマスクとして用いて、硫酸系のエッチング液
によりＩｎＰ基板１に到達するまで歪みＭＱＷ活性層２
の一部を除去する。この結果、歪みＭＱＷ活性層２を除
去した部分９が形成される（図５−b）。
エッチングマスクとして用いて、硫酸系のエッチング液
によりＩｎＰ基板１に到達するまで歪みＭＱＷ活性層２
の一部を除去する。この結果、歪みＭＱＷ活性層２を除
去した部分９が形成される（図５−b）。
【００１２】次に、エッチングのために使用したＳｉＯ
２膜５１およびＳｉＯ２膜５２を取り除く（図５−
c）。ＳｉＯ２膜５１および５２を取り除いた後の基板
に、リッジ導波路部５にのみ電流を注入する為に、注入
電流に対する絶縁膜として、新たにＳｉＯ２膜７を全体
に形成する。次に、リッジ導波路部５の上部のみが,Ｓ
ｉＯ２膜７より露出するように、ＳｉＯ２膜７のリッジ
導波路部５の上部のみを公知の手法により取り除く（図
５−d）。
２膜５１およびＳｉＯ２膜５２を取り除く（図５−
c）。ＳｉＯ２膜５１および５２を取り除いた後の基板
に、リッジ導波路部５にのみ電流を注入する為に、注入
電流に対する絶縁膜として、新たにＳｉＯ２膜７を全体
に形成する。次に、リッジ導波路部５の上部のみが,Ｓ
ｉＯ２膜７より露出するように、ＳｉＯ２膜７のリッジ
導波路部５の上部のみを公知の手法により取り除く（図
５−d）。
【００１３】さらに、リッジ導波路部５を形成するため
にエッチングによってできた、リッジ導波路部５側面の
溝にポリイミド６をリッジ導波路部５の高さまで埋め込
む（図５−e）。最後にオーミック電極８を蒸着する。
この時リッジ導波路部５上面よりも大きくオーミック電
極８を蒸着する。また、オーミック電極８は、作製基板
表面全体に蒸着しても良い（図５−f）。
にエッチングによってできた、リッジ導波路部５側面の
溝にポリイミド６をリッジ導波路部５の高さまで埋め込
む（図５−e）。最後にオーミック電極８を蒸着する。
この時リッジ導波路部５上面よりも大きくオーミック電
極８を蒸着する。また、オーミック電極８は、作製基板
表面全体に蒸着しても良い（図５−f）。
【００１４】第１の実施形態で、歪みＭＱＷ活性層２を
リッジ導波路層５と同じ幅まで除去してしまうと、リッ
ジ導波路部５の直下にある歪みＭＱＷ活性層にのみ電流
が注入される。しかし、リッジ導波路部５直下の歪みＭ
ＱＷ活性層がＳｉＯ２膜７に接触しているため光の閉じ
込めが強くなる。この結果、レーザ発振をしたとき高次
モードが発生し、多重モード発振が生じることは良く知
られている（モードホッピング）。よって高次モードが
発生しない様に、電流注入領域の両側に、歪みＭＱＷ活
性層２を残す必要がある。
リッジ導波路層５と同じ幅まで除去してしまうと、リッ
ジ導波路部５の直下にある歪みＭＱＷ活性層にのみ電流
が注入される。しかし、リッジ導波路部５直下の歪みＭ
ＱＷ活性層がＳｉＯ２膜７に接触しているため光の閉じ
込めが強くなる。この結果、レーザ発振をしたとき高次
モードが発生し、多重モード発振が生じることは良く知
られている（モードホッピング）。よって高次モードが
発生しない様に、電流注入領域の両側に、歪みＭＱＷ活
性層２を残す必要がある。
【００１５】以上のように構成したリッジ導波路型半導
体レーザは、リッジ導波路部５の下層の歪みＭＱＷ活性
層２の横方向にも電流がもれる範囲が少なくなるため、
閾値電流を低くすることができる。さらに、ｐ−ｎ接合
容量が従来の構成の素子に比べて数１０分の１程度に低
減できるために応答速度が高速化できる。
体レーザは、リッジ導波路部５の下層の歪みＭＱＷ活性
層２の横方向にも電流がもれる範囲が少なくなるため、
閾値電流を低くすることができる。さらに、ｐ−ｎ接合
容量が従来の構成の素子に比べて数１０分の１程度に低
減できるために応答速度が高速化できる。
【００１６】次に第２の実施形態について説明する。図
２は、この発明の第２の実施形態のレーザの構造を示す
断面図である。
２は、この発明の第２の実施形態のレーザの構造を示す
断面図である。
【００１７】第１の実施形態と同様に、ＭＯＶＰＥ装置
を使用し、ＩｎＰ基板１上に歪みＭＱＷ活性層２とＩｎ
Ｐクラッド層３とＩｎＧａＡｓコンタクト層４を順次結
晶成長させる（図４−a）。以下、逆メサ形状のリッジ
導波路部５を作製工程は、第１の実施形態において述べ
たのと同様であるので詳細は省略する。
を使用し、ＩｎＰ基板１上に歪みＭＱＷ活性層２とＩｎ
Ｐクラッド層３とＩｎＧａＡｓコンタクト層４を順次結
晶成長させる（図４−a）。以下、逆メサ形状のリッジ
導波路部５を作製工程は、第１の実施形態において述べ
たのと同様であるので詳細は省略する。
【００１８】逆メサ形状のリッジ導波路部５を作製した
基板（図４−e）で、逆メサエッチングに利用したＳｉ
Ｏ２膜５１をパターン形成するために使用したホトレジ
スト５３を、そのままイオン打ち込み用のマスクとして
使用する。エッチングによって露出した部分の歪みＭＱ
Ｗ層に、プロトンをイオン打ち込みすることにより、高
抵抗化された歪みＭＱＷ層１０が形成される（図６−
a）。
基板（図４−e）で、逆メサエッチングに利用したＳｉ
Ｏ２膜５１をパターン形成するために使用したホトレジ
スト５３を、そのままイオン打ち込み用のマスクとして
使用する。エッチングによって露出した部分の歪みＭＱ
Ｗ層に、プロトンをイオン打ち込みすることにより、高
抵抗化された歪みＭＱＷ層１０が形成される（図６−
a）。
【００１９】次に、ホトレジスト５３とＳｉＯ２膜５１
を取り除いた後の基板に（図６−ｂ）、リッジ導波路部
５のみに電流を注入する為に、注入電流に対する絶縁膜
として、新たにＳｉＯ２膜７を全体に形成する（図６−
ｃ）。次に、ＳｉＯ２膜７をリッジ導波路部５の上部が
露出するように、リッジ導波路部５の上部のＳｉＯ２膜
７のみを公知の手法により取り除く（図６−ｄ）。
を取り除いた後の基板に（図６−ｂ）、リッジ導波路部
５のみに電流を注入する為に、注入電流に対する絶縁膜
として、新たにＳｉＯ２膜７を全体に形成する（図６−
ｃ）。次に、ＳｉＯ２膜７をリッジ導波路部５の上部が
露出するように、リッジ導波路部５の上部のＳｉＯ２膜
７のみを公知の手法により取り除く（図６−ｄ）。
【００２０】さらに、絶縁膜として形成したＳｉＯ２膜
７の上にポリイミド６を使ってリッジ導波路部５の上部
と同じ高さまで形成する（図６−e）。最後にオーミッ
ク電極８を蒸着する（図６−ｆ）。この時オーミック電
極８は、リッジ導波路部５上面よりも大きく蒸着する。
また、オーミック電極８は、作製した基板上面全面に蒸
着しても良い。
７の上にポリイミド６を使ってリッジ導波路部５の上部
と同じ高さまで形成する（図６−e）。最後にオーミッ
ク電極８を蒸着する（図６−ｆ）。この時オーミック電
極８は、リッジ導波路部５上面よりも大きく蒸着する。
また、オーミック電極８は、作製した基板上面全面に蒸
着しても良い。
【００２１】この第２の実施形態において、リッジ導波
路の形状が逆メサ形状である場合について以上説明し
た。しかし、リッジ導波路の形状は、この他にも順メサ
又は垂直メサの形状のリッジ導波路部でも良い。以下例
としてリッジ導波路の形状が垂直メサ形状の場合を説明
する。
路の形状が逆メサ形状である場合について以上説明し
た。しかし、リッジ導波路の形状は、この他にも順メサ
又は垂直メサの形状のリッジ導波路部でも良い。以下例
としてリッジ導波路の形状が垂直メサ形状の場合を説明
する。
【００２２】第１の実施形態と同様に、ＭＯＶＰＥ装置
を使用しＩｎＰ基板１上に歪みＭＱＷ活性層２とＩｎＰ
クラッド層３とＩｎＧａＡｓコンタクト層４を順次結晶
成長させる（図４−a）。
を使用しＩｎＰ基板１上に歪みＭＱＷ活性層２とＩｎＰ
クラッド層３とＩｎＧａＡｓコンタクト層４を順次結晶
成長させる（図４−a）。
【００２３】次に、順次結晶成長させ更にＳｉＯ２膜５
１を形成する(図４−ｂ)。このＳｉＯ２膜５１を公知の
手法によりパターン成形する（図４−ｃ）。パターン成
形は、エッチングを行なったときに垂直メサ形状が得ら
れるように行なう。パターン成形したＳｉＯ２膜５１を
エッチングマスクとして使用して、硫酸系のエッチング
液により、ＩｎＧａＡｓコンタクト層４を選択的にエッ
チング除去する（図４−ｄ）。
１を形成する(図４−ｂ)。このＳｉＯ２膜５１を公知の
手法によりパターン成形する（図４−ｃ）。パターン成
形は、エッチングを行なったときに垂直メサ形状が得ら
れるように行なう。パターン成形したＳｉＯ２膜５１を
エッチングマスクとして使用して、硫酸系のエッチング
液により、ＩｎＧａＡｓコンタクト層４を選択的にエッ
チング除去する（図４−ｄ）。
【００２４】次に、第１の実施形態と同様に活性層２が
露出するまでエッチングを行なう（図４−ｆ）。垂直メ
サ形状のリッジ導波路部を作製した基板上にホトレジス
ト膜６１を形成する（図７−a）。このホトレジスト膜
６１を公知の手法によりイオン打ち込み保護部または、
拡散防止部をパターン成形する。ホトレジスト膜６１の
パターン成形は、リッジ導波路部５の長手方向に沿って
両脇から所定の距離までを残しそれ以上離れたの歪みＭ
ＱＷ活性層を露出させるようにパターン成形する（図７
−b）。この所定の距離は、イオン打ち込み保護部をパ
ターン形成するときは、イオンの打ち込み時に電流注入
部に影響させない距離である。また、拡散防止部をパタ
ーン成形するときは、半導体基板と同じ伝導性不純物拡
散を電流注入部に影響させない距離である。この実施形
態で所定の距離は、数ミクロン程度が適当である。より
好ましくは、 １ 〜 １０ ミクロンである。
露出するまでエッチングを行なう（図４−ｆ）。垂直メ
サ形状のリッジ導波路部を作製した基板上にホトレジス
ト膜６１を形成する（図７−a）。このホトレジスト膜
６１を公知の手法によりイオン打ち込み保護部または、
拡散防止部をパターン成形する。ホトレジスト膜６１の
パターン成形は、リッジ導波路部５の長手方向に沿って
両脇から所定の距離までを残しそれ以上離れたの歪みＭ
ＱＷ活性層を露出させるようにパターン成形する（図７
−b）。この所定の距離は、イオン打ち込み保護部をパ
ターン形成するときは、イオンの打ち込み時に電流注入
部に影響させない距離である。また、拡散防止部をパタ
ーン成形するときは、半導体基板と同じ伝導性不純物拡
散を電流注入部に影響させない距離である。この実施形
態で所定の距離は、数ミクロン程度が適当である。より
好ましくは、 １ 〜 １０ ミクロンである。
【００２５】このホトレジスト膜６１をイオン打ち込み
用のマスクとして使用し、露出している歪みＭＱＷ活性
層２に、イオン打ち込みによりプロトンを注入する。プ
ロトンによるイオン打ち込みによって高抵抗化された歪
みＭＱＷ層１０が形成される（図７−c）。
用のマスクとして使用し、露出している歪みＭＱＷ活性
層２に、イオン打ち込みによりプロトンを注入する。プ
ロトンによるイオン打ち込みによって高抵抗化された歪
みＭＱＷ層１０が形成される（図７−c）。
【００２６】以下第１の実施形態と同様に、ＳｉＯ２膜
５１およびホトレジスト膜６１を取り除いた後に（図７
−ｄ）、リッジ導波路部５にのみ電流を注入する為に、
注入電流に対する絶縁膜として、新たに電流狭窄用のＳ
ｉＯ２膜７を全体に形成する。次に、リッジ導波路部５
の上面のみがＳｉＯ２膜７より露出するように、リッジ
導波路部５上部のＳｉＯ２膜７のみを公知の手法により
取り除く（図７−e）。リッジ導波路部５を形成するた
めにエッチングによってできた、リッジ導波路部５側面
の溝にポリイミド６を、リッジ導波路部５高さまで埋め
込む。
５１およびホトレジスト膜６１を取り除いた後に（図７
−ｄ）、リッジ導波路部５にのみ電流を注入する為に、
注入電流に対する絶縁膜として、新たに電流狭窄用のＳ
ｉＯ２膜７を全体に形成する。次に、リッジ導波路部５
の上面のみがＳｉＯ２膜７より露出するように、リッジ
導波路部５上部のＳｉＯ２膜７のみを公知の手法により
取り除く（図７−e）。リッジ導波路部５を形成するた
めにエッチングによってできた、リッジ導波路部５側面
の溝にポリイミド６を、リッジ導波路部５高さまで埋め
込む。
【００２７】最後にオーミック電極８を蒸着する。この
時オーミック電極８は、リッジ導波路部５上面よりも大
きく蒸着する。また、オーミック電極８は、作製した基
板上面全面に蒸着しても良い（図７−ｆ）。この他、順
メサ形状も同様にすれば良い。
時オーミック電極８は、リッジ導波路部５上面よりも大
きく蒸着する。また、オーミック電極８は、作製した基
板上面全面に蒸着しても良い（図７−ｆ）。この他、順
メサ形状も同様にすれば良い。
【００２８】以上のように構成したリッジ導波路型半導
体レーザは、リッジ導波路部５の下層の歪みＭＱＷ活性
層２にプロトンによるイオン打ち込みによって高抵抗化
された歪みＭＱＷ層１０に電流がもれる範囲が少なくな
るため、閾値電流を低くすることができる。さらに、ｐ
−ｎ接合容量が従来の構成の素子に比べて数１０分の１
程度に低減できるために応答速度が高速化できる。
体レーザは、リッジ導波路部５の下層の歪みＭＱＷ活性
層２にプロトンによるイオン打ち込みによって高抵抗化
された歪みＭＱＷ層１０に電流がもれる範囲が少なくな
るため、閾値電流を低くすることができる。さらに、ｐ
−ｎ接合容量が従来の構成の素子に比べて数１０分の１
程度に低減できるために応答速度が高速化できる。
【００２９】本実施形態では、半導体基板をＩｎＰ系に
ついて説明したが、ＧａＡｓ系、ＩｎＧａＰ系、ＧａＮ
系等の材料を用いても同様な効果がある。また、絶縁膜
としてＳｉＯ２膜を用いたが、ＳｉＮ膜等の誘電帯多層
膜を用いても良い。また、活性層を歪みＭＱＷ層として
説明したが、バルク活性層、無歪みＭＱＷ層を用いても
同様の効果が得られる。
ついて説明したが、ＧａＡｓ系、ＩｎＧａＰ系、ＧａＮ
系等の材料を用いても同様な効果がある。また、絶縁膜
としてＳｉＯ２膜を用いたが、ＳｉＮ膜等の誘電帯多層
膜を用いても良い。また、活性層を歪みＭＱＷ層として
説明したが、バルク活性層、無歪みＭＱＷ層を用いても
同様の効果が得られる。
【００３０】第１の実施形態で、逆メサ形状について説
明したが、順メサおよび垂直メサ形状を用いても同様の
効果がある。
明したが、順メサおよび垂直メサ形状を用いても同様の
効果がある。
【００３１】第２の実施形態で、イオン打ち込みの材料
としてプロトンを用いたが、アルゴン、酸素等を用いて
も同様の効果が得られる。また、イオン打ち込みにて高
抵抗化されたが半導体基板に、同じ導電型不純物をＭＱ
Ｗ層に拡散を行ないＭＱＷ層を反転させることによりリ
ッジ導波路部の下のＭＱＷ層とｐ−ｎ接合を形成しても
同様の効果がある。
としてプロトンを用いたが、アルゴン、酸素等を用いて
も同様の効果が得られる。また、イオン打ち込みにて高
抵抗化されたが半導体基板に、同じ導電型不純物をＭＱ
Ｗ層に拡散を行ないＭＱＷ層を反転させることによりリ
ッジ導波路部の下のＭＱＷ層とｐ−ｎ接合を形成しても
同様の効果がある。
【００３２】
【発明の効果】以上、第１の実施形態によれば、リッジ
導波路部５の直下の歪みＭＱＷ活性層２の横方向に電流
が流れる範囲が少なくなるため、閾値電流を低くするこ
とが出来る。さらに、ｐ−ｎ接合容量が従来の構成の素
子に比べて数１０分の１程度に低減できるために応答速
度が高速化することが可能となる。
導波路部５の直下の歪みＭＱＷ活性層２の横方向に電流
が流れる範囲が少なくなるため、閾値電流を低くするこ
とが出来る。さらに、ｐ−ｎ接合容量が従来の構成の素
子に比べて数１０分の１程度に低減できるために応答速
度が高速化することが可能となる。
【００３３】以上、第２の実施形態によれば、リッジ導
波路部を作製したエッチング部の歪みＭＱＷ層に、イオ
ン打ち込みにてプロトンを入射することにより高抵抗化
することで、リッジ導波路部直下の歪みＭＱＷ層にのみ
電流が注入される。つまり、注入電流のもれが低減でき
るので、閾値電流を低くできる。また、イオン打ち込み
によって高抵抗化された歪みＭＱＷ層１０は、周辺の歪
みＭＱＷ層と同等の構造なので光の閉じ込め等の問題も
生じることが無い。
波路部を作製したエッチング部の歪みＭＱＷ層に、イオ
ン打ち込みにてプロトンを入射することにより高抵抗化
することで、リッジ導波路部直下の歪みＭＱＷ層にのみ
電流が注入される。つまり、注入電流のもれが低減でき
るので、閾値電流を低くできる。また、イオン打ち込み
によって高抵抗化された歪みＭＱＷ層１０は、周辺の歪
みＭＱＷ層と同等の構造なので光の閉じ込め等の問題も
生じることが無い。
【図１】第１の実施形態を示す断面図である。
【図２】第２の実施形態を示す断面図である。
【図３】従来のリッジ導波路構造を示す断面図である。
【図４】リッジ導波路部の製造工程の説明図である。
【図５】第１の実施形態の製造工程の説明図である。
【図６】第２の実施形態の製造工程の説明図である。
【図７】第２の実施形態の製造工程の説明図である。
１． 半導体基板 ２． ＭＱＷ層 ３． ＩｎＰクラッド層 ４． ＩｎＧａＡｓコンタクト層 ５． 逆メサリッジ導波路 ６． ポリイミド ７． ＳｉＯ２層 ８． オーミック電極 ９． エッチング部 １０． 高抵抗層 ５１．ＳｉＯ２層 ５２．ＳｉＯ２層 ６１．ホトレジスト層
Claims (4)
- 【請求項１】 半導体基板上に活性層とクラッド層とコ
ンタクト層を順次積層し、前記クラッド層と前記コンタ
クト層をエッチングし、リッジ導波路部を作製したリッ
ジ導波路型半導体レーザにおいて、 前記エッチングにより露出した前記活性層上に前記リッ
ジ導波路部の両脇から所定の長さを有する高次モード抑
制部を形成したことを特徴とするリッジ導波路型半導体
レーザ。 - 【請求項２】 半導体基板上に活性層とクラッド層とコ
ンタクト層を順次積層し、前記クラッド層と前記コンタ
クト層をエッチングし、リッジ導波路部を作製したリッ
ジ導波路型半導体レーザにおいて、 前記エッチングにより露出した前記活性層上に前記リッ
ジ導波路部の両脇から所定の長さを有するイオン打ち込
み保護部を形成し、前記イオン打ち込み保護部から露出
している前記活性層をイオン打ち込みによって高抵抗化
することを特徴とするリッジ導波路型半導体レーザ。 - 【請求項３】 半導体基板上に活性層とクラッド層とコ
ンタクト層を順次積層し、前記クラッド層と前記コンタ
クト層をエッチングし、リッジ導波路部を作製したリッ
ジ導波路型半導体レーザにおいて、 前記エッチングにより露出した前記活性層上に前記リッ
ジ導波路部の両脇から所定の長さを有する拡散防止部を
形成し、前記拡散防止部から露出している活性層へ半導
体基板と同じ伝導性不純物の拡散を行ない、拡散を行な
った部分の前記活性層のｐ−ｎ接合を反転させ、前記リ
ッジ導波路部直下の活性層とｐ−ｎ接合を形成すること
を特徴とするリッジ導波路型半導体レーザ。 - 【請求項４】 半導体基板上に活性層とクラッド層とコ
ンタクト層を順次積層し、前記クラッド層と前記コンタ
クト層をエッチングし、リッジ導波路部を作製した半導
体レーザにおいて、 前記リッジ導波路部側面に絶縁膜を形成した後に、ポリ
イミドを用いてリッジ導波路部を埋め込むことを特徴と
する半導体レーザ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10359504A JP2000183459A (ja) | 1998-12-17 | 1998-12-17 | リッジ導波路型半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10359504A JP2000183459A (ja) | 1998-12-17 | 1998-12-17 | リッジ導波路型半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183459A true JP2000183459A (ja) | 2000-06-30 |
Family
ID=18464846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10359504A Abandoned JP2000183459A (ja) | 1998-12-17 | 1998-12-17 | リッジ導波路型半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183459A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311309A (ja) * | 2004-03-26 | 2005-11-04 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子 |
| US7372077B2 (en) | 2003-02-07 | 2008-05-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| CN100397735C (zh) * | 2005-10-29 | 2008-06-25 | 深圳新飞通光电子技术有限公司 | 脊形波导式半导体激光器制作方法 |
| JP2008205499A (ja) * | 2008-04-11 | 2008-09-04 | Opnext Japan Inc | 半導体光デバイス |
| JP2011009456A (ja) * | 2009-06-25 | 2011-01-13 | Opnext Japan Inc | 半導体光素子、及びその製造方法 |
-
1998
- 1998-12-17 JP JP10359504A patent/JP2000183459A/ja not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372077B2 (en) | 2003-02-07 | 2008-05-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7589357B2 (en) | 2003-02-07 | 2009-09-15 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8101465B2 (en) | 2003-02-07 | 2012-01-24 | Sanyo Electric Co., Ltd. | Method of fabricating a semiconductor device with a back electrode |
| JP2005311309A (ja) * | 2004-03-26 | 2005-11-04 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子 |
| US7995634B2 (en) | 2004-03-26 | 2011-08-09 | Nichia Corporation | Nitride semiconductor laser element |
| CN100397735C (zh) * | 2005-10-29 | 2008-06-25 | 深圳新飞通光电子技术有限公司 | 脊形波导式半导体激光器制作方法 |
| JP2008205499A (ja) * | 2008-04-11 | 2008-09-04 | Opnext Japan Inc | 半導体光デバイス |
| JP2011009456A (ja) * | 2009-06-25 | 2011-01-13 | Opnext Japan Inc | 半導体光素子、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2827919B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JP2000183459A (ja) | リッジ導波路型半導体レーザ | |
| CN115133397B (zh) | 脊波导半导体激光器及其制备方法 | |
| JP3421140B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| JP3344096B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| JPS63211788A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH05307200A (ja) | 導波路型光スイッチ及びその製造方法 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JPH08139411A (ja) | 半導体レーザの製造方法 | |
| JPH11121869A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0548194A (ja) | 半導体レーザ及びその製造方法 | |
| JP2006147906A (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
| JPH0548209A (ja) | 半導体光デバイスとその製造方法 | |
| JPH0661582A (ja) | 半導体レーザ装置の製造方法 | |
| JPH05243667A (ja) | 半導体レーザ装置 | |
| JP2005347665A (ja) | 光半導体装置及びその製造方法 | |
| JPS63207187A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH04369886A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051021 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20061226 |