JP2011222973A - 半導体レーザ素子及びその製造方法 - Google Patents

半導体レーザ素子及びその製造方法 Download PDF

Info

Publication number
JP2011222973A
JP2011222973A JP2011056239A JP2011056239A JP2011222973A JP 2011222973 A JP2011222973 A JP 2011222973A JP 2011056239 A JP2011056239 A JP 2011056239A JP 2011056239 A JP2011056239 A JP 2011056239A JP 2011222973 A JP2011222973 A JP 2011222973A
Authority
JP
Japan
Prior art keywords
layer
ridge
conductive oxide
oxide layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011056239A
Other languages
English (en)
Other versions
JP5742325B2 (ja
Inventor
Shinya Sonobe
真也 園部
Shingo Masui
真吾 枡井
Takashi Miyoshi
隆 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2011056239A priority Critical patent/JP5742325B2/ja
Priority to US13/051,805 priority patent/US8358674B2/en
Priority to EP11159701.9A priority patent/EP2369697B1/en
Publication of JP2011222973A publication Critical patent/JP2011222973A/ja
Application granted granted Critical
Publication of JP5742325B2 publication Critical patent/JP5742325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3214—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities comprising materials from other groups of the periodic system than the materials of the active layer, e.g. ZnSe claddings and GaAs active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

【課題】導電性酸化物を用いた半導体レーザ素子において、電気特性を改善することにより、電力効率を向上させ、信頼性の高い半導体レーザ素子及びその製造方法を提供する。
【解決手段】基板１０と、前記基板上に、第１導電型半導体層１２と、活性層１４と、第２導電型半導体層１６とが順に積層された半導体層と、前記第２導電型半導体層の上面に形成されたストライプ状のリッジ１８と、前記リッジの上面に形成された導電性酸化物層２０と、前記リッジの側面に形成された、前記半導体層よりも屈折率が低い誘電体層２４と、前記導電性酸化物層及び前記誘電体層を覆うように形成された金属層２２とを備え、前記導電性酸化物層の表面は前記誘電体層から露出し、かつその側面は、前記リッジの上面に対する法線方向から傾斜しており、前記導電性酸化物層の側面の傾斜角度は、前記リッジ側面の、前記法線方向からの傾斜角度よりも大きい。
【選択図】図１

Description

本発明は、半導体レーザ素子及びその製造方法に関し、より詳細には、導電性酸化物層を有する半導体レーザ素子及びその製造方法に関する。
従来から、半導体発光素子、特に発光ダイオード（ＬＥＤ）においては、電極として導電性酸化物層が広く用いられている（例えば、非特許文献１等）。
また、半導体レーザ素子においては、導電性酸化物層は光吸収が少なく、屈折率が低いなどの利点があるため、発光層の屈折率よりも低い屈折率を有する導電性酸化物層を、リッジ形状を有する半導体層上に形成し、導電性電極及びクラッド層の両者の機能をもたせる層とする技術（特許文献１）が提案されている。
さらに、半導体層の積層体上にストライプ状の開口を有するブロック層を配置し、その開口内を含むブロック層上に導電性酸化物層を形成することにより、導電性電極及びクラッド層の両者の機能をもたせた、リッジ状の突出部を備えたクラッド層電極を配置する技術（特許文献２）が提案されている。
これらの半導体レーザ素子においては、リッジ直下の導波路領域と、このリッジ両側直下の領域とにおける実効的な屈折率分布を確保するために、通常、リッジの側面に誘電体層が形成されている。
リッジの側面に誘電体層を形成する方法としては、リッジの底面領域から電極上に至る領域まで誘電体層を形成し、この誘電体層を、レジストを用いてエッチングすることにより、リッジ側面に誘電体層を残しながら、電極に接する箇所の誘電体層を除去する方法が挙げられる。
特開平９−７４２４９号公報 特開２００６−４１４９１号公報
Ｃｈｉａ−Ｓｈｅｎｇ ＣＨＡＮＧ ｅｔ．ａｌ， "ＩｎＧａＮ／ＧａＮ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ ｗｉｔｈ Ｒａｐｉｄｌｙ Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｅｄ Ｎｉ／ＩＴＯ ｐ−Ｃｏｎｔａｃｔｓ"， Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．４２（２００３）ｐｐ．３３２４−３３２７
しかし、導電性酸化物は、その抵抗率の高さにより、電圧を上昇させ、電気特性が不十分となるため、上記素子は未だ実用化されていない。これらの問題は、特にリッジ構造を含む電流狭窄構造を用いた場合に、狭い発光領域で電流密度が高くなるため、顕著に現れる。
また、上述した誘電体層の形成方法では、リッジの側面のみに誘電体層を精度良く残すことが困難であった。
特に、特許文献１のような半導体レーザ素子では、導電性酸化物層と半導体層との側面が面一に形成されているために、導電性酸化物層と半導体層との界面でエッチングを精度良く止めることが困難であった。
従って、リッジの側面に誘電体層が被覆されていない領域が存在する場合には、適切な光閉じ込めができなくなり、また、リッジの側面に電極が接することによってリークが生じるなどの問題があった。
一方、導電性酸化物層の側面に誘電体層が残される場合には、電圧を上昇させ、半導体レーザ素子の性能を十分に発揮させることができないという課題があった。
本発明は、上記課題に鑑みなされたものであり、導電性酸化物を用いた半導体レーザ素子において、電気特性を改善することにより、電力効率を向上させ、信頼性の高い半導体レーザ素子及びその製造方法を提供することを目的とする。
本発明の半導体レーザ素子は、
基板と、
前記基板上に、第１導電型半導体層と、活性層と、第２導電型半導体層とが順に積層された半導体層と、
前記第２導電型半導体層の上面に形成されたストライプ状のリッジと、
前記リッジの上面に形成された導電性酸化物層と、
前記リッジの側面に形成された、前記半導体層よりも屈折率が低い誘電体層と、
前記導電性酸化物層及び前記誘電体層を覆うように形成された金属層と、を備え、
前記導電性酸化物層の表面は前記誘電体層から露出し、かつその側面は、前記リッジの上面に対して傾斜しており、
前記導電性酸化物層の側面の法線方向に対する傾斜角度は、前記リッジ側面の、前記法線方向に対する傾斜角度よりも大きいことを特徴とする。
このような半導体レーザ素子は、以下の１以上を備えることが好ましい。
前記導電性酸化物層の屈折率は、前記半導体層の屈折率よりも低い。
前記導電性酸化物層の高さをｄ１、前記リッジの高さをｄ２、前記導電性酸化物層の上面の幅をａ１、前記導電性酸化物層の下面の幅をｂ１、前記リッジの上面の幅をａ２、前記リッジ部の下面の幅をｂ２としたときに、ｄ２／ｄ１＞（ｂ２−ａ２）／（ｂ１−ａ１）を満たす。
前記導電性酸化物層の高さをｄ１、前記上面の幅をａ１としたときに、
ｄ１は５０Å以上であり、かつ、ｄ１＜ａ１を満たす。
前記リッジの高さｄ２が６０００Å以下である。
前記半導体レーザ素子は窒化物半導体レーザ素子であり、前記窒化物半導体レーザ素子の発振波長は４４０ｎｍ以上である。
前記導電性酸化物層はＩＴＯである。
前記活性層はＩｎを含んでおり、前記第２導電型半導体層はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ、０≦ｙ、０≦ｘ＋ｙ≦１）からなる層を有しており、前記導電性酸化物層と接する層はＧａＮである。
前記第２導電型半導体層にＡｌを含有する層を有しており、該Ａｌ含有層の膜厚は６０００Å以下である。
また本発明の半導体レーザ素子の製造方法は、
（ａ）基板上に第１導電型半導体層と、活性層と、第２導電型半導体層を順次積層して半導体層を形成し、該半導体層上に所定形状のマスク層を形成した後、該マスク層を用いて前記第２導電型半導体層の一部を除去してリッジを形成する工程と、
（ｂ）少なくともリッジ底面領域からリッジ上の前記マスク層上に至る領域に第２のマスク層を形成する工程と、
（ｃ）前記リッジ上の前記第２のマスク層の一部を除去して、該第２のマスク層から前記マスク層を露出させる工程と、
（ｄ）前記リッジ上のマスク層を除去することによりリッジ上面を露出させる工程と、
（ｅ）前記リッジ上面に、該リッジの上面の法線方向に対する、その側面の傾斜角度が、前記法線方向に対する前記リッジ側面の傾斜角度よりも大きい導電性酸化物層を形成する工程と、
（ｆ）前記第２のマスク層を除去する工程と、
（ｇ）少なくとも前記リッジ底面領域からリッジ上の前記導電性酸化物層上に至る領域に誘電体層を形成する工程と、
（ｈ）前記リッジの側面に前記誘電体層を残した状態で、前記導電性酸化物層の表面から前記誘電体層を除去して該表面を露出させる工程と、
（ｉ）前記導電性酸化物層及び前記工程（ｈ）により残された誘電体層の上部に金属層を形成する工程とを有することを特徴とするか、
（Ａ）基板上に第１導電型半導体層と、活性層と、第２導電型半導体層と、導電性酸化物層とを順次積層する工程と、
（Ｂ）前記導電性酸化物層上に所定形状のマスク層を形成し、前記マスク層を用いてその側面が傾斜した前記導電性酸化物層をパターニングする工程、
（Ｃ）前記マスク層及び導電性酸化物層を用いて前記第２導電型半導体層の一部を除去し、該リッジの上面の法線方向に対する、その側面の傾斜角度が前記導電性酸化物層の前記法線方向に対する傾斜角度よりも小さいリッジを形成する工程と、
（Ｄ）前記マスク層を残存させたまま、前記リッジを含む前記第２導電型半導体層上に誘電体層を形成する工程と、
（Ｅ）前記マスク層を除去し、前記リッジ上の前記導電性酸化物層の表面を露出させる工程と、
（Ｆ）少なくとも前記導電性酸化物層上面及び前記誘電体層上に金属層を形成する工程と、を有することを特徴とする。
本発明によれば、導電性酸化物を用いた半導体レーザ素子において、電気特性を改善することにより電力効率を顕著に向上させ、信頼性の高い半導体レーザ素子及びその製造方法を提供することができる。
本発明の一実施の形態に係る半導体レーザ素子の構造を説明するための概略横断面図である。 本発明の一実施の形態に係る半導体レーザ素子の一例を示す一部拡大図である。 本発明の一実施の形態に係る半導体レーザ素子の一例を示す一部拡大図である。 本発明の一実施の形態に係る半導体レーザ素子の導電性酸化物層と誘電体層との状態を示す一部拡大断面図である。 本発明の一実施の形態に係る半導体レーザ素子の製造方法を説明するための概略断面工程図である。 本発明の一実施の形態に係る半導体レーザ素子の製造方法を説明するための概略断面工程図である。 本発明の他の実施の形態に係る半導体レーザ素子の製造方法を説明するための概略断面工程図である。
以下、本件発明の好ましい実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための半導体レーザ素子を例示するものであって、本発明は半導体レーザ素子を以下のものに特定しない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
（半導体レーザ素子）
本発明の半導体レーザ素子１は、主として、基板と、半導体層と、導電性酸化物層による電極と、誘電体膜とを備えて形成される。このような半導体レーザ素子は、典型的には、図１に示すように、基板１０上に、第１導電型半導体層１２（例えば、ｎ側半導体層）、活性層１４、第２導電型半導体層１６（例えば、ｐ側半導体層）が順に積層されており、第２導電型半導体層１６の上面に導電性酸化物層２０が形成されている。
図１に示す半導体レーザ素子においては、第２導電型半導体層１６の上面に、ストライプ状のリッジ１８が形成されており、このリッジ１８の上面のみで導電性酸化物層２０が接続されている。つまり、導電性酸化物層２０は、オーミック電極として機能している。
さらに、リッジ１８の側面には、半導体層の屈折率よりも屈折率の低い誘電体層２４が形成されている。また、導電性酸化物層２０と、誘電体層２４とを覆うように金属層２２が形成されている。なお、図３は図１の一部拡大図である。
（導電性酸化物層）
図２Ａ及びＢは、リッジ近傍部分の、ストライプ方向に垂直な断面図である。
図２Ａに示すように、導電性酸化物層２０の側面は、リッジの上面２８に対して傾斜している。言い換えると、リッジ上面２８に形成される導電性酸化物層２０の断面形状は、リッジの中央部に平坦部となる上面３０を有しており、その上面の両端からリッジ側面方向に向かって膜厚が低減する傾斜部３２を有している。ここで、導電性酸化物層の上面３０の幅（ａ１）は、１．８μｍ〜２５．０μｍ程度が挙げられる。傾斜部３２の長さは上面３０の端部からリッジ上面の端部までの長さを意味する。傾斜部の長さは、リッジ下部の幅（ｂ２）やリッジ上面２８の幅（ｂ１）によって適宜調整されるが、０．１μｍ〜３．０μｍの範囲であることが好ましい。導電性酸化物層２０の下面の幅をａ２とする。
導電性酸化物層の傾斜部３２は、導電性酸化物層の上面３０と導電性酸化物層の下面２８とを繋ぐように形成されていればよく、複数の面で形成されていてもよい。
図２Ａ及びＢに示す例では、導電性酸化物層の傾斜部３２は上面３０から下面２８に向かって広がる傾斜面を有している。
このように、導電性酸化物層２０の角部が面取りされる形状とすることにより、角部において応力が集中することを緩和することができ、この上に接続される金属層２２の剥がれを効果的に抑制することができる。加えて、金属層２２と導電性酸化物層２０との接触面積を増加させることができるため、金属層２２と導電性酸化物層２０との密着性をより向上させることができる。さらに、導電性酸化物層２０の体積を減少させて、電気抵抗率を低減することが可能となり、金属層２２との接触面積を増大させることも相俟って、動作電圧を低下させることができ、電力効率を顕著に向上させることができる。
導電性酸化物層２０の側面の角度は、図２Ａに示すように、リッジ上面に対するリッジ１８の側面の角度よりも小さいことが適している。言い換えると、リッジ上面の法線方向に対する導電性酸化物層２０の側面の傾斜角度は、図２Ｂに示すように、リッジ１８の側面の法線方向に対する傾斜角度よりも大きいことが適している。
ここで、図２Ａにおいて、導電性酸化物層の側面の「角度」とは、リッジの上面２８と、導電性酸化物層の側面３２とのなす角度のことをいい、θ１で示す角度のことである。リッジ上面に対するリッジ１８側面の「角度」とは、リッジの下面に相当する面と、リッジの側面とのなす角度のことをいい、θ２で示す角度のことである。
また、図２Ｂにおいて、導電性酸化物層の側面３２の「傾斜角度」とは、リッジの上面２８の法線方向に対する傾斜した導電性酸化物層の側面３２の角度のことをいい、θ１’で示される。θ１＋θ１’は常に９０°の関係を意味する。リッジ側面の「傾斜角度」とは、リッジの上面の法線方向に対して傾斜したリッジ側面の角度のことをいい、θ２’で示される。θ２＋θ２’は常に９０°の関係を意味する。
リッジ１８の側面３２と、導電性酸化物層２０の側面３４とが、リッジ上面に対して同じ角度で連続して形成されている場合は、導電性酸化物層２０と第２導電型半導体層２４とが面一になるため、導電性酸化物層の側面とリッジの側面とに設けられた誘電体の垂直方向の厚さに差が生じない。
また、θ１＞θ２及びθ１’＜θ２’の場合は、電流注入される幅ａ２に対して、屈折率差の幅ｂ２が広くなりすぎ、閾値が高くなり効率が悪化する。
図２に示すように、θ１＜θ２及びθ１’＞θ２’とすることにより、リッジ側面に形成された誘電体層は、導電性酸化物層の側面に形成された誘電体層よりもエッチングされにくくなるため、リッジ側面に誘電体層を残しやすくなる。特に、誘電体層のエッチングに異方性のあるＲＩＥ等のドライエッチング装置を用いる場合には、確実に異方性のあるエッチングを行うことができるため、寸法精度良く誘電体層を形成することができる。また、θ１＜θ２及びθ１’＞θ２’とすることにより、リッジ側面の誘電体層の垂直方向の厚さを、導電性酸化物層の垂直方向の厚さに比べて大きくすることができ、リッジ側面に誘電体層を残した構造を作ることができる。つまり、誘電体層２４を、リッジ１８の側面のみに精度良く配置することができる。
これにより、導電性酸化物層の表面（つまり、上面３０及び側面３４）を誘電体層２４から安定して露出させることができ、導電性酸化物層の表面を、確実に金属層２２に接続させることができる。その結果、上述したように、密着性や電力効率を向上させることができる。
θ１＜θ２及びθ１’＞θ２’を満たす場合を、導電性酸化物層２０とリッジの幅及び高さの関係式で示すと、以下のようになる。
ｄ２／ｄ１＞（ｂ２−ａ２）／（ｂ１−ａ１）
ここで、ｄ１は導電性酸化物層の高さであり、ｄ２はリッジ１８の高さである。
よって、この式を満たすように、導電性酸化物層及びリッジの幅及び高さを設定することが好ましい。
特に、導電性酸化物層の高さｄ１を５０Å以上としたときに、ｄ１＜ａ１を満たすことが好ましい。これにより、導電性酸化物層を形成する際にマスク層を用いてその上から導電性酸化物層を形成し、マスク層を除去することでマスク層のない部分に導電性酸化物層を形成する（リフトオフ）場合に、導電性酸化物層を精度良く形成することができる。
また、特定の厚みおよび形状の導電性酸化物層を第２導電型半導体層の特定の箇所に形成して、共振器端面を形成するための劈開をすることにより、劈開性が向上することが確認された。これは、半導体層に対して、導電性酸化物層が与える応力が影響しているためと考えられる。このようにして劈開性を向上させるために、導電性酸化物層の厚み（つまり、高さｄ１）を、０．０５μｍ以上とすることが好ましく、０．１〜０．４μｍ程度がより好ましい。
さらに、リッジの高さｄ２を０．６μｍ以下とすると、リッジにかかる応力を少なくすることができるため、より一層劈開性が向上する。リッジの高さｄ２と、導電性酸化物層の厚み（高さｄ１）の合計を２．０μｍ以下とすることがより好ましい。
一般に、半導体層は、半導体層を形成する各層の格子定数が異なることによる応力を内在している。特に、Ｉｎの含有量を多くするほど、半導体層にかかる応力が大きくなり、Ｉｎを含有する層における劈開面に、段差が発生する現象が見られる。このような段差が発生することにより、閾値電流の上昇、閾値電流以上での発光出力の立ち上がりの傾き角η（スロープ効率）の低下やばらつきが大きくなる等の問題が生じる。
このような状態の半導体層上に、導電性酸化物層を形成して応力を加えることにより、またリッジの高さを０．６μｍ以下とすることにより、半導体層にかかる応力を緩和していると考えられる。半導体層にかかる応力を緩和した状態で劈開することにより、半導体層の組成にかかわらず、つまり、半導体層がＩｎを含有する場合であっても、段差の生じる割合を減少させることができる。その結果、閾値の上昇や発光出力の立ち上がりの傾き角η（スロープ効率）の低下やばらつきを小さくすることができる。
導電性酸化物層２０は、クラッド層兼電極として機能させることが好ましい。これにより、従来用いていた半導体によるクラッド層を省略することが可能となるため、クラックを低減した信頼性の高い長波長の半導体レーザ素子を実現できる。また、クラッド層が省略されることにより、半導体レーザ素子の動作電圧の増大を抑制することができる。
本明細書においてクラッド層とは、後述するように、活性層（井戸層と障壁層を含む）の上側と下側に位置するそれぞれの膜のうち、井戸層の屈折率より低く、膜厚は少なくとも１００ｎｍ以上ある層のことを指す。これらは多層膜や超格子構造、またはＧＲＩＮ構造であってもよい。このように活性層の上下に光屈折率の小さなクラッド層を設けることにより、光を活性層に閉じ込める機能をもつ。このクラッド層がないと、閾値電流が数倍増加し、ときには全くレーザ発振しない場合もある。
つまり、クラッド層として機能させるとは、実質的に光を閉じ込めるという意味であり、ある層がクラッド層として機能しているかは、等価屈折率シミュレーション等によって確認することができる。例えば、５００ｎｍにおけるＧａＮ、ＡｌＮ、ＩｎＮの屈折率を２．３６８、２．１２２、２．８として、各層の屈折率をその層を構成する半導体の混晶比に基づいて比例計算で算出して等価屈折率シミュレーションを行う。そのシミュレーションの結果、光の最大強度を１．０として、活性層を中心に活性層の上下にある特定の層までの領域で、光の強度が０．５以上となる領域のそれらの上下にある層をクラッド層と考えてよい（層の途中で０．５以上となる場合は、そこからクラッド層と考える）。そのためクラッド層は多層膜であることもある。また、簡易には、半導体レーザ素子のニアフィールドパターンから導波路の大きさを見積もり、その導波路の大きさに合う位置にある層をクラッド層と判断することもできる。
導電性酸化物層２０をクラッド層として機能させるために、導電性酸化物層の屈折率は、半導体層の屈折率よりも低くすることが好ましい。導電性酸化物層は、例えば、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）、フッ素（Ｆ）及びマグネシウム（Ｍｇ）からなる群から選択された少なくとも１種の元素を含む層により形成することができる。具体的にはＺｎＯ（屈折率：約１．９５）、Ｉｎ２Ｏ３、ＳｎＯ２、ＡＴＯ、ＩＴＯ（ＩｎとＳｎとの複合酸化物）、ＩＺＯ、ＭｇＯ等が挙げられる。なかでも、ＩＴＯ（屈折率：約２．０）が好ましい。
この導電性酸化物層は、可視光のみならず、例えば、波長３６０ｎｍ〜６５０ｎｍの波長の光を吸収することなく、効率よく、例えば、透過率が９０％以上、あるいは８５％以上、８０％以上で光を透過させることができるものであることが好ましい。これにより、意図する波長の半導体レーザ素子の電極として利用することができる。さらに、導電性酸化物層は、例えば、比抵抗が１×１０−３Ωｃｍ以下、好ましくは１×１０−４〜１×１０−６Ωｃｍ程度であることが好ましい。これにより、電極として有効に利用することができる。
導電性酸化物層２０は、共振器端面と離間して形成されることが好ましい。導電性酸化物層２０が、共振器端面にまで及んでいる場合、電流が共振器端面にまで注入されることとなり、共振器端面付近に熱が発生し、特に高出力の素子では発熱が顕著になるため、ＣＯＤレベルの低下が懸念される。そこで、導電性酸化物層２０は、共振器端面と離間するように、すなわち、リッジのストライプ方向の両端部には、導電性酸化物層２０を形成しないようにすることが好ましく、さらに、導電性酸化物層２０が形成されない領域に、導電性酸化物層の屈折率に近い材料を設けて、導電性酸化物層が形成されない端面側との屈折率差を小さくすることがより好ましい。これにより、ＦＦＰ形状が乱れることを抑制することができる。
（基板）
基板としては、サファイア、スピネル（ＭｇＡ１２Ｏ４）、炭化珪素、シリコン、ＺｎＯ、ＧａＡｓ、窒化物基板（ＧａＮ、ＡｌＮ等）であることが好ましい。また、基板の厚みは、例えば、５０μｍから１０ｍｍ程度が挙げられる。ここで、窒化物基板は、ＭＯＶＰＥ、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハライド気相成長法）等の気相成長法、超臨界流体中で結晶育成させる水熱合成法、高圧法、フラックス法、溶融法等により形成することができる。また、市販のものを用いてもよい。この基板は、例えば、第１主面及び／又は第２主面に０．０３〜１０°程度のオフ角を有する窒化物基板であることがより好ましい。また、単位面積当たりの転位数が１×１０７／ｃｍ２以下であればよい。
基板は、ｎ型の導電性を有するものでもよいし、ｐ型の導電性を有するものでもよい。半導体層を成長させる成長面の面方位に関しては、Ｃ面（０００１）、Ａ面（１１−２０）、Ｍ面（１−１００）または半極性面（１１−２２）、（２０−２１）、（１０−１−１）、（１０−１−２）などの基板を用いることができる。
（半導体層）
半導体層は、第１導電型半導体層１２、活性層１４及び第２導電型半導体層１６からなる積層体によって構成される。
基板上の半導体層の成長方法は、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）など、窒化物半導体の成長方法として知られている全ての方法を用いることができる。特に、ＭＯＣＶＤは、減圧〜大気圧の条件で、結晶性良く成長させることができるので好ましい。
第１導電型半導体層は、特に限定されないが、化合物半導体、さらに窒化物半導体、特に、一般式がＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示されるものが好ましい。これに加えて、III族元素としてＢが一部に置換されたものを用いてもよいし、Ｖ族元素としてＮの一部をＰ、Ａｓで置換されたものを用いてもよい。第１導電型及び第２導電型は、いずれか一方がｎ型、他方がp型を意味する。ｎ型半導体層は、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、ＣｄなどのＩＶ族元素又はＶＩ族元素等を１種類以上含有していてもよい。また、ｐ型半導体層は、ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等を含有している。不純物は、例えば、５×１０１６／ｃｍ３〜１×１０２１／ｃｍ３程度の濃度範囲で含有されていることが好ましい。なお、第１導電型半導体層及び第２導電型半導体層を構成する半導体層の全てが必ずしも不純物を含有していなくてもよい。
第１導電型半導体層及び／又は第２導電型半導体層は、光ガイド層を有していることが好ましく、さらにこれらの光ガイド層が活性層を挟んだ構造であるＳＣＨ（Ｓｅｐａｒａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造とすることが好ましい。第１導電型半導体層の光ガイド層と第２導電型半導体層の光ガイド層とは、互いに組成及び／又は膜厚が異なる構造であってもよい。
例えば、第１導電型半導体層（以下、「ｎ型半導体層又はｎ側半導体層」と記すことがある）、活性層、第２導電型半導体層（以下、「ｐ型半導体層又はｐ側半導体層」と記すことある）は、単一膜構造、多層膜構造又は組成比が互いに異なる２層からなる超格子構造を備えていてもよい。また、これらの層に組成傾斜層、濃度傾斜層を備えたものであってもよい。
ｎ型半導体層は、組成及び／又は不純物濃度が異なる２層以上の構造であってもよい。
例えば、第１のｎ型半導体層は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）によって形成することができ、好ましくはＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）、さらに好ましくはＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．３）によって形成することができる。具体的な成長条件としては、反応炉内での成長温度を９００℃以上で形成することが好ましい。また、第１のｎ型半導体層はクラッド層として機能させることができる。膜厚は０．５〜５μｍ程度が適当である。なお、後述するように、ｎ型半導体層側に低屈折率の導電性酸化膜を設ける場合は、第１のｎ型半導体層は省略可能である。
第２のｎ型半導体層は、光ガイド層として機能させることができ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）によって形成することができる。膜厚は０．１〜５μｍが適当である。第２のｎ型半導体層は省略可能である。
ｎ型半導体層の層間に、単数又は複数の半導体層を追加形成してもよい。
活性層は、多重量子井戸構造又は単一量子井戸構造のいずれでもよい。井戸層は、少なくともＩｎを含有している一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）を有することが好ましい。Ｉｎ含有量を高くすることで長波域の発光が可能となり、Ａｌ含有量を高くすることで紫外域の発光が可能となり、３００ｎｍ〜６５０ｎｍ程度の波長域での発光が可能である。活性層を量子井戸構造で形成することにより、発光効率を向上させることができる。
活性層上にはｐ型半導体層が積層されている。第１のｐ型半導体層は、ｐ型不純物を含有したＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）によって形成することができる。第１のｐ型半導体層はｐ側電子閉じ込め層として機能する。第１のｐ型半導体層の膜厚は、特に限定されないが、例えば、２００Å以下である。
第２のｐ型半導体層は、光ガイド層として機能させることができ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）によって形成することができる。第２のｐ型半導体層の膜厚もまた、特に限定されないが、例えば、３０００Å〜８０００Åである。
第２のｐ型半導体層の上に、クラッド層として機能するｐ型不純物を含有したＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）又はＧａＮとＡｌＧａＮとからなる超格子層を形成することができるが、この層は省略してもよい。この層を省略することにより、活性層成長後のｐ側半導体層の成長時間を省略することができる。
また、一般に、ｐ側半導体層を低抵抗化させるため、ｐ側半導体層は、ｎ側半導体層又は活性層よりも高温で積層することが好ましい。しかし、ｐ側半導体層を高温で成長させると、Ｉｎ混晶比の高い活性層は分解することがある。従って、この層を省略することにより、ｐ側半導体層を高温で成長させることによる活性層へのダメージ等を軽減させることができる。さらに、高抵抗であるｐ側半導体層の積層数を低減させることができるため、動作電圧を低減することができる。
第３のｐ型半導体層は、ｐ型不純物を含有したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で形成することができる。第３のｐ型半導体層は、上述した導電性酸化物層２０と接する層として形成することができる。Ａｌを多く含有すると電圧が上昇する傾向があるため、０≦ｘ≦０．３とすることが好ましい。また、ｘ＝０、すなわちＧａＮとすると、ｐ型不純物であるＭｇが活性化しやすく、導電性酸化物層とのオーミック抵抗が小さくなるため好ましい。
これらの半導体層にはＩｎを混晶させてもよい。
また、第１のｐ型半導体層、第２のｐ型半導体層は省略可能である。
各層の膜厚は、３ｎｍ〜３００ｎｍ程度が適当である。
ｐ型半導体層の層間に、単数又は複数の半導体層を追加形成してもよい。
ｐ側半導体層の総膜厚を７００ｎｍ以下、さらにＡｌ含有層の膜厚を６００ｎｍ以下とすることにより、劈開性が向上し、劈開面の段差等を軽減することができる。
４４０ｎｍ以上の比較的長波長の半導体レーザ素子においては、十分な屈折率差を設けるためにｐ側及び／又はｎ側のクラッド層においてＡｌ混晶を高くする必要がある。また、３８０ｎｍ以下の紫外領域の光を発振する半導体レーザ素子では、Ａｌ混晶の高い層を形成することによって光の吸収を防止することができる。しかし、Ａｌ混晶の高い層を形成すると、半導体層にクラックが発生しやすい。従って、クラッド層を省略することにより、クラックを低減した信頼性の高い長波長の半導体レーザ素子を実現できる。
（誘電体層）
誘電体層２４は、リッジ底面領域であるｐ側半導体層上面とリッジ側面の絶縁性を確保するとともに、ｐ側半導体層に対する屈折率差を確保して、活性層からの光の漏れを制御し得る機能を有する。そのため、誘電体層２４は、半導体層の屈折率よりも屈折率の低い材料によって形成することが適している。例えば、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｎｂ、Ｚｒ、Ｓｃ、Ｔａ、Ｇａ、Ｚｎ、Ｙ、Ｂ、Ｔｉ及びこれらの酸化物（例えば、ＳｉＯ２、Ａｌ２Ｏ３、Ｎｂ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ等）、窒化物（例えば、ＡｌＮ、ＡｌＧａＮ、ＢＮ等）、フッ化物等の化合物が挙げられる。なかでも、ＺｒＯ２及びＳｉＯ２（屈折率：約１．４５）が好ましい。
誘電体層は、単層でもよいし、適当な屈折率を得るために、組成の異なる複数の材料を積層して用いてもよい。誘電体の膜厚は特に限定されず、材料の組成、屈折率等によって適宜調整することができ、導電性酸化物層と同程度であることが適している。具体的には、０．１〜２．０μｍ程度が挙げられる。
さらに、このような半導体レーザ素子は、図１に示すように、半導体層の側面に保護膜２５が形成されていてもよい。保護膜２５は、絶縁性の材料からなるものであればよく、好ましくは半導体層よりも屈折率の低い材料からなるものである。
図１に示す半導体レーザ素子において、保護膜２５は、リッジから離間した誘電体層２４の上に積層されており、半導体層の上面から側面を被覆するように形成されている。誘電体層２４と保護膜２５とは、同じ材料でもよいし、異なる材料であってもよい。
（その他の構成）
本発明の半導体レーザ素子は、共振器端面であるフロント側端面及び／又はリア側端面に、例えば、絶縁性の保護膜や、窒化膜からなる保護膜が形成されている。誘電体層２４と保護膜２５は、絶縁性の材料からなるものであればよく、好ましくは半導体層よりも低屈折率の材料からなるものである。
（半導体レーザ素子の製造方法）
本発明の半導体レーザ素子の製造方法は、図４の工程（ａ）〜工程（ｉ）に示すように、まず、工程（ａ）において、基板上に、活性層を含む半導体層を形成する。ここでの半導体層は、基板上に、第１導電型半導体層１２（ｎ側半導体層）、活性層１４及び第２導電型半導体層１６（ｐ側半導体層）をこの順に積層する。
次に、基板上に半導体層を積層したウェハの半導体層上に所定形状のマスク層を形成する。
マスク層の形成方法の１つを以下に開示するが、マスク層の形成方法としてはこれに限定されるものではない。
まず、半導体層上にマスク層３４とレジスト層（図示しない）を順に形成する。このレジスト層を所定形状にパターニングし、さらにレジスト層をマスクとして用いてマスク層を同一形状にパターニングする。マスク層をパターニングした後、レジスト層を除去することにより所定形状のマスク層を形成することができる。ここで、マスク層の材料としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等が挙げられる。このマスク層は他の公知のマスク材料で転用することが可能である。マスク層の膜厚は特に限定されるものではなく、例えば、１００ｎｍ〜１０００ｎｍ程度とすることが適しており、２００ｎｍ〜６００ｎｍ程度が好ましい。マスク層は、ＣＶＤ法、スパッタ法、蒸着法等の公知の方法により形成することができる。
続いて、半導体層上にリッジを形成する。マスク層の開口部から半導体層の上面にあるｐ側半導体層の一部を除去してリッジを形成する。
ｐ側半導体層の一部を除去する方法は、特に限定されることなく、ウェットエッチング又はドライエッチングのいずれの方法を用いてもよい。具体的には、半導体層の材料を考慮して、マスク層との選択比が大きくなるエッチャントを選択して、除去することが好ましい。リッジの大きさは、マスク層の大きさにほぼ対応するが、その底面側の幅が広く上面に近づくにつれてストライプ幅が小さくなる順メサ形状、積層面に垂直な側面を有する形状であってもよいし、これらが組み合わされた形状でもよい。
リッジの側面の角度、すなわち、図４（ａ）に示すθ２は、６０°〜９０°であることが好ましく、より好ましくは７０°〜９０°、さらに好ましくは８０°〜９０°である。ここで、マスク層３４がリッジの上面に積層した状態で、リッジを形成するため、マスク層３４の側面は、リッジの角度と略同じ角度とすることが好ましい。言い換えると、リッジの側面の傾斜角度θ２’は、０°〜３０°であることが好ましい。
工程（ｂ）において、少なくともリッジの両側の底面領域から、リッジ上面のマスク層３４上に至る領域に第２のマスク層３６を形成する。リッジ底面領域とリッジ側面のみならず、リッジ上面のマスク層３４が形成された領域にも第２のマスク層３６を形成する。ここで、第２のマスクの材質としては特に限定されるものではないが、レジスト層をパターン形成することが好ましい。第２のマスク層の膜厚は特に限定されるものではなく、例えば、０．１μｍ〜３．０μｍ程度が挙げられる。
工程（ｃ）において、第２のマスクのパターンを形成する。パターンの形成方法としては、工程（ｂ）において形成した第２のマスク層３６の表面から、ウェットエッチング法又はドライエッチング法等により適当なエッチャントを用いてマスク層を溶解、一部除去又は薄膜化するなどの方法が挙げられる。これにより、マスク層を露出させることができる。つまり、リッジが形成された位置にリッジと同じ形状の開口部を形成することができる。第２のマスクに開口部を形成する方法は、レジストパターンの材料等を考慮して、フォトリソグラフィーを用い、適当なエッチャントを選択して、ウェットエッチング又はドライエッチング等を行なう方法が挙げられる。例えば、硝酸、フッ化水素酸、希塩酸、希硝酸、硫酸、塩酸、酢酸、過酸化水素等の酸の単独又は２種以上の混合液、アンモニア等のアルカリ溶液の単独又はアンモニアと過酸化水素等の混合液、各種界面活性剤等の適当なエッチャントが挙げられる。また、不要な箇所に残存する第２のマスクを除去する方法は、浸漬、超音波処理又はこれらの組み合わせ等、公知の方法が挙げられる。これは他のマスク層や第３のマスク層の除去にも利用することができる。
第２のマスク層３６の形成する開口部は、リッジ上面の幅（ａ１）よりも狭い幅であることが好ましい。これにより、側面に傾斜部を有する導電性酸化物層を容易に形成することができる。また、第２のマスク層３６の上面が、リッジの上面２８よりも上部に位置するように形成させる。例えば、図４（ｃ）に示すように、リッジ上部のマスク層３４の上面と、第２のマスク層３６の上面がほぼ面一となるように形成することができる。
工程（ｄ）において、リッジ上面のマスク層３４を除去する。このマスク層３４の除去方法としては、ウェットエッチング等のエッチングを用いることが好ましい。ここでのマスク層３４の除去方法としては、上述した第２のマスク層３６の開口部の形成方法を利用することもできる。これにより、第２のマスク層３６が除去された部分に凹部が形成され、この凹部の底面にリッジ上面２８が露出される。
工程（ｅ）において、リッジ上面２８及び第２のマスク層３６上に導電性酸化物層２０を形成する。ここでは、前記工程（ｄ）の除去工程後に露出したリッジ上面に導電性酸化物層２０を形成する。導電性酸化物層の形成方法としては、公知の方法を用いることができるが、スパッタ法、又は蒸着法を用いることが好ましい。ここで、第２のマスク層３６の開口部が凹部になっていることから導電性酸化物層を形成することにより、平坦な上面３０と傾斜部３２とを有する導電性酸化物層を形成することができる。また、リッジ上面に接する電極の幅は、リッジの幅と略同一幅となる。但し、リッジ幅が７．０μｍ以上の場合には、リッジ幅よりも狭く電極を形成してもよい。
ここで、後述する（ｈ）の工程において、リッジの側面及びリッジ底面領域において誘電体層２４を残し、一方、導電性酸化物層２０と接する領域においては誘電体層２４を除去することを精度良く行うために、導電性酸化物層２０の側面の角度（θ１）を、リッジ側面の角度（θ２）よりも小さくなるように形成する。言い換えると、導電性酸化物層２０の側面の傾斜角度（θ１’）を、リッジ側面の傾斜角度（θ２’）よりも大きくなるように形成する。
θ１は、４５°〜８５°であることが好ましく、より好ましくは６０°〜８０°である。θ１’は、１５°〜４５°であることが好ましく、より好ましくは１０°〜３０°である。
工程（ｆ）において、第２のマスク層３６とその上の導電性酸化物層２０を除去することによりリッジ底面領域とリッジ側面とを露出させる。ここでは第２のマスク層３６を除去することにより、この上の導電性酸化物層を同時に除去する。ここでの第２のマスク層３６の除去方法としては、上述した除去方法のいずれかを用いればよいが、リフトオフ法やウェットエッチングを用いることが好ましい。
工程（ｇ）において、リッジ底面領域から導電性酸化物層の上面にかけて誘電体層２４を形成する。この誘電体層１６は、例えば、スパッタ法、真空蒸着法、気相成長法等の当該分野で公知の方法により形成することができる。
工程（ｈ）において、誘電体層２４をリッジの側面に残した状態で、誘電体層２４を導電性酸化物層２０の表面から除去する。
この除去方法は、特に限定されるものではないが、エッチバック法によることが好ましい。
図５を用いて、誘電体層２４を、リッジの側面及びリッジの底面領域４０に残した状態で、導電性酸化物層２０の表面から除去する方法の一例について説明する。
工程（ｇ）によって、リッジ底面領域から導電性酸化物層の上面にかけて誘電体層２４を形成した状態で、さらに、図５に示す工程（ｊ）に示すように、誘電体層２４を覆うように第３のマスク３８を形成する。
次に、工程（ｋ）によって、第３のマスク層３８の表面からウェットエッチング法により適当なエッチャントを選択してエッチングする。このとき、第３のマスク層３８の上面が、導電性酸化物層２０の下面よりも若干高く位置するようにエッチングする。これによって、第３のマスク層３８の上面及びそれよりも若干下側の誘電体層２４が除去され、導電性酸化物層の表面を覆わずにその表面を露出させることができ、リッジの側面及びリッジ底面領域を完全に被覆しうる誘電体層２４を形成することができる。
リッジの上に形成された導電性酸化物層２０の側面は、工程（ｅ）により、リッジ側面の角度よりも小さい。すなわち、θ１＜θ２及びθ１’＞θ２’とすることで、リッジ側面に形成された誘電体層が、導電性酸化物層の側面に形成された誘電体層よりもエッチングされにくくなる。このように、θ１＜θ２及びθ１’＞θ２’とした状態で、第３のマスク層３８の上面が、導電性酸化物層２０の下面よりも若干高く位置するようにエッチングすることで、誘電体層２４を精度よく配置させることができる。
このようにして、誘電体層２４をリッジの側面に残し、誘電体層２４が導電性酸化物層２０の表面から除去された状態で、工程（ｉ）において、導電性酸化物層２０の上面３０及び側面の傾斜部３２を被覆する金属層２２を形成する。
金属層２２は、いわゆるパッド電極として用いることができ、Ｎｉ、Ｔｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｗ等の金属からなる積層膜とすることが好ましい。具体的には、導電性酸化物層側からＷ−Ｐｄ−Ａｕ又はＮｉ−Ｔｉ−Ａｕ、Ｎｉ−Ｐｄ−Ａｕの順に形成した膜が挙げられる。パッド電極の膜厚は特に限定されないが、最終層のＡｕの膜厚を１００ｎｍ程度以上とすることが好ましい。金属層２２の形状は、特に限定されない。
また、別の半導体レーザ素子の製造方法は、図６の工程（Ａ）〜工程（Ｆ）に示すように、まず、工程（Ａ）において、上記と同様に、基板上に第１導電型半導体層と、活性層と、第２導電型半導体層と、導電性酸化物層とを順次積層して、半導体層５０を形成し、さらに、その上に、導電性酸化物層５１を形成する。
工程（Ｂ）において、導電性酸化物層５１上に、所定形状のマスク層５２を形成する。ここでのマスク層５２は、上述した方法と同様に形成することができる。このマスク層５２を利用して、このマスク層５２から露出する導電性酸化物層５１を除去することによって、その側面が傾斜した導電性酸化物層５１をパターニングする。ここでの除去は、上述したようなエッチングを利用することが適しており、異方性エッチング、例えば、ＲＩＥを利用することが好ましい。この際、マスク層５２も多少除去し得る条件を選択する。それによって、半導体層５０上面に対する水平方向に減退する。その結果、マスク層５２の側面直下に存在する導電性酸化物層５１の一部が除去され、テーパー形状になる。つまり、エッチングによるマスク層の若干の水平方向の減退と、異方性エッチングとが相まって、導電性酸化物層５１の厚み方向におけるエッチングの程度が変化する。これによって、導電性酸化物層５１の側面を傾斜させることができる。
工程（Ｃ）において、マスク層５２及び導電性酸化物層５１を利用して、第２導電型半導体層の一部を除去してリッジを形成する。ここでのリッジの形成は、上述した方法と実質的に同様に形成することができる。この際の第２導電型半導体層の除去は、半導体層と導電性酸化物層とのエッチングレートが異なる条件でエッチングすることが適している。これによって、工程（Ｂ）におけるようなマスク層の水平方向の減退のような現象を、導電性酸化物層に生じさせないように制御することができる。また、異方性エッチングを利用することが好ましい。これらによって、第２導電性酸化物層の厚み方向におけるエッチングの程度の変化を最小限に留めることができ、第２導電性酸化物層（つまり、リッジ）の側面を、上述した関係を満たすように、導電性酸化物層５１の側面の角度よりも大きい角度に留めることができる。言い換えると、リッジ側面の傾斜角度は、導電性酸化物層５１の側面の傾斜角度よりも小さい傾斜角度とすることができる。
工程（Ｄ）において、マスク層５２を残存させたまま、上記と同様に、リッジを含む第２導電型半導体層上に誘電体層５３を形成する。
工程（Ｅ）において、マスク層５２を除去する。この際のマスク層５２の除去は、リフトオフ法を利用することが適している。これによって、角度の大きなリッジ側面においては誘電体層５３が密着している一方、リッジ上に存在する、角度の小さい導電性酸化物層５１の側面においては誘電体層５３を密着させず、離間させることができる。これにより、導電性酸化物層５１の表面、つまり、上面及び傾斜した側面の双方を露出させることができる。
工程（Ｆ）において、上記と同様に、少なくとも導電性酸化物層５１上面及び誘電体層５３上に金属層５４を形成する。
本発明の半導体素子の製造方法では、任意の段階で、例えば、後述するｎ側電極を形成する前に、基板の第２主面を研磨することが好ましい。基板の研磨方法は、当該分野で公知であるいずれの方法も利用することができる。
さらに、上述した導電性酸化物層の形成前後に、基板の第２主面に、部分的又は全面に、ｎ側電極を形成することが好ましい。ｎ側電極は、例えば、スパッタ法、ＣＶＤ、蒸着等で形成することができる。ｎ側電極のパターン形成には、リフトオフ法を利用することが好ましく、ｎ側電極を形成した後、３００℃程度以上でアニールを行うことが好ましい。ｎ側電極としては、例えば、総膜厚１μｍ程度以下が挙げられる。ｎ側電極の材料は特に限定されるものではなく、例えば、基板側からＶ（膜厚１０ｎｍ）−Ｐｔ（膜厚２００ｎｍ）−Ａｕ（膜厚３００ｎｍ）の順に積層されて形成される。他には、Ｔｉ（１５ｎｍ）−Ｐｔ（２００ｎｍ）−Ａｕ（３００ｎｍ）、Ｔｉ（１０ｎｍ）−Ａｌ（５００ｎｍ）、Ｔｉ（６ｎｍ）−Ｐｔ（１００ｎｍ）−Ａｕ（３００ｎｍ）、Ｔｉ（６ｎｍ）−Ｍｏ（５０ｎｍ）−Ｐｔ（１００ｎｍ）−Ａｕ（２１０ｎｍ）等が例示される。
ｎ側電極上にメタライズ電極を形成してもよい。メタライズ電極は、例えば、Ｔｉ−Ｐｔ−Ａｕ−（Ａｕ／Ｓｎ）、Ｔｉ−Ｐｔ−Ａｕ−（Ａｕ／Ｓｉ）、Ｔｉ−Ｐｔ−Ａｕ−（Ａｕ／Ｇｅ）、Ｔｉ−Ｐｔ−Ａｕ−Ｉｎ、Ａｕ−Ｓｎ、Ｉｎ、Ａｕ−Ｓｉ、Ａｕ−Ｇｅ等により形成することができる。メタライズ電極の膜厚は、特に限定されない。メタライズ電極のみでオーミック特性が維持される場合には、ｎ側電極が省略可能である。
任意に、例えば、工程（ｈ）の後、誘電体層２４の上に、保護膜２５を形成してもよい。保護膜２５は、当該分野で公知の方法により形成することができる。
任意に、半導体層に共振器面を形成する。共振器面は、エッチング又は劈開等により、当該分野で公知の方法により形成することができる。共振器面を劈開によって形成する場合には、リッジから離間した領域に、劈開の補助溝を形成することが好ましい。補助溝間の距離は４０μｍ以上であることが好ましく、８０μｍ以上であることがより好ましい。このような範囲で補助溝を形成することにより、意図する位置での劈開の精度を保ったまま、リッジ周辺の劈開面の段差を低減することができる。
また、任意の段階に、得られた共振器面、つまり、共振器面の光反射側及び／又は光出射面に、保護膜を形成することが好ましい。保護膜はＳｉＯ2、ＺｒＯ2、ＴｉＯ2、Ａｌ2Ｏ３、Ｎｂ2Ｏ５、ＡｌＮ、ＡｌＧａＮ等からなる単層膜又は多層膜とすることが好ましい。
さらに、共振器方向に分割することにより、半導体素子のチップを得ることができる。この分割は、任意の段階で分割補助溝を形成し、それを用いてスクライブすることなどによって形成することができる。
本発明の半導体レーザ素子の製造方法では、導電性酸化物層の側面及び上面を誘電体層から安定して露出することができ、リッジの側面は略完全に誘電体層で被覆することができる。これにより、誘電体層の形成を高精度に制御することが可能となり、半導体レーザ素子の製造歩留まりを向上させることができる。
以下に、本発明の半導体レーザ素子の実施例を説明するが、本発明は以下の実施例に限定されるものではない。
実施例１
この実施例の半導体レーザ素子は、図１に示すように、Ｃ面を成長面とするＧａＮ基板１０上に、ｎ側半導体層１２、活性層１４及びｐ側半導体層１６をこの順に積層した半導体層が形成されており、ｐ側半導体層１６の上面にはストライプ状のリッジ１８が形成されている。
また、リッジ１８上には、導電性酸化物層２０が接続されている。この導電性酸化物層２０には、リッジのストライプ方向に垂直な断面形状において、前記導電性酸化物層の側面が、前記リッジの上面に対して傾斜されており、導電性酸化物層の上面、側面及び誘電体層２４を被覆するように、金属層２２が形成されている。さらに、図示しないが、半導体層の共振器面には、Ａｌ２Ｏ３からなる誘電体膜が形成されている。
このような半導体レーザ素子は、以下の製造方法によって形成することができる。
（リッジの形成）
まず、ＧａＮ基板１０を準備する。次に、この基板１０上に、ｎ側半導体層１２、活性層１４及びｐ側半導体層１６をこの順に積層した半導体層を形成する。
活性層１４の井戸層の組成をＩｎ０．２０Ｇａ０．８０Ｎとし、発振波長を４４５ｎｍとし、ｐ型半導体層１６は、第１のｐ型半導体層としてＡｌＧａＮを１０ｎｍ、第２のｐ型半導体層としてＡｌＧａＮを０．５μｍ、第３のｐ型半導体層としてＧａＮを１５ｎｍ積層させる。
その後、ｐ側半導体層１６のほぼ全面に、ＣＶＤ装置により、マスク層３４としてＳｉＯ２膜を５００ｎｍの膜厚で形成する。その後、ＲＩＥ（反応性イオンエッチング）装置を用いたエッチングによりマスク層の幅を１５．０μｍにパターン形成する。ここでマスク層の幅を後述するリッジ幅とする。
次に、図４（ａ）に示すように、積層された半導体層の上面にリッジを形成する。具体的には、半導体層の上層であるｐ側半導体層１６の上面にリッジ１８を形成する。ここで、ＲＩＥ装置を用いて、マスク層の開口部に露出しているｐ側半導体層１６をエッチングすることにより、幅１５．０μｍ程度、高さ０．４５μｍ程度のストライプ状のリッジ１８を形成する。リッジの側面の角度θ２は７８°、傾斜角度θ２’は１２°である。
その後、図４（ｂ）に示すように、リッジ底面領域４０からマスク層３４の上面を被覆する第２のマスク層３６を形成する。この第２のマスク層は、レジスト層を膜厚１．２μｍで形成する。
次に、図４（ｃ）に示すように、第２のマスク層２２をマスク層３４が露出するまでエッチングする。具体的には、ＲＩＥ装置を用いて、第２のマスク層２２をエッチングすることにより形成される。
次に、図４（ｄ）に示すように、先の工程で露出したマスク層２１をウェットエッチングにより除去する。このエッチングによりリッジ上面２８が露出される。
（導電性酸化物層の形成）
次に、図４（ｅ）に示すように、リッジ１８上及び第２のマスク層３６上に導電性酸化物層２０を形成する。この導電性酸化物層は、第２のマスク層の開口部からリッジ上に形成されるため、開口部の直下であるリッジの中央部上には平坦面が形成され、その両外側には傾斜部３２が形成される。この導電性酸化物層の材料としては、ＩＴＯをスパッタ装置を用いて形成する。
ここで、導電性酸化物層の上面の幅ａ１は、１３．０μｍであり、下面の幅ｂ１は１５．０μｍである。また、導電性酸化物層の厚さｄ１は、４００ｎｍである。リッジの上面に対する側面の角度θ１は６３°、傾斜角度θ１’は２７°であり、θ１＜θ２及びθ１’＞θ２’の関係が満たされている。
次に、図４（ｆ）に示すように、第２のマスク層３６を除去することで、この上に形成されていた導電性酸化物層も同時に除去される。第２のマスク層の除去方法は、剥離液を用いたリフトオフ法であり、第２のマスク層と同時に、この第２のマスク層上の導電性酸化物層も除去される。導電性酸化物層２０は、リッジ上面２８でのみ半導体層と接触しているため、電流のリークは発生しない。
（誘電体層の形成）
次に、図４（ｇ）に示すように、リッジ底面領域４０からリッジ側面、導電性酸化物層の傾斜面、導電性酸化物層の上面を被覆する誘電体層２４を形成する。この誘電体層は、スパッタ装置を用いてＳｉＯ２膜を膜厚２００ｎｍで形成する。
次に、ＳｉＯ２膜の上全面に、膜厚２．５μｍで第３のマスク層３８として、レジスト層を形成する。図５（ｋ）に示すように、この第３のマスク層３８（レジスト層）を、酸素を用いたエッチバックにより、平坦化する。これにより、第３のマスク層３８は、導電性酸化物層が形成されたリッジの上面及びリッジの側面の上部に対応する位置に開口が形成される。
次に、図５（ｌ）に示すように、ドライエッチングにより、導電性酸化物層２０の上面に被覆された誘電体層２４を除去する。リッジの側面の角度θ２は、導電性酸化物層の側面の角度θ１よりも大きく形成されているため、ドライエッチングにより必要な部分、つまりリッジの側面を被覆する誘電体層をエッチングする可能性を低くすることができ、これにより、リッジの全側面が誘電体層２４に覆われ、かつ、導電性酸化膜２０の上面及び側面は誘電体層２４から露出された状態で誘電体層２４を形成することができる。
次に、リッジ底面領域４０上にリッジ側面から３５μｍ程度離間した領域に第２の保護膜２５を形成する。この第２の保護膜２５は、さらに半導体層の側面まで被覆している。
その後、図４（ｉ）に示すように、導電性酸化物層２０及び誘電体層２４上にｐ側パッド電極として金属層２２を形成する。また、基板１０の裏面にｎ側電極２６を形成する。半導体層のフロント側共振器面には、Ａｌ２Ｏ３からなる誘電体膜を形成する。また、半導体層のリア側共振器面には、ＺｒＯ２とＳｉＯ２からなる誘電体多層膜を形成する。以上により、半導体レーザ素子を形成することができる。
このように、実施例１の半導体レーザ素子では、導電性酸化物層の半導体層と接する側の面積を広く確保した状態で導電性酸化物層に傾斜部３２を設けていることで、電気抵抗率を低減させることができる。また、金属層２２と導電性酸化物層２０との接触面積を多く取れることも相俟って、動作電圧を低下させることができ、電力効率を顕著に向上させることができる。
さらに、このような製造工程によると、誘電体層２４を必要な箇所にのみ適切に精度良く形成することができるため、特性が安定した半導体レーザ素子を製造することができる。
実施例２
実施例１において、活性層１４の井戸層の組成をＩｎ０．２２Ｇａ０．７８Ｎとし、発振波長を５１０ｎｍとし、リッジ幅を５μｍとし、その他は実施例１と同様にして半導体レーザ素子を作成する。長波長領域であってもクラックの発生を抑制することができる。その他は実施例１と同様の効果が得られる。
実施例３
実施例１において、第２のｐ型半導体層の組成をＡｌＧａＮからＧａＮに変更する。また、活性層１４の井戸層の組成をＩｎ０．０５Ｇａ０．９５Ｎとし、発振波長を４０５ｎｍとし、リッジ幅を１．５μｍとし、その他は、実施例１と同様にして半導体レーザを作成する。実施例１と同様の効果が得られる。
実施例４
実施例１において、θ１を７６°、θ２を８４°とし、その他は実施例１と同様にして半導体レーザ素子を作成する。実施例１と同様の効果が得られる。
実施例５
実施例１において、導電性酸化物層をＩＺＯとし、その他は実施例１と同様にして半導体レーザ素子を作成する。実施例１とほぼ同様の効果が得られる。
実施例６
実施例１において、基板の面方位を（２０−２１）面とし、第２のｐ型半導体層の組成をＡｌＧａＮからＧａＮに変更する。その他は実施例１と同様にして半導体レーザ素子を作成する。実施例１とほぼ同様の効果が得られる。
実施例７
実施例１において、第２のｐ型半導体層の組成をＩｎＧａＮとＧａＮの超格子構造に変更する。また、活性層１４の井戸層の組成をＩｎ０．２Ｇａ０．８Ｎとし、発振波長を４７３ｎｍとし、リッジ幅を２．５μｍとし、その他は、実施例１と同様にして半導体レーザを作成する。実施例１と同様の効果が得られる。
実施例８
実施例１において、基板の面方位を（１０−１-１）面とし、第２のｐ型半導体層の組成をＡｌＧａＮからＧａＮに変更する。その他は実施例１と同様にして半導体レーザ素子を作成する。実施例１とほぼ同様の効果が得られる。
実施例９
実施例１において、基板の面方位を（１０−１−２）面とし、第２のｐ型半導体層の組成をＡｌＧａＮからＧａＮに変更する。その他は実施例１と同様にして半導体レーザ素子を作成する。実施例１とほぼ同様の効果が得られる。
実施例１０
実施例１において、基板の面方位を（１１−２２）面とし、第２のｐ型半導体層の組成をＡｌＧａＮからＧａＮに変更する。その他は実施例１と同様にして半導体レーザ素子を作成する。実施例１とほぼ同様の効果が得られる。
実施例１１
実施例１の半導体レーザ素子を、以下の製造方法によって形成する。
まず、図６（Ａ）に示すように、実施例１の製造方法と同様に、ＧａＮ基板１０上に、ｎ側半導体層１２、活性層１４及びｐ側半導体層１６をこの順に積層した半導体層５０を形成する。
半導体層５０の上に、導電性酸化物層５１を形成する。この導電性酸化物層５１としてＩＴＯ膜を、スパッタ装置を用いて形成する。導電性酸化物層５１の厚さｄ１（図２参照）は４００ｎｍである。
次いで、図６（Ｂ）に示すように、実施例１と同様に、導電性酸化物層５１のほぼ全面に、ＣＶＤ装置により、マスク層５２としてＳｉＯ２膜を５００ｎｍの膜厚で形成する。その後、ＲＩＥ装置を用いたエッチングによりマスク層５２の幅を１５．０μｍにパターン形成する。
このマスク層５２を用いて、導電性酸化物層５１をエッチングする。ここでのエッチングは、例えば、エッチングガスとしてヨウ素を用いたＲＩＥ装置によって行なう。ここでパターニングされる導電性酸化物層５１は、上述したマスク層５２の減退、異方性エッチング等の作用により、その側面をテーパー状に形成することができる。つまり、導電性酸化物層５１の上面の幅ａ１を、１３．０μｍとし、下面の幅ｂ１を１５．０μｍ、半導体層５０の上面に対する側面の角度θ１は６３°、傾斜角度θ１’は２７°とすることができる。
図６（Ｃ）に示すように、マスク層５２及び導電性酸化物層５１を用いて第２導電型半導体層の一部を除去する。この除去は、ＲＩＥ装置を用いて、半導体層５０をエッチングすることにより、幅１５．０μｍ程度、高さ０．４５μｍ程度のストライプ状のリッジを形成することができる。ここでのリッジの側面の角度θ２は、７８°、傾斜角度θ２’は、１２°であり、θ１＜θ２及びθ１’＞θ２’の関係が満たされている。
図６（Ｄ）に示すように、マスク層５２を残存させたまま、リッジを含む半導体層５０上に誘電体層５３を形成する。この誘電体層５３は、スパッタ装置を用いてＳｉＯ２膜を膜厚２００ｎｍで形成する。これによって、リッジ底面領域からリッジ側面、導電性酸化物層５１の傾斜面、マスク層５２の側面及び上面を被覆することができる。
図６（Ｅ）に示すように、マスク層５２を除去し、リッジ上の導電性酸化物層５１の表面を露出させる。ここでのマスク層５２の除去は、実施例１と同様に、剥離液を用いたリフトオフ法である。このマスク層５２の除去と同時に、導電性酸化物層５１の上面のみならず、側面も、誘電体層５３から剥離させることができる一方、リッジの側面では、誘電体層５３の剥離を阻止して密着させたままとすることができる。
その後、図６（Ｆ）に示すように、実施例１と同様に、少なくとも導電性酸化物層５１上面及び誘電体層５３上に、ｐ側パッド電極として金属層５４を形成する。また、基板の裏面にｎ側電極を形成する。半導体層のフロント側共振器面には、Ａｌ２Ｏ３からなる誘電体膜、リア側共振器面には、ＺｒＯ２とＳｉＯ２からなる誘電体多層膜を形成し、半導体レーザ素子を得る。
このように、実施例１の製造方法とは異なる方法によっても、実施例１と同様の半導体レーザ素子を製造することができる。この半導体レーザ素子は、導電性酸化物層の半導体層と接する側の面積を広く確保した状態で導電性酸化物層の側面に傾斜を設けているため、電気抵抗率を低減させることができる。また、金属層５４と導電性酸化物層５１との接触面積を増大させることができ、動作電圧を低下させ、電力効率を顕著に向上させることができる。
さらに、このような製造工程によっても、誘電体層５３を精度良く形成することができるため、安定した特性の半導体レーザ素子を製造することができる。
本発明の半導体レーザ素子は、全てのデバイス、例えば、光ディスク、光通信システム、プロジェクタ又は印刷機、測定器等に利用することができる。
１ 半導体レーザ素子
１０ 基板
１２ 第１導電型半導体層
１４ 活性層
１６ 第２導電型半導体層
１８ リッジ
２０、５１ 導電性酸化物層
２２、５４ 金属層
２４、５３ 誘電体層
３０ 上面
３２ 傾斜部
３４、５２ マスク層
３６ 第２のマスク層
３８ 第３のマスク層
４０ リッジ底面領域
５０ 半導体層

Claims (11)

  1. 基板と、
    前記基板上に、第１導電型半導体層と、活性層と、第２導電型半導体層とが順に積層された半導体層と、
    前記第２導電型半導体層の上面に形成されたストライプ状のリッジと、
    前記リッジの上面に形成された導電性酸化物層と、
    前記リッジの側面に形成された、前記半導体層よりも屈折率が低い誘電体層と、
    前記導電性酸化物層及び前記誘電体層を覆うように形成された金属層と、を備え、
    前記導電性酸化物層の表面は前記誘電体層から露出し、かつその側面は、前記リッジの上面に対して傾斜しており、
    前記導電性酸化物層の側面の法線方向に対する傾斜角度は、前記リッジ側面の、前記法線方向に対する傾斜角度よりも大きいことを特徴とする半導体レーザ素子。
  2. 前記導電性酸化物層の屈折率は、前記半導体層の屈折率よりも低い請求項１に記載の半導体レーザ素子。
  3. 前記導電性酸化物層の高さをｄ１、前記リッジの高さをｄ２、前記導電性酸化物層の上面の幅をａ１、前記導電性酸化物層の下面の幅をｂ１、前記リッジの上面の幅をａ２、前記リッジ部の下面の幅をｂ２としたときに、ｄ２／ｄ１＞（ｂ２−ａ２）／（ｂ１−ａ１）を満たす請求項１又は請求項２に記載の半導体レーザ素子。
  4. 前記導電性酸化物層の高さをｄ１、前記上面の幅をａ１としたときに、
    ｄ１は５０Å以上であり、かつ、ｄ１＜ａ１を満たす請求項１乃至請求項３のいずれか１項に記載の半導体レーザ素子。
  5. 前記リッジの高さｄ２が６０００Å以下である請求項１乃至請求項４のいずれか１項に記載の半導体レーザ素子。
  6. 前記半導体レーザ素子は窒化物半導体レーザ素子であり、前記窒化物半導体レーザ素子の発振波長は４４０ｎｍ以上である請求項１乃至請求項５のいずれか１項に記載の半導体レーザ素子。
  7. 前記導電性酸化物層はＩＴＯである請求項１乃至請求項６のいずれか１項に記載の半導体レーザ素子。
  8. 前記活性層はＩｎを含んでおり、前記第２導電型半導体層はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ、０≦ｙ、０≦ｘ＋ｙ≦１）からなる層を有しており、前記導電性酸化物層と接する層はＧａＮである請求項１乃至請求項７のいずれか１項に記載の半導体レーザ素子。
  9. 前記第２導電型半導体層にＡｌを含有する層を有しており、該Ａｌ含有層の膜厚は６０００Å以下である請求項１乃至請求項８のいずれか１項に記載の半導体レーザ素子。
  10. （ａ）基板上に第１導電型半導体層と、活性層と、第２導電型半導体層を順次積層して半導体層を形成し、該半導体層上に所定形状のマスク層を形成した後、該マスク層を用いて前記第２導電型半導体層の一部を除去してリッジを形成する工程と、
    （ｂ）少なくともリッジ底面領域からリッジ上の前記マスク層上に至る領域に第２のマスク層を形成する工程と、
    （ｃ）前記リッジ上の前記第２のマスク層の一部を除去して、該第２のマスク層から前記マスク層を露出させる工程と、
    （ｄ）前記リッジ上のマスク層を除去することによりリッジ上面を露出させる工程と、
    （ｅ）前記リッジ上面に、該リッジの上面の法線方向に対する、その側面の傾斜角度が、前記法線方向に対する前記リッジ側面の傾斜角度よりも大きい導電性酸化物層を形成する工程と、
    （ｆ）前記第２のマスク層を除去する工程と、
    （ｇ）少なくとも前記リッジ底面領域からリッジ上の前記導電性酸化物層上に至る領域に誘電体層を形成する工程と、
    （ｈ）前記リッジの側面に前記誘電体層を残した状態で、前記導電性酸化物層の表面から前記誘電体層を除去して該表面を露出させる工程と、
    （ｉ）前記導電性酸化物層及び前記工程（ｈ）により残された誘電体層の上部に金属層を形成する工程と、を有することを特徴とする半導体レーザ素子の製造方法。
  11. （Ａ）基板上に第１導電型半導体層と、活性層と、第２導電型半導体層と、導電性酸化物層とを順次積層する工程と、
    （Ｂ）前記導電性酸化物層上に所定形状のマスク層を形成し、前記マスク層を用いてその側面が傾斜した前記導電性酸化物層をパターニングする工程、
    （Ｃ）前記マスク層及び導電性酸化物層を用いて前記第２導電型半導体層の一部を除去し、該リッジの上面の法線方向に対する、その側面の傾斜角度が前記導電性酸化物層の前記法線方向に対する傾斜角度よりも小さいリッジを形成する工程と、
    （Ｄ）前記マスク層を残存させたまま、前記リッジを含む前記第２導電型半導体層上に誘電体層を形成する工程と、
    （Ｅ）前記マスク層を除去し、前記リッジ上の前記導電性酸化物層の表面を露出させる工程と、
    （Ｆ）少なくとも前記導電性酸化物層上面及び前記誘電体層上に金属層を形成する工程と、を有することを特徴とする半導体レーザ素子の製造方法。
JP2011056239A 2010-03-25 2011-03-15 半導体レーザ素子及びその製造方法 Active JP5742325B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011056239A JP5742325B2 (ja) 2010-03-25 2011-03-15 半導体レーザ素子及びその製造方法
US13/051,805 US8358674B2 (en) 2010-03-25 2011-03-18 Semiconductor laser element and method of manufacturing thereof
EP11159701.9A EP2369697B1 (en) 2010-03-25 2011-03-25 Semiconductor laser element and method of manufacturing thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010069021 2010-03-25
JP2010069021 2010-03-25
JP2011056239A JP5742325B2 (ja) 2010-03-25 2011-03-15 半導体レーザ素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015092523A Division JP2015159323A (ja) 2010-03-25 2015-04-30 半導体レーザ素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011222973A true JP2011222973A (ja) 2011-11-04
JP5742325B2 JP5742325B2 (ja) 2015-07-01

Family

ID=44209834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011056239A Active JP5742325B2 (ja) 2010-03-25 2011-03-15 半導体レーザ素子及びその製造方法

Country Status (3)

Country Link
US (1) US8358674B2 (ja)
EP (1) EP2369697B1 (ja)
JP (1) JP5742325B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102043A (ja) * 2011-11-08 2013-05-23 Sumitomo Electric Ind Ltd 半導体レーザ素子、及び、半導体レーザ素子の作製方法
WO2013157176A1 (ja) * 2012-04-16 2013-10-24 パナソニック株式会社 半導体発光素子
WO2018083896A1 (ja) * 2016-11-01 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 半導体素子、半導体レーザ及び半導体素子の製造方法
US11133651B2 (en) 2019-01-29 2021-09-28 Sharp Kabushiki Kaisha Nitride semiconductor laser device and semiconductor laser apparatus
WO2023223676A1 (ja) * 2022-05-19 2023-11-23 パナソニックホールディングス株式会社 半導体レーザ素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318874B2 (en) * 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device
US9766484B2 (en) * 2014-01-24 2017-09-19 Cisco Technology, Inc. Electro-optical modulator using waveguides with overlapping ridges
US10910517B1 (en) * 2018-02-09 2021-02-02 Facebook Technologies, Llc Shallow etching of microLEDs for increased light extraction
CN111641103B (zh) * 2020-06-09 2022-07-01 厦门市三安光电科技有限公司 一种激光二极管及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354049A (ja) * 2004-05-12 2005-12-22 Nichia Chem Ind Ltd 半導体レーザ素子
JP2006511942A (ja) * 2002-12-20 2006-04-06 クリー　インコーポレイテッド 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法
JP2006278661A (ja) * 2005-03-29 2006-10-12 Opnext Japan Inc 光半導体素子及びその製造方法並びに光半導体装置
JP2007150269A (ja) * 2005-11-01 2007-06-14 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2009088441A (ja) * 2007-10-03 2009-04-23 Panasonic Corp 半導体レーザ装置および半導体レーザ装置の製造方法
JP2010021271A (ja) * 2008-07-09 2010-01-28 Sharp Corp 窒化物半導体レーザ素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994015369A1 (en) * 1992-12-22 1994-07-07 Research Corporation Technologies, Inc. Group ii-vi compound semiconductor light emitting devices and an ohmic contact therefor
JP3464853B2 (ja) 1995-09-06 2003-11-10 株式会社東芝 半導体レーザ
KR100363249B1 (ko) * 1995-11-21 2003-02-11 삼성전자 주식회사 수직 공진기 면발광 레이저 다이오드
JP3778241B2 (ja) * 1998-09-01 2006-05-24 セイコーエプソン株式会社 面発光型半導体レーザおよびその製造方法
CN100502060C (zh) * 2003-02-19 2009-06-17 日亚化学工业株式会社 氮化物半导体元件
JP4622335B2 (ja) * 2003-08-04 2011-02-02 日亜化学工業株式会社 半導体レーザ素子
US7279751B2 (en) * 2004-06-21 2007-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and manufacturing method thereof
JP4909533B2 (ja) 2004-06-21 2012-04-04 パナソニック株式会社 半導体レーザ素子及びその製造方法
JP2010016261A (ja) * 2008-07-04 2010-01-21 Sharp Corp 窒化物半導体レーザ素子
DE102009015314B4 (de) * 2009-03-27 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaservorrichtung
US9318874B2 (en) * 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511942A (ja) * 2002-12-20 2006-04-06 クリー　インコーポレイテッド 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法
JP2005354049A (ja) * 2004-05-12 2005-12-22 Nichia Chem Ind Ltd 半導体レーザ素子
JP2006278661A (ja) * 2005-03-29 2006-10-12 Opnext Japan Inc 光半導体素子及びその製造方法並びに光半導体装置
JP2007150269A (ja) * 2005-11-01 2007-06-14 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2009088441A (ja) * 2007-10-03 2009-04-23 Panasonic Corp 半導体レーザ装置および半導体レーザ装置の製造方法
JP2010021271A (ja) * 2008-07-09 2010-01-28 Sharp Corp 窒化物半導体レーザ素子

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102043A (ja) * 2011-11-08 2013-05-23 Sumitomo Electric Ind Ltd 半導体レーザ素子、及び、半導体レーザ素子の作製方法
WO2013157176A1 (ja) * 2012-04-16 2013-10-24 パナソニック株式会社 半導体発光素子
JP5608815B2 (ja) * 2012-04-16 2014-10-15 パナソニック株式会社 半導体発光素子
JPWO2013157176A1 (ja) * 2012-04-16 2015-12-21 パナソニック株式会社 半導体発光素子
WO2018083896A1 (ja) * 2016-11-01 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 半導体素子、半導体レーザ及び半導体素子の製造方法
JPWO2018083896A1 (ja) * 2016-11-01 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 半導体素子、半導体レーザ及び半導体素子の製造方法
US11121524B2 (en) 2016-11-01 2021-09-14 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor laser, and method of producing a semiconductor device
JP7107849B2 (ja) 2016-11-01 2022-07-27 ソニーセミコンダクタソリューションズ株式会社 半導体素子の製造方法
US11876349B2 (en) 2016-11-01 2024-01-16 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor laser, and method of producing a semiconductor device
US11133651B2 (en) 2019-01-29 2021-09-28 Sharp Kabushiki Kaisha Nitride semiconductor laser device and semiconductor laser apparatus
WO2023223676A1 (ja) * 2022-05-19 2023-11-23 パナソニックホールディングス株式会社 半導体レーザ素子

Also Published As

Publication number Publication date
US20110235666A1 (en) 2011-09-29
EP2369697A2 (en) 2011-09-28
EP2369697A3 (en) 2013-03-13
JP5742325B2 (ja) 2015-07-01
EP2369697B1 (en) 2019-06-26
US8358674B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
JP5742325B2 (ja) 半導体レーザ素子及びその製造方法
CN103444021B (zh) 氮化物半导体发光元件
JP5286723B2 (ja) 窒化物半導体レーザ素子
JP5245904B2 (ja) 半導体レーザ素子の製造方法
US9214788B2 (en) Semiconductor light emitting element
KR101548028B1 (ko) 반도체 레이저 소자
JP6094632B2 (ja) 半導体レーザ素子
JP2010074131A (ja) 半導体発光素子及びその製造方法
JP5510212B2 (ja) 窒化物半導体レーザ素子及びその製造方法
JP5444609B2 (ja) 半導体レーザ素子
JP2007324585A (ja) 半導体発光素子
JP2008091890A (ja) 窒化物半導体レーザ素子及びその製造方法
JP4952184B2 (ja) 窒化物半導体レーザ素子及びその製造方法
JP2000164987A (ja) 半導体発光素子およびその製造方法
JP2008300802A (ja) 半導体レーザ素子およびその製造方法
JP5223531B2 (ja) 半導体レーザ素子
JP5391804B2 (ja) 半導体素子及びその製造方法
JP2007324582A (ja) 集積型半導体発光装置およびその製造方法
JP5735216B2 (ja) 窒化物半導体レーザ素子
JP5582025B2 (ja) 半導体素子
JP4929776B2 (ja) 窒化物半導体レーザ素子
JP2007324578A (ja) 集積型半導体発光装置およびその製造方法
JP2008016845A (ja) 端面発光型半導体レーザチップ
JP2015159323A (ja) 半導体レーザ素子及びその製造方法
JP2007324576A (ja) 集積型半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R150 Certificate of patent or registration of utility model

Ref document number: 5742325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250