JP2017069437A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2017069437A
JP2017069437A JP2015194619A JP2015194619A JP2017069437A JP 2017069437 A JP2017069437 A JP 2017069437A JP 2015194619 A JP2015194619 A JP 2015194619A JP 2015194619 A JP2015194619 A JP 2015194619A JP 2017069437 A JP2017069437 A JP 2017069437A
Authority
JP
Japan
Prior art keywords
layer
substrate
contact
light emitting
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015194619A
Other languages
English (en)
Other versions
JP2017069437A5 (ja
JP6650143B2 (ja
Inventor
秀起 辻合
Hideki Tsujiai
秀起 辻合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015194619A priority Critical patent/JP6650143B2/ja
Priority to US15/277,518 priority patent/US10707392B2/en
Publication of JP2017069437A publication Critical patent/JP2017069437A/ja
Publication of JP2017069437A5 publication Critical patent/JP2017069437A5/ja
Application granted granted Critical
Publication of JP6650143B2 publication Critical patent/JP6650143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

【課題】光取り出し効率を向上できる半導体発光素子を提供する。【解決手段】基板と、基板上の金属層と、金属層上に形成され、発光層、p型半導体層およびn型半導体層を含むIII族窒化物半導体積層構造(メサ部17)と、基板の法線方向から見た平面視において基板の面内のほぼ全体に亘って離散的に配置された複数のコンタクト部32A,32Bと、パッド電極部20と、平面視においてパッド電極部20から複数のコンタクト部32A,32Bの間を縫って枝状に延びる枝状電極部21とを含むn側電極7と、基板の裏面上の裏面電極とを含む、半導体発光素子1において、コンタクト部32Aとパッド電極部20との距離d1と、コンタクト部32Aと中間部21Aとの距離d2と、コンタクト部32Bと外周部21Bとの距離d3が、d1>d2>d3を満たす。【選択図】図1

Description

本発明は、半導体発光素子に関する。
特許文献1の発光ダイオードは、支持基板の一面にオーミックコンタクト層、第2金属層、第1金属層、絶縁層、p型コンタクト層、p型クラッド層、MQW(Multiple Quantum Well :多重量子井戸)活性層、n型クラッド層およびn型コンタクト層がこの順に積層された半導体層を有すると共に、ODR構造を有している。すなわち、p型コンタクト層と第1金属層との間の絶縁層の一部領域にはコンタクト部が埋設されており、これにより第1金属層とp型コンタクト層とが電気的に接続されている。支持基板の裏面にはp側電極が、またn型コンタクト層上にはリング状のn側電極がそれぞれ設けられている。
特開2007−221029号公報
特許文献1の発明では、ODR構造によって光取り出し効率の向上を図っている。しかしながら、ODR構造の配列パターンによっては、一部のODR構造に電流が集中してしまい、基板の面内方向全体に効率よく電流を行き渡らせることが難しい。そのため、高い輝度(IV)を得ようとするには、順方向電圧(VF)を高くすることが不可避となる。
本発明の目的は、低い順方向電圧(VF)でも複数のコンタクト部に万遍なく電流を流すことができる半導体発光素子を提供することである。
本発明の一実施形態に係る半導体発光素子は、基板と、前記基板上の金属層と、前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、前記金属層と前記第1導電型層とを電気的に接続しており、前記基板の法線方向から見た平面視において前記基板の面内のほぼ全体に亘って離散的に配置された複数のコンタクト部と、前記半導体層上に形成され、パッド電極部と、平面視において当該パッド電極部から前記複数のコンタクト部の間を縫って枝状に延びる枝状電極部とを含む表面電極と、前記基板の裏面上の裏面電極とを含み、前記コンタクト部のうち前記パッド電極部の周囲の第1コンタクト部と前記パッド電極部との距離dと、当該第1コンタクト部とこの第1コンタクト部に最も近い前記枝状電極部との距離dと、前記コンタクト部のうち前記第1コンタクト部よりも前記パッド電極部から離れた位置の第2コンタクト部とこの第2コンタクト部に最も近い前記枝状電極部との距離dとの関係が、d>d>dを満たす。
この構成によれば、距離dを小さくすることで、パッド電極部から遠く比較的電流が流れにくい第2コンタクト部にも良好に電流を流すことができる。一方、パッド電極部の周囲においても、距離d>距離dとし、第1コンタクト部をパッド電極部よりも枝状電極部に近づけることで、電流をパッド電極部に集中させず、パッド電極部周囲の枝状電極部にも分散させることができる。これにより、基板の面内のほぼ全体に亘って離散的に配置された複数のコンタクト部を有効に利用できるので、低い順方向電圧(VF)でも複数のコンタクト部に万遍なく電流を流すことができる。その結果、低い順方向電圧(VF)で高輝度な半導体発光素子を提供することができる。
また、本発明の一実施形態に係る半導体発光素子では、以下の構成であってもよい。
たとえば、前記枝状電極部は、前記半導体層の周縁部に配置された外周部と、前記外周部と前記パッド電極部とを接続する中間部とを含み、前記距離dは、前記第1コンタクト部と前記中間部との距離であり、前記距離dは、前記第2コンタクト部と前記外周部との距離であってもよい。
また、前記半導体層は、平面視四角形状に形成されており、前記パッド電極部は、前記半導体層の略中央に配置されており、前記枝状電極部は、前記パッド電極部から前記半導体層の4つの端面のそれぞれに向かって延び、さらに前記半導体層の各端面に沿って延びていてもよい。
また、前記半導体層は、平面視四角形状に形成されており、前記パッド電極部は、前記半導体層の一つの角部に配置されており、前記枝状電極部は、前記パッド電極部から、当該パッド電極部が配置された前記半導体層の前記角部から延びる端面に沿って延びていてもよい。
また、前記半導体層と前記金属層との間の絶縁層を含み、前記コンタクト部は、前記金属層の一部からなり、前記絶縁層を貫通して前記第1導電型層に接続されていてもよい。
また、前記絶縁層は、SiO膜およびSiN膜の少なくとも一方を含んでいてもよい。
また、各前記コンタクト部の径が、8μm〜15μmであってもよい。
また、前記複数のコンタクト部の数が、28個〜60個であってもよい。
また、前記半導体発光素子の発光面積に対する前記複数のコンタクト部の総面積で示される被覆率(コンタクト部面積/発光面積)が、6%〜40%であってもよい。
また、前記金属層は、Auを含んでいてもよく、前記基板は、シリコン基板を含んでいてもよい。
また、前記半導体層の表面は、微細な凹凸形状に形成されていてもよい。
図1は、本発明の一実施形態に係る半導体発光素子を示す平面図である。 図2は、図1のII−II線に沿う断面図である。 図3Aは、図1および図2の半導体発光素子の製造工程を示す図である。 図3Bは、図3Aの次の工程を示す図である。 図3Cは、図3Bの次の工程を示す図である。 図3Dは、図3Cの次の工程を示す図である。 図3Eは、図3Dの次の工程を示す図である。 図3Fは、図3Eの次の工程を示す図である。 図3Gは、図3Fの次の工程を示す図である。 図3Hは、図3Gの次の工程を示す図である。 図3Iは、図3Hの次の工程を示す図である。 図4は、図1の半導体発光素子の変形例を示す平面図である。 図5は、図1の半導体発光素子の変形例を示す平面図である。 図6は、図1の半導体発光素子の変形例を示す平面図である。 図7は、図1の半導体発光素子の変形例を示す平面図である。 図8は、図1の半導体発光素子の変形例を示す平面図である。 図9Aは、特性評価に使用したODRのパターンを示す図である。 図9Bは、特性評価に使用したODRのパターンを示す図である。 図9Cは、特性評価に使用したODRのパターンを示す図である。 図9Dは、特性評価に使用したODRのパターンを示す図である。 図9Eは、特性評価に使用したODRのパターンを示す図である。 図9Fは、特性評価に使用したODRのパターンを示す図である。 図9Gは、特性評価に使用したODRのパターンを示す図である。 図9Hは、特性評価に使用したODRのパターンを示す図である。 図9Iは、特性評価に使用したODRのパターンを示す図である。 図9Jは、特性評価に使用したODRのパターンを示す図である。 図9Kは、特性評価に使用したODRのパターンを示す図である。 図9Lは、特性評価に使用したODRのパターンを示す図である。 図9Mは、特性評価に使用したODRのパターンを示す図である。 図9Nは、特性評価に使用したODRのパターンを示す図である。 図9Oは、特性評価に使用したODRのパターンを示す図である。 図9Pは、特性評価に使用したODRのパターンを示す図である。 図9Qは、特性評価に使用したODRのパターンを示す図である。 図10は、図9A〜図9Qに示したパターンの輝度(IV)を示す図である。 図11は、図9A〜図9Qに示したパターンの順方向電圧(VF)を示す図である。 図12は、特性評価に使用した電極パターンおよびODRのパターンを示す図である。 図13は、図12に示したパターンのODR数と輝度(IV)との関係を示す図である。 図14は、図12に示したパターンのODR数と順方向電圧(VF)との関係を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体発光素子1を示す平面図である。図2は、図1のII−II線に沿う断面図である。なお、図1および図2では、明瞭化のため、要素間の比率を一部変更して示している。
この半導体発光素子1は、基板2と、基板2上の金属層3と、金属層3上の絶縁層4と、絶縁層4上の本発明の半導体層の一例としてのIII族窒化物半導体積層構造5と、基板2の裏面(III族窒化物半導体積層構造5と反対側の表面)に接触するように形成されたp側電極6(裏面電極)と、III族窒化物半導体積層構造5の表面に接触するように形成されたn側電極7(表面電極)とを含む。
基板2は、この実施形態では、シリコン基板で構成されている。むろん、基板2は、たとえば、GaAs(ガリウム砒素)、GaP(リン化ガリウム)等の半導体基板で構成されていてもよい。基板2は、この実施形態では、図1に示すように平面視略正方形状に形成されているが、基板2の平面形状は特に制限されず、たとえば、平面視長方形状であってもよい。また、基板2の厚さは、たとえば、150μm程度であってもよい。
金属層3は、この実施形態では、AuまたはAuを含む合金で構成されている。金属層3は、Au層およびAu合金層それぞれの単層であってもよいし、これらの層および他の金属層が複数積層された層であってもよい。金属層3は、複数の積層構造である場合、たとえば、(III族窒化物半導体積層構造5側)Au/AuBeNi/Au/Mo/Au/Mo/Au/Ti(基板2側)で示される積層構造であってもよい。さらに、金属層3は、金属層3を構成する複数の金属材料間に明瞭な境界が形成されず、当該複数の金属材料が、たとえば基板2側から順々に分布して構成されていてもよい。一方、この実施形態では、金属層3は、後述するように、成長基板24(後述)と基板2との貼り合わせによって第1金属層26(後述)と第2金属層27(後述)とが接合して形成されるものである。したがって、金属層3を構成するAu層の厚さ方向途中に、当該貼り合わせ工程の際に生じる貼合わせ面に起因する境界が存在していてもよい。
金属層3は、基板2の表面全域を覆うように形成されている。また、金属層3の(総)厚さは、たとえば、0.5μm程度であってもよい。
絶縁層4は、たとえば、SiO膜やSiN膜からなっていてもよい。絶縁層4には、III族窒化物半導体積層構造5の下面を選択的に露出させるコンタクトホール33が形成されており、このコンタクトホール33に、金属層3の一部がコンタクト部32として埋め込まれている。当該コンタクト部32は、III族窒化物半導体積層構造5に接続されている。これにより、半導体発光素子1には、ODR(Omni-Directional-Reflector)構造が形成されている。
III族窒化物半導体積層構造5は、発光層8と、p型半導体層9と、n型半導体層10とを含む。p型半導体層9は発光層8に対して基板2側に配置されており、n型半導体層10は発光層8に対してn側電極7側に配置されている。こうして、発光層8が、p型半導体層9およびn型半導体層10によって挟持されていて、ダブルヘテロ接合が形成されている。発光層8には、n型半導体層10から電子が注入され、p型半導体層9から正孔が注入される。これらが発光層8で再結合することによって、光が発生するようになっている。
p型半導体層9は、基板2側から順に、p型GaPコンタクト層11(たとえば0.3μm厚)、p型GaPウィンドウ層12(たとえば1.0μm厚)およびp型AlInPクラッド層13(たとえば0.8μm厚)を積層して構成されている。一方、n型半導体層10は、発光層8の上に、順に、n型AlInPクラッド層14(たとえば0.8μm厚)、n型AlInGaPウィンドウ層15(たとえば1.8μm厚)およびn型GaAsコンタクト層16(たとえば0.3μm厚)を積層して構成されている。
p型GaPコンタクト層11は、GaPにたとえばp型ドーパントとしてのC(カーボン)を高濃度にドープ(ドーピング濃度は、たとえば、1.8×1019cm−3)することによってp型半導体とされている。一方、n型GaAsコンタクト層16は、GaAsにたとえばn型ドーパントとしてのSiを高濃度にドープ(ドーピング濃度は、たとえば、2.0×1018cm−3)することによってn型半導体層とされている。
p型GaPウィンドウ層12は、GaPにたとえばp型ドーパントとしてのMgをドープ(ドーピング濃度は、たとえば、2.1×1018cm−3)することによってp型半導体とされている。一方、n型AlInGaPウィンドウ層15は、AlInGaPにたとえばn型ドーパントとしてのSiをドープ(ドーピング濃度は、たとえば、1.0×1018cm−3)することによってn型半導体層とされている。
p型AlInPクラッド層13は、AlInPにたとえばp型ドーパントとしてのMgをドープ(ドーピング濃度は、たとえば、6.0×1016cm−3)することによってp型半導体とされている。一方、n型AlInPクラッド層14は、AlInPにn型ドーパントとしてのSiをドープ(ドーピング濃度は、たとえば、3.0×1017cm−3)することによってn型半導体層とされている。
発光層8は、たとえばInGaPを含むMQW(multiple-quantum well)構造(多重量子井戸構造)を有しており、電子と正孔とが再結合することによって光が発生し、その発生した光を増幅させるための層である。
発光層8は、この実施形態では、InGaP層からなる量子井戸層(たとえば5nm厚)とAlInGaP層からなる障壁層(たとえば4nm厚)とを交互に複数周期繰り返し積層して構成された多重量子井戸(MQW:Multiple-Quantum Well)構造を有している。この場合に、InGaPからなる量子井戸層は、Inの組成比が5%以上とされることによって、バンドギャップが比較的小さくなり、AlInGaPからなる障壁層は、バンドギャップが比較的大きくなる。たとえば、量子井戸層(InGaP)と障壁層(AlInGaP)とは交互に2〜7周期繰り返し積層されており、これにより、多重量子井戸構造の発光層8が構成されている。発光波長は、量子井戸層のバンドギャップに対応しており、バンドギャップの調整は、Inの組成比を調整することによって行うことができる。Inの組成比を大きくするほど、バンドギャップが小さくなり、発光波長が大きくなる。この実施形態では、発光波長は、量子井戸層(InGaP層)におけるInの組成を調整することによって、610nm〜630nm(たとえば625nm)とされている。
図1および図2に示すように、III族窒化物半導体積層構造5は、その一部が除去されることによって、メサ部17を形成している。より具体的には、III族窒化物半導体積層構造5の表面から、n型半導体層10、発光層8およびp型半導体層9の一部がIII族窒化物半導体積層構造5の全周に亘ってエッチング除去され、横断面視略四角形状のメサ部17が形成されている。メサ部17の形状は、断面視略四角形状に限らず、たとえば台形状であってもよい。また、メサ部17は、平面視略四角形状に形成されている。これにより、p型半導体層9のp型GaPウィンドウ層12およびこれよりも基板2側の層が、メサ部17から横方向に引き出された引き出し部18を構成している。図1に示すように、平面視において、メサ部17は引き出し部18に取り囲まれている。
メサ部17の表面には、この実施形態では、微細な凹凸形状19が形成されている。この微細な凹凸形状19によって、III族窒化物半導体積層構造5から取り出される光を拡散させることができる。この実施形態では、後述するようにn型GaAsコンタクト層16がn側電極7の形状に合わせて選択的に除去されることによってn型AlInGaPウィンドウ層15が露出しており、この露出面に微細な凹凸形状19が形成されている。なお、図1では、明瞭化のため微細な凹凸形状19を省略している。
裏面電極としてのp側電極6は、この実施形態では、AuまたはAuを含む合金で構成されている。具体的には、(基板2側)Ti/Au/Mo/Auで示される積層構造であってもよい。また、p側電極6は、基板2の裏面全域を覆うように形成されている。
表面電極としてのn側電極7は、この実施形態では、AuまたはAuを含む合金で構成されている。具体的には、(III族窒化物半導体積層構造5側)Au/Ge/Ni/Auで示される積層構造であってもよい。
また、n側電極7は、パッド電極部20と、当該パッド電極部20の周囲に一定の領域を区画するようにパッド電極部20から選択的に枝状に延びる枝状電極部21とを一体的に含む。
この実施形態では、平面視において、パッド電極部20がメサ部17の略中央に配置されており、当該パッド電極部20とメサ部17の4つの隅のそれぞれとの間に包囲領域22A,22B,22C,22Dを区画するように枝状電極部21が形成されている。各包囲領域22A〜22Dは、パッド電極部20からメサ部17の各周縁(もしくは端面)に向かって十字状に延びる枝状電極部21の中間部21Aと、当該十字型の中間部21Aに交差してメサ部17の互いに対向する一対の周縁(もしくは端面)に沿って延びる枝状電極部の外周部21Bと、パッド電極部20によって取り囲まれている。一方、包囲領域22A〜22Dを除く外周部21Bの外側の領域は、メサ部17の外周領域23となっている。
そして、この実施形態では、n型GaAsコンタクト層16がn側電極7と同じ形状を有していることから、包囲領域22A〜22Dおよび外周領域23にn型AlInGaPウィンドウ層15が露出している。
金属層3のコンタクト部32は、図1に示すように、基板2の面内に離散的に配列されている。たとえば、平面視四角形状のメサ部17内に行列状に配列されていてもよい。
この実施形態では、一対の外周部21Bの外側の各外周領域23に、複数のコンタクト部32からなる外側列321が一列ずつ設けられている。各外側列321において、コンタクト部32は、外周部21Bとの間に等しい間隔を保って外周部21Bに沿って配列されている。
一方、一対の外周部21Bの内側の包囲領域22A〜22Dには、複数のコンタクト部32からなる内側列322が設けられている。内側列322は、たとえば、外側列321と平行に複数列設けられている。この実施形態では、包囲領域22Aと包囲領域22Dとの間を跨るように二列形成され、包囲領域22Bと包囲領域22Cとの間を跨るように二列形成されている。
次に、複数のコンタクト部32について以下の説明を加える。
各コンタクト部32の径は、たとえば、8μm〜15μmである。また、複数のコンタクト部32の総数は、たとえば、28個〜60個である。この実施形態では、44個のコンタクト部32が形成されている。また、半導体発光素子1の発光面積(この実施形態では、メサ部17の表面面積)に対する複数のコンタクト部32の総面積(各コンタクト部32の径×個数)で示される被覆率(コンタクト部32面積/発光面積)は、たとえば、6%〜40%である。
また、次に示す距離d,dおよびdに関して、d>d>dを満たしている。
:内側列322のコンタクト部32のうち、パッド電極部20の周囲の本発明の第1コンタクト部の一例としてのコンタクト部32A(図1の破線で囲まれた領域R内のコンタクト部32)とパッド電極部20との距離
:コンタクト部32Aと中間部21Aとの距離
:外側列321の本発明の第2コンタクト部の一例としてのコンタクト部32Bと外周部21Bとの距離
図3A〜図3Iは、図1および図2の半導体発光素子1の製造工程を工程順に示す図である。
半導体発光素子1を製造するには、たとえば図3Aに示すように、GaAs等からなる成長基板24上に、エピタキシャル成長によってIII族窒化物半導体積層構造5が形成される。成長方法は、たとえば、分子線エピタキシャル成長法、有機金属気相成長法等、公知の成長方法を適用できる。この段階では、III族窒化物半導体積層構造5は、成長基板24の側から順に、n型AlInGaPエッチングストップ層25、n型GaAsコンタクト層16、n型AlInGaPウィンドウ層15、n型AlInPクラッド層14、発光層8、p型AlInPクラッド層13、p型GaPウィンドウ層12およびp型GaPコンタクト層11を含んでいる。III族窒化物半導体積層構造5の形成後、たとえばCVD法によって、絶縁層4が形成される。
次に、図3Bに示すように、たとえば蒸着法によって、絶縁層4上に第1金属層26(たとえば1.7μm厚)が形成される。第1金属層26は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。第1金属層26の一部はコンタクト部32としてコンタクトホール33に入り込み、p型GaPコンタクト層11に接続される。
次の工程は、成長基板24と基板2との貼合わせ工程である。貼合わせ工程では、成長基板24上の第1金属層26と基板2上の第2金属層27とが接合される。第2金属層27は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。この第2金属層27は、貼合わせ前に、たとえば蒸着法によって、基板2の表面(前述のp側電極6が形成される面の反対面)に形成されたものである。
より具体的には、図3Cに示すように、第1および第2金属層26,27同士を向い合せた状態で成長基板24と基板2とを重ね合わせ、第1および第2金属層26,27を接合する。第1および第2金属層26,27の接合は、たとえば熱圧着によって行ってもよい。熱圧着の条件は、たとえば、温度が250℃〜700℃、好ましくは約300℃〜400℃であり、圧力が10MPa〜20MPaであってもよい。この接合によって、図3Dに示すように、第1および第2金属層26,27が合わさって金属層3が形成される。
次に、図3Dに示すように、たとえばウエットエッチングによって、成長基板24が除去される。ここで、III族窒化物半導体積層構造5の最表面にn型AlInGaPエッチングストップ層25が形成されていることから、当該ウエットエッチングの際に、半導体発光素子1の特性に寄与するn型GaAsコンタクト層16やn型AlInGaPウィンドウ層15等に影響を与えなくて済む。その後、n型AlInGaPエッチングストップ層25も除去される。
次の工程は、n側電極7の形成工程である。この実施形態では、リフトオフ法によってn側電極7が形成される。より具体的には、図3Eに示すように、まず、n側電極7の電極パターンと同一パターンの開口を有するレジスト28が、n型GaAsコンタクト層16上に形成される。次に、たとえば蒸着法によって、III族窒化物半導体積層構造5上に電極材料膜29が積層される。
次に、図3Fに示すように、レジスト28上の電極材料膜29が、レジスト28と共に除去される。これにより、n型GaAsコンタクト層16上に残った電極材料膜29からなるn側電極7が形成される。その後、n側電極7から露出するn型GaAsコンタクト層16がエッチングによって除去される。これにより、n側電極7以外の部分にn型AlInGaPウィンドウ層15が露出することになる。
次に、図3Gに示すように、たとえばフロスト処理(ウエットエッチング)等によって、n型AlInGaPウィンドウ層15の表面に微細な凹凸形状19が形成される。なお、フロスト処理は、ドライエッチングによって行ってもよい。
次に、図3Hに示すように、III族窒化物半導体積層構造5の周縁部が選択的に除去されることによって、メサ部17および引き出し部18が形成される。メサ部17および引き出し部18の形成は、たとえば、ウエットエッチングによって行ってもよい。
次に、図3Iに示すように、たとえば蒸着法によって、基板2の裏面にp側電極6が形成される。以上の工程を経て、半導体発光素子1が得られる。
以上、この半導体発光素子1によれば、図1に示すように、枝状電極部21の外周部21Bと、これに隣接する外側列321のコンタクト部32Bとの距離dが最も小さくされている。当該外周部21Bはパッド電極部20から最も離れているので、パッド電極部20やパッド電極部20に直接接続された中間部21Aに比べて比較的電流が流れにくい。しかしながら、上記のように距離dを小さくすることで、コンタクト部32Bにも良好に電流を流すことができる。一方、パッド電極部20の周囲においても、距離d>距離dとし、コンタクト部32Aをパッド電極部20よりも枝状電極部21の中間部21Aに近づけることで、電流をパッド電極部20に集中させず、パッド電極部20の周囲の枝状電極部21(中間部21A)にも分散させることができる。これにより、基板2の面内のほぼ全体に亘って離散的に配置された複数のコンタクト部32を有効に利用できるので、低い順方向電圧(VF)でも複数のコンタクト部32に万遍なく電流を流すことができる。その結果、低い順方向電圧(VF)で高輝度な半導体発光素子1を提供することができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、n側電極7のパターンおよびコンタクト部32の配列パターンは、図1に示した例に限らず、図4〜図8に示すものであってもよい。なお、図4以降の図では、距離d,dおよびdに関して、d>d>dを満たすように図示されていない場合がある。
たとえば、図4〜図6に示すように、枝状電極部21の外周部21Bは、中央のパッド電極部20から各周縁(もしくは端面)に向かって四方に延びる枝状電極部21の中間部21Aのそれぞれに接続され、メサ部17の各周縁(もしくは端面)に沿って形成されていてもよい。この場合、図4および図5に示すように、中央のパッド電極部20に対して、4本の略T字状の枝状電極部21(中間部21A+外周部21B)が接続されていてもよいし、図6に示すように、枝状電極部21が、中央のパッド電極部20から各周縁(もしくは端面)に向かって四方に延び、さらに屈曲してメサ部17の各周縁(もしくは端面)に延びることによって、全体として卍状に形成されていてもよい。
上記の場合、複数のコンタクト部32は、外周領域23に形成されておらず、包囲領域22A〜22Dに形成された内側列322のみで構成されていてもよい。むろん、外周領域23に形成されていても問題はない。
また、図7および図8に示すように、半導体発光素子1は、メサ部17の一つの角部に配置されたパッド電極部30と、当該パッド電極部30からメサ部17の周縁(もしくは端面)に沿って形成された枝状電極部31とを備えていてもよい。枝状電極部31は、メサ部17の周縁の全周に亘って形成された外周部31Aを含んでいてもよい。この外周部31Aで取り囲まれた内側に包囲領域34が区画され、外周部31Aの外側が外周領域35であってもよい。さらに、枝状電極部31は、図8に示すように、包囲領域34を複数の包囲領域34A,34B,34Cに分割する架設部31Bを含んでいてもよい。
この実施形態では、外周部31Aは、メサ部17の周縁に沿う4辺からなる平面視四角形状に形成されており、パッド電極部30に直接接続された第1部分311Aおよびパッド電極部30の対角から延びる第2部分312Aをさらに含んでいる。この場合、本発明の第2コンタクト部の一例としてのコンタクト部32Bは、たとえば、第2部分312Aに沿って配列されたコンタクト部32であってもよい。なお、図7および図8では、コンタクト部32A,32Bは、包囲領域34のみに形成されているが、外周領域35に形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
次に、本発明を実施例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
(1)輝度(IV)および順方向電圧(VF)の測定
図9A〜図9Qおよび表1,2に示す条件で半導体発光素子を作製し、それぞれについて、輝度(IV)および順方向電圧(VF)を測定した。結果を図10および図11に示す。図10、図11および表1,2に示すように、d>d>dを満たすAパターンが、低い順方向電圧(VF)でかつ高輝度を達成している。
Figure 2017069437
Figure 2017069437
(2)枝状電極部の有無による評価
図12に示す4パターンの半導体発光素子を作製した。それぞれについて、前述のメサ部17の表面にフロスト処理によって微細な凹凸形状19が形成されたものと、形成しなかったものを用意し、評価サンプルを合計8パターンとした。図12において、右側のパターンは、それぞれ、上側から前述の図4のパターンおよび図5のパターンと同一である。そして、各評価サンプルについて、輝度(IV)および順方向電圧(VF)を測定した。結果を図13および図14に示す。図13および図14に示すように、枝有り(枝状電極部21有り)のパターンであれば、枝無しのパターンに比べて、低い順方向電圧(VF)で同等の輝度(IV)を達成している。これにより、離散的に配列されたODR構造(コンタクト部32)を縫うように枝状電極部21を形成した方が、低い順方向電圧(VF)を実現できることが分かった。
1 :半導体発光素子
2 基板
3 金属層
4 絶縁層
5 III族窒化物半導体積層構造
6 p側電極
7 n側電極
8 発光層
9 p型半導体層
10 n型半導体層
19 微細な凹凸形状
20 パッド電極部
21 枝状電極部
21A 中間部
21B 外周部
30 パッド電極部
31 枝状電極部
31A 外周部
31B 架設部
32 コンタクト部
311A 第1部分
312A 第2部分

Claims (12)

  1. 基板と、
    前記基板上の金属層と、
    前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、
    前記金属層と前記第1導電型層とを電気的に接続しており、前記基板の法線方向から見た平面視において前記基板の面内のほぼ全体に亘って離散的に配置された複数のコンタクト部と、
    前記半導体層上に形成され、パッド電極部と、平面視において当該パッド電極部から前記複数のコンタクト部の間を縫って枝状に延びる枝状電極部とを含む表面電極と、
    前記基板の裏面上の裏面電極とを含み、
    前記コンタクト部のうち前記パッド電極部の周囲の第1コンタクト部と前記パッド電極部との距離dと、当該第1コンタクト部とこの第1コンタクト部に最も近い前記枝状電極部との距離dと、前記コンタクト部のうち前記第1コンタクト部よりも前記パッド電極部から離れた位置の第2コンタクト部とこの第2コンタクト部に最も近い前記枝状電極部との距離dとの関係が、d>d>dを満たす、半導体発光素子。
  2. 前記枝状電極部は、前記半導体層の周縁部に配置された外周部と、前記外周部と前記パッド電極部とを接続する中間部とを含み、
    前記距離dは、前記第1コンタクト部と前記中間部との距離であり、
    前記距離dは、前記第2コンタクト部と前記外周部との距離である、請求項1に記載の半導体発光素子。
  3. 前記半導体層は、平面視四角形状に形成されており、
    前記パッド電極部は、前記半導体層の略中央に配置されており、
    前記枝状電極部は、前記パッド電極部から前記半導体層の4つの端面のそれぞれに向かって延び、さらに前記半導体層の各端面に沿って延びている、請求項1または2に記載の半導体発光素子。
  4. 前記半導体層は、平面視四角形状に形成されており、
    前記パッド電極部は、前記半導体層の一つの角部に配置されており、
    前記枝状電極部は、前記パッド電極部から、当該パッド電極部が配置された前記半導体層の前記角部から延びる端面に沿って延びている、請求項1に記載の半導体発光素子。
  5. 前記半導体層と前記金属層との間の絶縁層を含み、
    前記コンタクト部は、前記金属層の一部からなり、前記絶縁層を貫通して前記第1導電型層に接続されている、請求項1〜4のいずれか一項に記載の半導体発光素子。
  6. 前記絶縁層は、SiO膜およびSiN膜の少なくとも一方を含む、請求項5に記載の半導体発光素子。
  7. 各前記コンタクト部の径が、8μm〜15μmである、請求項1〜6のいずれか一項に記載の半導体発光素子。
  8. 前記複数のコンタクト部の数が、28個〜60個である、請求項1〜7のいずれか一項に記載の半導体発光素子。
  9. 前記半導体発光素子の発光面積に対する前記複数のコンタクト部の総面積で示される被覆率(コンタクト部面積/発光面積)が、6%〜40%である、請求項1〜8のいずれか一項に記載の半導体発光素子。
  10. 前記金属層は、Auを含む、請求項1〜9のいずれか一項に記載の半導体発光素子。
  11. 前記基板は、シリコン基板を含む、請求項1〜10のいずれか一項に記載の半導体発光素子。
  12. 前記半導体層の表面は、微細な凹凸形状に形成されている、請求項1〜11のいずれか一項に記載の半導体発光素子。
JP2015194619A 2015-09-30 2015-09-30 半導体発光素子 Active JP6650143B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015194619A JP6650143B2 (ja) 2015-09-30 2015-09-30 半導体発光素子
US15/277,518 US10707392B2 (en) 2015-09-30 2016-09-27 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015194619A JP6650143B2 (ja) 2015-09-30 2015-09-30 半導体発光素子

Publications (3)

Publication Number Publication Date
JP2017069437A true JP2017069437A (ja) 2017-04-06
JP2017069437A5 JP2017069437A5 (ja) 2018-09-13
JP6650143B2 JP6650143B2 (ja) 2020-02-19

Family

ID=58409909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015194619A Active JP6650143B2 (ja) 2015-09-30 2015-09-30 半導体発光素子

Country Status (2)

Country Link
US (1) US10707392B2 (ja)
JP (1) JP6650143B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040928A (ja) * 2017-08-22 2019-03-14 ローム株式会社 半導体発光装置および半導体発光装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384216A (zh) * 2020-02-27 2020-07-07 扬州乾照光电有限公司 一种led芯片及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0538921U (ja) * 1991-10-23 1993-05-25 三菱電線工業株式会社 発光素子の電極構造
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2008288248A (ja) * 2007-05-15 2008-11-27 Hitachi Cable Ltd 半導体発光素子
JP2009076490A (ja) * 2007-09-18 2009-04-09 Hitachi Cable Ltd 発光装置
JP2010186802A (ja) * 2009-02-10 2010-08-26 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子
JP2011166139A (ja) * 2010-02-09 2011-08-25 Shogen Koden Kofun Yugenkoshi 光電素子及びその製造方法
JP2012511252A (ja) * 2008-12-08 2012-05-17 クリー インコーポレイテッド 複合高反射性層
US20150014721A1 (en) * 2013-07-10 2015-01-15 Epistar Corporation Light-emitting element
JP2015122479A (ja) * 2013-11-21 2015-07-02 ローム株式会社 半導体発光素子およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006774B2 (en) * 2010-02-09 2015-04-14 Epistar Corporation Optoelectronic device and the manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0538921U (ja) * 1991-10-23 1993-05-25 三菱電線工業株式会社 発光素子の電極構造
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2008288248A (ja) * 2007-05-15 2008-11-27 Hitachi Cable Ltd 半導体発光素子
JP2009076490A (ja) * 2007-09-18 2009-04-09 Hitachi Cable Ltd 発光装置
JP2012511252A (ja) * 2008-12-08 2012-05-17 クリー インコーポレイテッド 複合高反射性層
JP2010186802A (ja) * 2009-02-10 2010-08-26 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子
JP2011166139A (ja) * 2010-02-09 2011-08-25 Shogen Koden Kofun Yugenkoshi 光電素子及びその製造方法
US20150014721A1 (en) * 2013-07-10 2015-01-15 Epistar Corporation Light-emitting element
JP2015122479A (ja) * 2013-11-21 2015-07-02 ローム株式会社 半導体発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040928A (ja) * 2017-08-22 2019-03-14 ローム株式会社 半導体発光装置および半導体発光装置の製造方法

Also Published As

Publication number Publication date
US20170092828A1 (en) 2017-03-30
US10707392B2 (en) 2020-07-07
JP6650143B2 (ja) 2020-02-19

Similar Documents

Publication Publication Date Title
US9136432B2 (en) High efficiency light emitting diode
JP6694650B2 (ja) 半導体発光素子
US20170062653A1 (en) Light emitting diode and manufacture method thereof
KR20130031254A (ko) 광전자 반도체 칩
JP3706458B2 (ja) 半導体発光素子
US10164154B2 (en) Semiconductor light emitting device
WO2017206772A1 (zh) 具有静电保护的发光二极管及其制作方法
KR20110006778A (ko) 3족 질화물 반도체 발광소자
JP2014022401A (ja) 窒化物半導体発光素子
JP6650143B2 (ja) 半導体発光素子
JP6204131B2 (ja) 発光素子及びその製造方法
KR20130111792A (ko) 전류 분산 효과가 우수한 고휘도 질화물 발광소자
JP2006237467A (ja) 半導体発光素子及びその製造方法
JP3787207B2 (ja) 半導体発光素子
KR101532917B1 (ko) 세퍼레이션 영역을 포함하여 전류 분산 효과가 우수한 고휘도 반도체 발광소자
US20140084327A1 (en) Light-emitting device
JP6190591B2 (ja) 半導体発光素子
US10522713B2 (en) Light-emitting diode
KR20120090493A (ko) 발광 다이오드 어셈블리 및 그의 제조 방법
US10177279B2 (en) Light-emitting diode with multiple N contact structure
KR20160093789A (ko) 반도체 발광소자
JP2003101065A (ja) 発光ダイオード及びその製造方法
JP2020065041A (ja) 半導体発光装置および半導体発光装置の製造方法
JP2012243972A (ja) 発光素子
CN206271745U (zh) 半导体发光元件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200114

R150 Certificate of patent or registration of utility model

Ref document number: 6650143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250