KR101812745B1 - 발광 다이오드 및 그의 제조 방법 - Google Patents

발광 다이오드 및 그의 제조 방법 Download PDF

Info

Publication number
KR101812745B1
KR101812745B1 KR1020110044337A KR20110044337A KR101812745B1 KR 101812745 B1 KR101812745 B1 KR 101812745B1 KR 1020110044337 A KR1020110044337 A KR 1020110044337A KR 20110044337 A KR20110044337 A KR 20110044337A KR 101812745 B1 KR101812745 B1 KR 101812745B1
Authority
KR
South Korea
Prior art keywords
layer
structure pattern
reflective structure
type semiconductor
semiconductor layer
Prior art date
Application number
KR1020110044337A
Other languages
English (en)
Other versions
KR20120126496A (ko
Inventor
이규호
서대웅
김민혜
이지혜
박준용
인치현
채종현
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020110044337A priority Critical patent/KR101812745B1/ko
Publication of KR20120126496A publication Critical patent/KR20120126496A/ko
Application granted granted Critical
Publication of KR101812745B1 publication Critical patent/KR101812745B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

본 발명은 발광 다이오드 및 그의 제조 방법에 관한 것이다. 본 발명에 의하면, 성장 기판; 상기 성장 기판의 일측 표면 상에 구비되며, 그 일부가 노출된 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체층; 상기 제1도전형 반도체층의 노출된 일부 상에 구비된 제1전극 패드; 상기 제2도전형 반도체층 상에 구비되며, 상기 제2도전형 반도체층의 표면을 노출시키는 제1오픈 영역을 복수 개 구비한 제1반사구조(Distributed Bragg Reflector) 패턴; 상기 제1반사구조 패턴이 구비된 제2도전형 반도체층 상에 구비되되, 상기 제1오픈 영역을 통해 상기 제2도전형 반도체층과 접촉하는 콘택층; 상기 콘택층 상에 구비되며, 상기 콘택층의 표면을 노출시키는 제2오픈 영역을 복수 개 구비하되, 적어도 상기 제1오픈 영역들은 덮는 제2반사구조 패턴; 및 상기 제2오픈 영역을 통해 노출된 상기 콘택층과 전기적으로 접촉하는 제2전극 패드를 포함하는 발광 다이오드가 제공된다.

Description

발광 다이오드 및 그의 제조 방법{LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}
본 발명은 발광 다이오드 및 그의 제조 방법에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 빛의 형태로 방출된다.
이러한 발광 다이오드는 빛을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
또한, 발광 다이오드는 높은 연색성을 갖는 백색광 구현이 가능하기 때문에 형광등과 같은 백색광원을 대체하여 조명 장치에도 적용될 것으로 기대되고 있다.
상기 발광 다이오드는 성장 기판 상에 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 복수의 반도체층을 형성하고, 상기 N형 반도체층의 일부를 노출시키는 메사 식각을 실시한 후, 상기 P형 반도체층 상에는 콘택층, 반사층 및 P측 패드를 형성하고 상기 N형 반도체층 N측 패드를 형성하여 플립칩 형태의 발광 다이오드를 제조할 수 있다.
그러나 종래의 발광 다이오드, 특히 플립칩 형태의 발광 다이오드는 상기 활성층에서 발생된 광이 성장 기판으로 진행하는 경우, 원할하게 투과하는 반면, 상기 P형 반도체층 측으로 진행하는 광은 상기 반사층에 반사되어 상기 성장 기판 측으로 진행하기 위해 복수 층을 투과함으로써 일부 광이 흡수되거나 전반사를 통하여 흡수되어 추출되는 광량이 저하되는 문제점이 있다.
본 발명의 목적은 P형 반도체층 측으로 진행하는 광의 흡수 또는 전반사로 소멸되는 광을 최소화는 발광 다이오드 및 그의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체층; 상기 제2도전형 반도체층 상에 구비되며, 상기 제2도전형 반도체층의 표면을 노출시키는 제1오픈 영역을 복수 개 구비한 제1반사구조 패턴; 상기 제1반사구조 패턴이 구비된 제2도전형 반도체층 상에 구비되되, 상기 제1오픈 영역을 통해 상기 제2도전형 반도체층과 접촉하는 콘택층; 및 상기 콘택층 상에 구비되며, 상기 콘택층의 표면을 노출시키는 제2오픈 영역을 복수 개 구비하되, 적어도 상기 제1오픈 영역들은 덮는 제2반사구조 패턴;을 포함하는 발광 다이오드가 제공된다.
상기 제2반사구조 패턴의 크기는 상기 제1오픈 영역을 통과한 광이 상기 제2반사구조 패턴에서 반사되도록 상기 제1오픈 영역의 크기와 동일하거나 더 클 수 있다.
상기 제1반사구조 패턴 또는 제2반사구조 패턴은 DBR(Distributed Bragg Reflector)을 포함하여 이루어질 수 있다.
상기 제1반사구조 패턴 또는 제2반사구조 패턴 각각은 굴절률이 서로 다른 적어도 두 층이 적어도 1회 반복하여 적층되어 있으며, 각 층은 λ/4n(여기서, 상기 λ는 광의 파장, 상기 n은 매질의 굴절률임)의 정수배가 되는 두께일 수 있다.
상기 제1반사구조 패턴 또는 제2반사구조 패턴 각각은 저굴절률층과 고굴절률층이 적어도 1회 반복하여 적층되어 있으며, 상기 저굴절률층은 SiO2층 또는 Al2O3층이고, 상기 고굴절률층은 HfO2층, TiO2층, Nb2O5층 또는 Si3N4층일 수 있다.
상기 발광 다이오드는 성장 기판을 구비하며, 상기 반도체 구조체층은 상기 성장 기판의 일측 표면 상에 구비되되, 상기 제2도전형 반도체층 및 활성층은 메사 식각되어 상기 제1도전형 반도체층의 일부가 노출되어 구비될 수 있다.
상기 발광 다이오드는 상기 제1도전형 반도체층의 노출된 일부 상에 구비된 제1전극 패드; 및 상기 제2오픈 영역을 통해 노출된 상기 콘택층과 전기적으로 접촉하는 제2전극 패드를 더 포함할 수 있다.
상기 제2반사구조 패턴과 제2전극 패드 사이에 구비된 반사층을 더 포함하며, 상기 반사층은 상기 제2오픈 영역을 통해 노출된 상기 콘택층과 접촉하는 것일 수 있다.
상기 성장 기판의 타측 표면은 PSS(Patterned Sapphire Substrate) 패턴을 구비할 수 있다.
상기 발광 다이오드는 도전성 기판을 더 포함하며, 상기 도전성 기판은 상기 제2반사구조 패턴 상에 구비될 수 있다.
상기 발광 다이오드는 상기 도전성 기판과 제2반사구조 패턴 사이에 구비된 접착층을 더 포함하며, 상기 도전성 기판과 제2반사구조 패턴은 상기 접착층에 의해 결합될 수 있다.
상기 발광 다이오드는 상기 제1도전형 반도체층 상에 구비된 제1전극 패드; 및 상기 도전성 기판 상에 구비된 제2전극 패드를 더 포함할 수 있다.
상기 발광 다이오드는 상기 제1전극 패드가 형성되지 않은 상기 제1도전형 반도체층의 표면에 구비된 요철을 더 포함할 수 있다.
상기 제1오픈 영역은 평면상에서 상기 제1전극 패드와의 거리가 먼 곳에 위치한 제1오픈 영역은 상기 제1전극 패드와의 거리가 가까운 곳에 위치한 제1오픈 영역에 비해 그 오픈 영역의 면적이 더 클 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 성장 기판을 준비하는 단계; 상기 성장 기판의 일측 표면 상에 그 일부가 노출된 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체층을 형성하는 단계; 상기 제2도전형 반도체층 상에 제1오픈 영역을 복수 개 구비한 제1반사구조 패턴을 형성하는 단계; 상기 제1반사구조 패턴 상에 형성하되, 상기 제1오픈 영역을 통해 상기 제2도전형 반도체층과 접촉하는 콘택층을 형성하는 단계; 및 상기 콘택층 상에 형성하되, 상기 콘택층의 표면을 노출시키는 제2오픈 영역을 복수 개 구비하며, 적어도 상기 제1오픈 영역들을 덮는 제2반사구조 패턴을 형성하는 단계를 포함하는 발광 다이오드 제조 방법이 제공된다.
상기 발광 다이오드 제조 방법은 상기 제1도전형 반도체층 상에 제1전극 패드를 형성하고, 상기 제2반사구조 패턴 상에 형성하되 상기 제2오픈 영역들을 통해 상기 콘택층과 전기적으로 접촉하는 제2전극 패드를 형성하는 단계를 더 포함할 수 있다.
상기 제1전극 패드 및 제2전극 패드를 형성하기 이전에, 상기 제2반사구조 패턴 상에 반사층을 형성하는 단계를 더 포함할 수 있다.
상기 제1전극 패드 및 제2전극 패드를 형성한 후, 상기 성장 기판의 타측 표면에 PSS 패턴을 형성하는 단계를 더 포함할 수 있다.
상기 발광 다이오드 제조 방법은 도전성 기판을 준비하는 단계; 상기 제2반사구조 패턴 상에 접착층을 형성하는 단계; 상기 도전성 기판과 성장 기판을 상기 접착층을 이용하여 결합하는 단계; 및 상기 성장 기판을 상기 제1도전형 반도체층과 분리하는 단계를 더 포함할 수 있다.
상기 접착층을 형성하기 이전에, 상기 제2반사구조 패턴 상에 반사층을 형성하는 단계를 더 포함할 수 있다.
상기 제1도전형 반도체층 상에 제1전극 패드를 형성하고, 상기 도전성 기판 상에 제2전극 패드를 형성하는 단계를 더 포함할 수 있다.
상기 제1도전형 반도체층 상에 제1전극 패드를 형성하기 이전 또는 이후에, 상기 제1전극 패드가 구비되는 상기 제1도전형 반도체층의 표면을 제외한 다른 표면에 요철을 형성하는 단계를 더 포함할 수 있다.
본 발명에 의하면, P형 반도체층 측으로 진행하는 광의 흡수 또는 전반사로 소멸되는 광을 최소화하여 발광 효율이 높은 발광 다이오드 및 그의 제조 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드를 도시한 단면도이다.
도 2는 본 발명의 다른 실시 예에 따른 발광 다이오드를 도시한 단면도이다.
도 3 내지 도 6은 본 발명의 일 실시 예에 따른 발광 다이오드를 제조하는 방법을 도시한 단면도들이다.
도 7 내지 도 9는 본 발명의 다른 실시 예에 따른 발광 다이오드를 제조하는 방법을 도시한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드를 도시한 단면도이다.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 성장 기판(110), 반도체 구조체층(120), 제1전극 패드(130), 제1반사구조 패턴(140), 콘택층(150), 제2반사구조 패턴(160), 제2전극 패드(170) 및 반사층들(182,184)을 포함할 수 있다.
상기 성장 기판(110)은 반도체층들을 성장할 수 있는 어떠한 기판이여도 무방하다. 상기 성장 기판(110)은 사파이어 기판, SiC 기판, 스피넬 기판 등일 수 있으며, 바람직하게는 사파이어 기판일 수 있다.
상기 성장 기판(110)은 그 일측 표면 상에 상기 반도체 구조체층(120)을 구비하고, 그 타측 표면에는 PSS 패턴(Patterned Sapphire Substrate)(112)을 구비할 수 있다.
상기 PSS 패턴(112)은 상기 반도체 구조체층(120)에서 생성된 광이 상기 성장 기판(110)의 타측 표면을 통해 외부로 방출될 때, 상기 성장 기판(110)에서 내부로 전반사되어 손실되는 광을 줄여주는 역할을 한다. 즉, 상기 PSS 패턴(112)은 광의 특성상, 광이 서로 다른 굴절률을 가지는 두 매질 사이를 통과할 때, 즉, 상기 성장 기판(110)에서 외부(즉, 대기중)로 진행할 때, 그 경계면(즉, 상기 성장 기판(110)과 외부의 경계면)에서 반사와 투과가 일어나는데, 상기 반사를 최소화하여 상기 성장 기판(110)을 통해 외부로 방출되는 광량을 증가시켜 발광효율을 높이는 역할을 한다.
상기 PSS 패턴(112)은 도 1에 도시된 바와 같이 상기 성장 기판(110)의 일측 표면에 반구형의 돌출부들로 이루어질 수도 있으나, 그 형태는 이에 한정되지 않으며 다양한 형태, 예컨대, 원뿔 형태 또는 피라미드 형태를 포함하는 다각뿔 형태 등으로 구비될 수 있다.
상기 발광 다이오드(100)는 상기 성장 기판(110)과 반도체 구조체층(120) 사이에 버퍼층(114)을 더 포함할 수 있다. 즉, 상기 성장 기판(110)의 일측 표면 상에 버퍼층(114)을 구비할 수 있다.
상기 버퍼층(114)은 상기 성장 기판(110)과 상기 반도체 구조체층(120)의 제1도전형 반도체층 (122) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(114)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다.
상기 반도체 구조체층(120)은 상기 성장 기판(110)의 일측 표면 상, 바람직하게는 상기 버퍼층(140) 상에 구비될 수 있다. 상기 반도체 구조체층(120)은 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)을 포함할 수 있다. 또한, 상기 반도체 구조체층(120)은 초격자층(미도시) 또는 전자 브로킹층(미도시)을 더 포함할 수 있다. 이때, 상기 반도체 구조체층(120)은 상기 활성층(124)을 제외한 다른 층들은 생략될 수 있다.
상기 반도체 구조체층(120)은 적어도 상기 성장 기판(110)의 일측 표면 상에 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)이 적층된 형태로 구비되되, 적어도 상기 제2도전형 반도체층(126) 및 활성층(124)의 일부가 메사 식각되어 상기 제1도전형 반도체층(122)의 일부가 노출된 형태로 구비될 수 있다.
상기 제1도전형 반도체층(122)은 제1도전형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제1도전형 반도체층(122)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있다. 또한, 상기 제1도전형 반도체층(122)은 단일층 또는 다중층, 예컨대, 상기 제1도전형 반도체층(122)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.
상기 활성층(124)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(124)은 단일층 또는 복수층으로 이루어질 수 있다. 또한, 상기 활성층(124)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.
상기 제2도전형 반도체층(126)은 제2도전형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다, 상기 제2도전형 반도체층(126)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 제2도전형 반도체층(126)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2도전형 반도체층(126)은 초격자 구조로 이루어질 수 있다.
상기 초격자층(미도시)은 상기 제1도전형 반도체층(122)과 활성층(124) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(124) 이전에 형성되는 위치에 구비되므로써 상기 활성층(124)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(124)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(124)의 결정성을 우수하게 하는 역할을 할 수 있다.
상기 전자 브로킹층(미도시)은 상기 활성층(124)과 제2도전형 반도체층(126) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 브로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.
상기 제1전극 패드(130)는 상기 노출된 제1도전형 반도체층(122) 상에 구비될 수 있다. 상기 제1전극 패드(130)는 단일층 또는 복수층으로 이루어질 수 있고, 상기 층들은 Ni, Cr, Ti, Al, Ag, Au 또는 이들의 화합물을 포함하여 이루어질 수 있다. 한편, 상기 제1전극 패드(130)와 제1도전형 반도체층(122) 사이에는 제1반사층(182)을 구비할 수 있다. 상기 제1전극 패드(130)와 상기 제1도전형 반도체층(122) 사이의 제1반사층(182)은 생략될 수 있다.
상기 제1반사구조 패턴(140)은 상기 반도체 구조체층(120), 바람직하게는 상기 제2도전형 반도체(126) 상에 구비될 수 있다. 상기 제1반사구조 패턴(140)은 상기 반도체 구조체층(120)의 제2도전형 반도체층(126)의 표면을 노출시키는 제1오픈 영역(142)을 복수 개 구비할 수 있다.
상기 제1반사구조 패턴(140)은 도 1 에 도시하고 있는 바와 같이 상기 반도체 구조체층(120)의 활성층(124)에서 발생된 광 중 상기 제2도전형 반도체층(126) 방향으로 진행한 광을 상기 성장 기판(110) 방향으로 반사시켜, 상기 성장 기판(110) 방향으로 추출되는 광(190)의 광량을 높이는 역할, 즉, 발광 다이오드(100)의 발광 효율을 높이는 역할을 한다.
상기 제1반사구조 패턴(140)은 도 1에서 자세히 도시하고 있지는 않지만, 굴절률이 서로 다른 적어도 두 층이 적어도 1회 반복하여 적층된 구조로 이루어질 수 있다. 즉, 상기 제1반사구조 패턴(140)은 DBR(Distributed Bragg Reflector)을 포함하여 이루어질 수 있다.
상기 제1반사구조 패턴(140)은 저굴절률층과 고굴절률층이 복수 회 반복하여 적층된 구조일 수 있다. 이때, 상기 저굴절률층과 고굴절률층은 어떤 절대적인 굴절률의 수치로 구분되는 것이 아니라 상대적인 것으로, 상기 저굴절률층은 상기 고굴절률층에 비해 상대적으로 굴절률이 낮은 물질로 이루어진 층을 의미하고, 상기 고굴절률층은 상기 저굴절률층에 비해 상대적으로 굴절률이 높은 물질로 이루어진 층을 의미한다. 이때, 상기 저굴절률층은 SiO2층 또는 Al2O3층으로 이루어질 수 있고, 상기 고굴절률층은 HfO2층, TiO2층, Nb2O5층, Ta2O3 또는 Si3N4층으로 이루어질 수 있다.
상기 제1반사구조 패턴(140)을 이루는 층들 각각은 λ/4n(여기서, 상기 λ는 광의 파장, 상기 n은 매질의 굴절률임)의 정수배가 되는 두께로 구비될 수 있다. 예컨대, 상기 제1반사구조 패턴(140)을 이루는 층들 중 어느 한 층이 굴절률이 1.4인 SiO2로 이루어져 있고, 반사시키고자하는 광의 파장이 560nm인 경우, 그 두께는 560nm/(4*1.4), 즉, 100nm의 정수배, 즉, 100nm, 200nm, 300nm 등의 두께로 구비될 수 있으며, 상기 제1반사구조 패턴(140)은 그 전체 두께가 3000Å 내지 10,000Å의 두께로 구비될 수 있다. 그러므로 상기 제1반사구조 패턴(140)은 반사시키고자하는 광의 파장에 따라 상기 제1반사구조 패턴(140)을 이루는 층의 두께를 조절하거나 다른 굴절률을 갖는 물질로 이루어지게 함으로써 원하는 광을 반사시킬 수 있다. 또한, 상기 제1반사구조 패턴(140)은 상기 제1반사구조 패턴(140)을 이루는 층의 두께 또는 층을 이루는 물질의 굴절률을 다르게 함으로써 넓은 범위의 파장대의 광을 반사시킬 수 있다.
상기 제1반사구조 패턴(140)은 상기에서 상술한 바와 같이 저굴절률층과 고굴절률층으로 이루어지고, 이들 두 층이 각각 HfO2/SiO2, Ta2O5/SiO2, TiO2/SiO2 또는 Nb2O5/SiO2으로 이루어질 경우, 하기 표 1과 같이 상기 제1반사구조 패턴(140)은 상기 저굴절률층과 고굴절률층이 이루는 물질에 따라 각기 다른 파장대의 광을 반사시킬 수 있고, 반사율도 다르다는 것을 알 수 있다. 이때, 표 1에서의 '층수'는 상기 저굴절률층과 고굴절률층의 한 쌍이 반복된 층수를 의미하며, '두께'는 전체 두께를 의미하며, 상기 '층수' 및 '두께'는 상기 제1반사구조 패턴(140)을 이루는 물질이 원하는 파장대의 광을 가장 효율적으로 반사시킬 수 있는 층수와 두께를 의미한다.
저굴절률층/고굴절률층 파장대 반사율 층수 두께
HfO2/SiO2 260 ~ 300nm 100% 20 ~ 30 6000 ~ 7000Å
Ta2O5/SiO2 340 ~ 420nm 99% 이상 20 ~ 30 6000 ~ 7000Å
TiO2/SiO2 400 ~ 550nm 99% 이상 35 ~ 45 6000 ~ 8000Å
Nb2O5/SiO2 420 ~ 700nm 99% 이상 20 ~ 30 6000 ~ 7000Å
상기 제1반사구조 패턴(140)이 저굴절률층과 고굴절률층으로 이루어지고, 이들 두 층이 각각 HfO2/SiO2, Ta2O5/SiO2, TiO2/SiO2 또는 Nb2O5/SiO2으로 이루어지는 경우, 각각 260 ~ 300nm 파장대, 340 ~ 420nm 파장대, 400 ~ 550nm 파장대 또는 420 ~ 700nm 파장대의 광을, 각각 100%, 99% 이상, 99% 이상 또는 99% 이상으로 광을 반사시킬 수 있으며, 상기 저굴절률층과 고굴절률층이 각각 20 ~ 30, 20 ~ 30, 35 ~ 45 또는 20 ~ 30의 층수로 구비되며, 6000 ~ 7000Å, 6000 ~ 7000Å, 6000 ~ 8000Å 또는 6000 ~ 7000Å의 두께로 구비되는 것이 바람직하다.
한편, 상기 제1오픈 영역(142)들은 그 오픈 영역의 면적을 달리하여 형성될 수 있다. 즉, 도에서 자세히 도시하고 있지는 않지만, 이후 설명될 상기 제1전극 패드(130)와 이격 거리가 먼 곳, 정확하게 표현하면, 상기 제1전극 패드(130)와 제1오픈 영역(142)을 동일한 평면 상에 위치한다고 가정하고, 평면적으로 보았을 때, 제1전극 패드(130)와 가까운 곳에 위치한 상기 제1오픈 영역(142)(예를 들어 도 1에서 오른 쪽의 오픈 영역)의 오픈 면적에 비해, 상기 제2전극 패드(130)로부터 먼 곳에 위치한 제1오픈 영역(142)(예를 들어 도 1에서 왼쪽의 오픈 영역)의 오픈 면적을 더 크게 하도록 형성할 수 있다. 이는 상기 제1전극 패드(130)에서 가까운 곳에 위치한 제1오픈 영역(142)을 통해 상대적으로 많은 전류가 흐르게 되는데, 상기 제1전극 패드(130)에 가까운 제1오픈 영역(142)에 비해 상기 제1전극 패드(130)로부터 먼 곳에 위치한 제1오픈 영역(142)의 오픈 면적을 넓게 함으로써 발광 소자의 전체적인 전류 분산을 균일하게 하기 위해서이다.
상기 제1반사구조 패턴(140)은 상기에서 상술하는 바와 같이 상기 제2도전형 반도체층(126) 방향으로 진행하는 광을 반사시켜 상기 발광 다이오드(100)의 발광 효율을 높이는 역할을 하는 반면, 상기 제1오픈 영역(142)들은 상기 제2도전형 반도체층(126) 방향으로 진행하는 광을 통과시켜 상기 발광 다이오드(100)의 발광 효율을 낮추는 역할을 하므로 그 총 오픈 면적을 최소화, 즉 상기 오픈 영역(142)들을 최소화하는 것이 바람직하다. 그러나, 상기 제1오픈 영역(142)들은 이후 설명될 콘택층(150)과 제2도전형 반도체층(126)의 접촉면적을 결정하는 역할하므로, 상기 제1오픈 영역(142)들의 오픈 면적이 작은 경우, 상기 제2도전형 반도체층(126) 방향으로 진행하는 광이 반사될 가능성은 높아지는 반면, 상기 콘택층(150)과 제2도전형 반도체층(126)의 접촉면적을 감소시켜 상기 제2도전형 반도체층(126)으로 전원을 공급함에 있어 접촉 저항을 증가시키는 등의 문제점을 유발하므로 상기 제1오픈 영역(142)의 총 오픈 면적과 그 개수 및 그 크기를 적절히 조절하는 것이 바람직하다.
상기 콘택층(150)은 상기 제1반사구조 패턴(140)이 구비된 상기 성장 기판(110) 상에 구비될 수 있다. 상기 콘택층(150)은 상기 제1반사구조 패턴(140)의 오픈 영역(142)들을 통해 상기 반도체 구조체층(120)의 제2도전형 반도체층(126)의 표면과 접촉할 수 있다.
일반적으로 P형 반도체는 금속과의 오믹 콘택이 잘 이루어지지 않는데, 상기 콘택층(150)은 상기 반도체 구조체층(120)의 제2도전형 반도체층(126)이 P형 반도체로 이루어져 있을 경우, 상기 반도체 구조체층(120)의 제2도전형 반도체층(126)이 오믹 콘택을 잘 이룰 수 있는 물질로 구비될 수 있다. 상기 콘택층(150)은 ITO 등과 같은 투명 도전성 산화물(Transparent conductive oxide)을 포함하는 투명 콘택층으로 이루어질 수 있다. 상기 콘택층(150)은 500 내지 3000Å의 두께, 바람직하게는 1000Å의 두께로 이루어질 수 있다.
상기 제2반사구조 패턴(160)은 상기 콘택층(150) 상에 구비되되, 상기 제1반사구조 패턴(140)의 제1오픈 영역(142)을 덮도록 구비될 수 있다. 이때, 상기 제2반사구조 패턴(160)이 상기 제1오픈 영역(142)을 덮도록 구비된다는 의미는 도 1에 도시된 바와 같이 제2반사구조 패턴(160)은 상기 제1반사구조 패턴(140)이 없는 오픈 영역 상에 구비되어, 상기 활성층(124)에서 발생된 광이 상기 제1반사구조 패턴(140)에 반사되지 않고, 상기 제1오픈 영역(142)을 통과하여도 상기 제2반사구조 패턴(160)에 반사될 수 있도록 적어도 상기 제1오픈 영역(142)의 크기(즉, 너비 및 폭)와 동일하거나 조금 더 큰 크기로 상기 제2반사구조 패턴(160)이 구비될 수 있다는 것을 의미한다. 물론 상기 제2반사구조 패턴(160)은 상기 제1오픈 영역(142) 뿐만 아니라 상기 제1반사구조 패턴(140)의 일부도 덮는 형태로 구비될 수도 있다.
상기 제2반사구조 패턴(160)은 상기 콘택층(150)의 표면을 노출시키는 제2오픈 영역(162)을 복수 개 구비할 수 있다. 상기 제2오픈 영역(162)은 상기 콘택층(150)과 이후 설명될 제2반사층(184) 또는 제2전극 패드(170)를 전기적으로 연결하는 역할을 한다.
상기 제2반사구조 패턴(160)은 상기에서 상술하는 바와 같이 상기 활성층(124)에서 발생되어 상기 제2도전형 반도체층(126) 방향으로 진행한 광 중 상기 제1반사구조 패턴(140)에 반사되지 않고, 상기 제1오픈 영역(142)으로 진행한 광을 반사시키는 역할을 한다.
상기 제2반사구조 패턴(160)은 상기 제1반사구조 패턴(140)과 동일하게 굴절률이 서로 다른 적어도 두 층이 적어도 1회 반복하여 적층된 구조, 예컨대, 저굴절률층과 고굴절률층이 복수 회 반복하여 적층된 구조, 즉, DBR(Distributed Bragg Reflector)를 포함하여 구비될 수 있다. 이때, 상기 저굴절률층은 SiO2층 또는 Al2O3층으로 이루어질 수 있고, 상기 고굴절률층은 HfO2층, TiO2층, Nb2O5층, Ta2O3 또는 Si3N4층으로 이루어질 수 있다. 또한, 상기 제2반사구조 패턴(160)을 이루는 층들 각각은 λ/4n(여기서, 상기 λ는 광의 파장, 상기 n은 매질의 굴절률임)의 정수배가 되는 두께로 구비될 수 있다. 상기 제2반사구조 패턴(160)은 그 전체 두께가 3000Å 내지 10,000Å의 두께로 구비될 수 있다. 또한, 상기 제2반사구조 패턴(160)은 상기 제1반사구조 패턴(140)과 마찬가지로 표 1에 도시된 물질들로 이루어질 수 있다.
종래에는 상기 활성층(124)에서 발생된 광 중 상기 제2도전형 반도체층(126) 방향으로 진행하는 광은 콘택층에 흡수되거나 반사층 또는 전극 패드에서 전반사를 통해 소멸되어 외부 방향으로 추출되는 광량이 저하되는 문제점이 있었으나, 본 발명에서는 상기 제1반사구조 패턴(140), 콘택층(150) 및 제2반사구조 패턴(160)을 구비하여, 상기 제2도전형 반도체층(126)으로 진행하는 광을 넓은 파장 범위에서 높은 반사율을 가지는 제1반사구조 패턴(140)으로 반사시켜, 외부로 추출되는 광량을 늘릴 뿐만 아니라 광이 진행하는 층을 최소화하여 발광 효율이 높은 발광 다이오드(100)를 제공할 수 있다. 이와 동시에 본 발명은 상기 제1오픈 영역(142) 및 제2오픈 영역(162)을 구비하여 콘택층(150)을 통해 상기 제2도전형 반도체층(126)과 이후 설명될 제2반사층(184) 또는 제2전극 패드(170)와의 오믹 콘택이 원할하게 이루어지도록 하여 발광 효율이 높은 발광 다이오드(100)를 제공할 수 있다. 또한 본 발명은 상기 제2반사구조 패턴(160)이 상기 제1오픈 영역(142)을 통해 상기 제2반사층(184) 또는 제2전극 패드(170)로 향하는 광을 반사시킴으로써 상기 제2도전형 반도체층(126)으로 진행하는 광의 대부분을 높은 반사효율을 갖는 상기 제1반사구조 패턴(140) 또는 제2반사구조 패턴(160)으로 반사시켜 발광 효율이 높은 발광 다이오드(100)를 제공할 수 있다.
상기 제2반사층(184)은 상기 제2반사구조 패턴(160) 상에 구비될 수 있다. 상기 제2반사층(184)은 상기 제2반사구조 패턴(160)의 제2오픈 영역(162)을 통해 상기 콘택층(150)과 접촉하여 전기적으로 연결될 수 있다. 이때, 상기 제2반사층(184)은 상기 제2도전형 반도체층(126) 방향으로 진행하는 광을 반사시키는 역할을 할 수도 있으나, 상기 제2도전형 반도체층(126) 방향으로 진행하는 광의 반사는 상기 제1반사구조 패턴(140) 또는 제2반사구조 패턴(160)에서 이루어지므로 상기 제2반사층(184)은 생략될 수 있다.
상기 제2전극 패드(170)는 상기 제2반사층(184) 상에 구비될 수 있다. 상기 제2반사층(184)이 생략된 경우, 상기 제2반사구조 패턴(160) 상에 구비될 수 있으며, 상기 제2오픈 영역(162)을 통해 상기 콘택층(150)과 접촉하여 전기적으로 연결될 수 있다. 상기 제2전극 패드(170)는 단일층 또는 복수층으로 이루어질 수 있고, 상기 층들은 Ni, Cr, Ti, Al, Ag, Au 또는 이들의 화합물을 포함하여 이루어질 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 발광 다이오드를 도시한 단면도이다.
도 2를 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 발광 다이오드(200)는 반도체 구조체층(220), 제1전극 패드(230), 제1반사구조 패턴(240), 콘택층(250), 제2반사구조 패턴(260), 제2전극 패드(270) 및 도전성 기판(280)을 포함할 수 있다.
상기 반도체 구조체층(220)은 제1도전형 반도체층(222), 활성층(224) 및 제2도전형 반도체층(226)을 포함할 수 있다. 또한, 상기 반도체 구조체층(220)은 초격자층(미도시) 또는 전자 브로킹층(미도시)을 더 포함할 수 있다. 이때, 상기 반도체 구조체층(220)은 상기 활성층(224)을 제외한 다른 층들은 생략될 수 있다.
이때, 상기 활성층(224), 제2도전형 반도체층(226), 초격자층(미도시) 또는 전자 브로킹층(미도시)은 도 1을 참조하여 설명한 본 발명의 일 실시 예에 따른 발광 다이오드(100)의 상기 활성층(124), 제2도전형 반도체층(126), 초격자층(미도시) 또는 전자 브로킹층(미도시)과 비교하여 메사 식각이 이루어지지 않았다는 점을 제외하고는 동일하므로 자세한 설명은 생략한다.
또한, 상기 제1도전형 반도체층(222)은 상기 제1도전형 반도체층(122)과 비교하여 상기 제1도전형 반도체층(222)의 일 표면이 외부로 노출되고, 상기 제1도전형 반도체층(222)의 일 표면의 일정 위치 상에 이후 설명될 제1전극 패드(230)가 구비되고, 상기 제1전극 패드(230)가 구비되지 않은 일 표면의 다른 영역에는 요철(222a)을 구비하고 있다는 점에서 차이가 있을 뿐 다른 점은 동일하므로 자세한 설명은 생략한다.
상기 요철(222a)은 상기 반도체 구조체층(220)의 활성층(224)에서 생성된 광이 상기 제1도전형 반도체층(222)을 통해 외부로 방출될 때, 상기 제1도전형 반도체층(222)의 계면에서 내부로 전반사되어 손실되는 광(290)을 줄여주는 역할을 한다. 상기 요철(222a)은 광의 특성상, 광이 서로 다른 굴절률을 가지는 두 매질 사이를 통과할 때, 즉, 상기 제1도전형 반도체층(222)에서 외부(즉, 대기중)로 진행할 때, 그 경계면(즉, 상기 제1도전형 반도체층(222)과 외부의 경계면)에서 반사와 투과가 일어나는데, 상기 반사를 최소화하여 상기 제1도전형 반도체층(222)을 통해 외부로 방출되는 광량을 증가시켜 발광효율을 높이는 역할을 한다.
상기 제1전극 패드(230)는 상기 제1도전형 반도체층(222)의 일 표면, 도 2에 도시된 바와 같이 상기 제1도전형 반도체층(222)의 하부 표면의 일정 영역 상에 구비될 수 있다. 상기 제1전극 패드(230)는 본 발명의 일 실시 예에 따른 발광 다이오드(100)의 제1전극 패드(130)와 비교하여 그 구비 위치만 상이할 뿐 물질 및 기능 등은 동일하므로 자세한 설명은 생략한다.
상기 제1반사구조 패턴(240), 콘택층(250) 및 제2반사구조 패턴(260)은 상기 제2도전형 반도체층(226) 상에 구비될 수 있다. 상기 제1반사구조 패턴(240)은 상기 제2도전형 반도체층(226)의 일정 영역을 노출시키는 제1오픈 영역을 복수 개 구비할 수 있고, 상기 제2반사구조 패턴(260)은 상기 콘택층(250)의 일정 영역을 노출시키는 제2오픈 영역을 복수 개 구비할 수 있다. 이때, 상기 제1반사구조 패턴(240), 제1오픈 영역(242), 콘택층(250), 제2반사구조 패턴(260) 및 제2오픈 영역(262)은 본 발명의 일 실시 예에 따른 발광 다이오드(100)의 상기 제1반사구조 패턴(140), 제1오픈 영역(142), 콘택층(150), 제2반사구조 패턴(160) 및 제2오픈 영역(162)과 그 구조, 형성 물질 또는 기능이 동일하므로 자세한 설명은 생략한다.
이때, 상기 제1반사구조 패턴(240)은 본 발명의 일 실시 예에 따른 발광 당오드(100)의 제1반사구조 패턴(140)과 마찬가지로, 도 2 에 도시하고 있는 바와 같이 상기 반도체 구조체층(220)의 활성층(224)에서 발생된 광 중 상기 제2도전형 반도체층(226) 방향으로 진행한 광을 상기 제1도전형 반도체층(226) 방향으로 반사시켜,외부로 추출되는 광(190)의 광량을 높이는 역할, 즉, 발광 다이오드(200)의 발광 효율을 높이는 역할을 한다.
이때, 상기 제1오픈 영역(242)은 본 발명의 일 실시 예에 따른 발광 다이오드(100)의 제1오픈 영역(142)과 마찬가지로 도에서 자세히 도시하고 있지 않지만, 그 오픈 영역의 면적을 달리하여 형성할 수 있다. 즉, 상기 제1전극 패드(230)와 이격 거리가 먼 곳, 즉, 상기 제1전극 패드(230)와 제1오픈 영역(242)을 동일한 평면 상에 위치한다고 가정하고, 평면적으로 보았을 때, 제1전극 패드(230)와 가까운 곳에 위치한 상기 제1오픈 영역(242)(예를 들어 도 2에서 중앙 부분에 위치한 오픈 영역)의 오픈 면적에 비해, 상기 제2전극 패드(230)로부터 먼 곳에 위치한 제1오픈 영역(242)(예를 들어 도 1에서 오른쪽 또는 왼쪽의 양측 가장자리에 위치한 오픈 영역)의 오픈 면적을 더 크게 하도록 형성할 수 있다. 이는 상기에서도 상술하는 바와 같이 상기 제1전극 패드(230)로부터 먼 곳에 위치한 제1오픈 영역(242)의 오픈 면적을 넓게 함으로써 발광 소자의 전체적인 전류 분산을 균일하게 하기 위해서이다.
상기 도전성 기판(280)은 상기 제2반사구조 패턴(260) 상에 구비될 수 있다. 상기 도전성 기판(280)은 도전성의 금속 물질로 이루어질 수 있다.
상기 도전성 기판(280)과 상기 제2반사구조 패턴(260) 사이에는 반사층(282) 및 접착층(284)을 더 포함할 수 있다. 상기 반사층(282)은 제2반사층(184)과 동일하므로 자세한 설명은 생략한다.
상기 접착층(284)은 상기 반사층(282) 또는 제2반사구조 패턴(260)과 상기 도전성 기판(280)을 접합하는 역할을 한다. 상기 접착층(284)과 상기 반사층(282) 또는 제2반사구조 패턴(260)에는 확산 방지층(미도시)을 더 포함할 수 있으며, 상기 확산 방지층(미도시)은 상기 접착층(284)을 이루는 물질이 상기 반사층(282)으로 확산되는 것을 방지하여 상기 접착층(284)을 이루는 물질에 의해 상기 반사층(282)이 오염되는 것을 방지한다.
상기 제2전극 패드(270)는 상기 도전성 기판(280)의 표면 중 상기 반사층(282) 또는 제2반사구조 패턴(260)과 접착하는 표면의 반대측 표면 상에 구비될 수 있다. 이때, 상기 제2전극 패드(270)와 상기 반사층(282)을 포함하며, 이들 층 사이에 개재된 층들, 예컨대, 접착층(284) 등은 전기 도전성 물질로 이루어질 수 있다.
상기 제2전극 패드(270)는 본 발명의 일 실시 예에 따른 발광 다이오드(100)의 제2전극 패드(170)와 비교하여 그 구비 위치만 차이가 있을 뿐 그 외 기능 또는 이루는 물질 등은 동일하므로 자세한 설명은 생략한다.
도 3 내지 도 6은 본 발명의 일 실시 예에 따른 발광 다이오드를 제조하는 방법을 도시한 단면도들이다.
도 3을 참조하여 설명하면, 우선 성장 기판(110)을 준비한다. 상기 성장 기판(110)은 반도체층들을 성장할 수 있는 어떠한 기판이여도 무방하며, 사파이어 기판, SiC 기판, 스피넬 기판 등 특별히 제한되지 않을 수 있으나, 바람직하게는 사파이어 기판일 수 있다.
이때, 도 3에서 도시하고 있지는 않지만, 상기 성장 기판(110)은 그 타측 표면에 PSS 패턴(112)이 미리 구비된 기판일 수도 있다.
이어서, 상기 성장 기판(110)의 일측 표면 상에 버퍼층(114), 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)을 포함하는 복수의 반도체층을 형성할 수 있다. 이때, 상기 제1도전형 반도체층(122)과 활성층(124) 사이에 초격자층(미도시), 상기 활성층(124)와 제2도전형 반도체층(126) 사이에 전자 브로킹층(미도시)를 더 포함하여 형성할 수 있다.
상기 반도체층들은 엑피텍셜 성장법으로 성장시킬 수 있으며, PECVD(plasma enhanced chemical vapor deposition) 또는 MOCVD(metal organic chemical vapor deposition) 등과 같은 화학적 기상 증착 장치를 이용하여 연속적으로 성장시킬 수 있다.
이어서, 적어도 상기 제2도전형 반도체층(126) 및 활성층(124)의 일부를 식각하여 상기 제1도전형 반도체층(122)의 일부를 노출시키는 메사 식각(Mesa etching) 공정을 실시하여 그 일부가 표면을 노출한 제1도전형 반도체층(122), 활성층(124) 및 제2도전형 반도체층(126)을 포함하는 반도체 구조체층(120)을 형성할 수 있다. 이때, 상기 메사 식각 시 상기 제1도전형 반도체층(122)의 일부도 식각될 수 있다.
이때, 본 발명의 일 실시 예에서는 상기 성장 기판(110) 상에 상기 반도체층들을 형성한 후 메사 식각 공정을 먼저 실시하여 상기 반도체 구조체층(120)을 형성한 후, 이후 공정을 진행하는 것으로 도시하고 설명하고 있으나, 상기 반도체층들을 형성한 후, 상기 메사 식각 공정을 실시하지 않고, 이후 설명되는 제1반사구조 패턴(140), 콘택층(150) 및 제2반사구조 패턴(160)을 상기 반도체층들 상에 형성한 후, 상기 제2도전형 반도체층(126) 및 활성층(124)의 일부를 식각하는 메사 식각 공정에서 상기 제1반사구조 패턴(140), 콘택층(150) 및 제2반사구조 패턴(160)의 일부도 동시에 식각하는 공정으로 진행할 수 있음을 밝혀 둔다.
도 4를 참조하여 설명하면, 이어서, 상기 제2도전형 반도체층(126) 상에 제1반사구조 패턴(140)을 형성한다.
상기 제1반사구조 패턴(140)은 상기 제2도전형 반도체층(126) 상에 저굴절률층(미도시)과 고굴절률층(미도시)을 교대로 적어도 1회 이상 적층한 후, 상기 제1오픈 영역(142)을 형성하는 패터닝 공정을 진행하여 형성할 수 있다.
이때, 상기 저굴절률층은 SiO2층 또는 Al2O3층으로 이루어질 수 있고, 상기 고굴절률층은 HfO2층, TiO2층, Nb2O5층, Ta2O3 또는 Si3N4층으로 이루어질 수 있다.
상기 저굴절률층 및 고굴절률층은 상기 제1반사구조 패턴(140)이 반사하고자 하는 광의 파장에 따라 적절한 물질 또는 두께로 형성할 수 있다. 또한 상기 제1반사구조 패턴(140)이 넓은 범위의 파장대의 광을 반사하고자하는 경우, 상기 저굴절률층 및 고굴절률층을 복수 회 반복하여 적층하되, 각 층의 두께 또는 물질을 다르게 하여 넓은 범위의 파장대의 광을 반사할 수 있도록 형성할 수도 있다.
도 5를 참조하여 설명하면, 이어서, 상기 제1반사구조 패턴(140)이 형성된 성장 기판(110) 상에 콘택층(150)을 형성한다. 상기 콘택층(150)은 ITO 등과 같은 투명 도전성 산화물로 이루어질 수 있다. 이때, 상기 콘택층(150)은 상기 제1반사구조 패턴(140)의 제1오픈 영역(142)을 통해 상기 제2도전형 반도체층(126)의 표면과 접촉한다.
이어서, 상기 콘택층(150) 상에 제2반사구조 패턴(160)을 형성한다. 상기 제2반사구조 패턴(160)은 상기 콘택층(150) 상에 저굴절률층(미도시)과 고굴절률층(미도시)을 교대로 적어도 1회 이상 적층한 후, 상기 제2오픈 영역(162)을 형성하는 패터닝 공정을 진행하여 형성할 수 있다.
이때, 상기 제2반사구조 패턴(160)을 형성하기 위한 패터닝 공정은 상기 제1반사구조 패턴(140)의 제1오픈 영역(142)의 위치 및 크기를 감안하여 실시한다. 즉, 상기 제2반사구조 패턴(160)은 적어도 상기 제1오픈 영역(142)을 덮도록, 바꾸어 말하면 상기 제2오픈 영역(162)과 상기 제1오픈 영역(142)은 서로 겹쳐지 않도록 형성한다.
이때, 상기 저굴절률층은 SiO2층 또는 Al2O3층으로 이루어질 수 있고, 상기 고굴절률층은 HfO2층, TiO2층, Nb2O5층, Ta2O3 또는 Si3N4층으로 이루어질 수 있다.
상기 저굴절률층 및 고굴절률층은 상기 제2반사구조 패턴(160)이 반사하고자 하는 광의 파장에 따라 적절한 물질 또는 두께로 형성할 수 있다. 또한 상기 제2반사구조 패턴(160)이 넓은 범위의 파장대의 광을 반사하고자하는 경우, 상기 저굴절률층 및 고굴절률층을 복수 회 반복하여 적층하되, 각 층의 두께 또는 물질을 다르게 하여 넓은 범위의 파장대의 광을 반사할 수 있도록 형성할 수도 있다.
도 6을 참조하여 설명하면, 이어서, 상기 제1도전형 반도체층(122) 상에는 제1반사층(182) 및 제1전극 패드(130)를 형성하고, 상기 제2반사구조 패턴(160) 상에는 제2반사층(184) 및 제2전극 패드(170)를 형성할 수 있다.
상기 반사층들(182,184) 및 전극 패드들(130,170)은 상기 성장 기판(110) 상에 상기 반사층들(182,184) 및 전극 패드들(130,170)을 형성하는 물질을 순차적으로 적층한 후 이를 패터닝하여 형성할 수도 있고, 상기 반사층들(130,170)을 먼저 형성한 후, 상기 반사층들(182,184) 상에 스터드 범프(stud bump)를 형성하여 상기 전극 패드들(130,170)을 형성할 수도 있다. 이때, 상기 반사층들(182,184)은 생략될 수 있다.
이어서, 상기 성장 기판(110)의 타측 표면에 PSS 공정을 실시하여 PSS 패턴(112)을 형성하는 공정을 진행하여 본 발명의 일 실시 예에 따른 발광 다이오드(100)를 형성할 수 있다. 상기 PSS 공정은 상기 성장 기판(110)의 일측 표면은 보호막을 형성하여 보호하고, 상기 성정 기판(110)의 타측 표면 상에 금속층을 형성한 후 열처리를 수행하여 상기 금속층을 다수 개의 금속 나노섬(metal nano-island)으로 형성하고, 상기 금속 나노섬을 새도우 마스크로 이용하여 상기 성장 기판의 타측 표면을 부분적으로 식각함으로써 이루어질 수 있다.
도 7 내지 도 9는 본 발명의 다른 실시 예에 따른 발광 다이오드를 제조하는 방법을 도시한 단면도들이다.
도 7를 참조하여 설명하면, 우선 성장 기판(210)을 준비한다.
이어서, 상기 성장 기판(210) 상에 버퍼층(214), 제1형 반도체층(222), 활성층(224) 및 제2형 반도체층(226)을 포함하는 반도체 구조체층(220), 제1오픈 영역(242)들을 구비한 제1반사구조 패턴(240), 콘택층(250), 제2오픈 영역(262)을 구비한 제2반사구조 패턴(260), 반사층(282) 및 접착층(284)을 순차적으로 형성한다.
이때, 상기 버퍼층(214), 제1형 반도체층(222), 활성층(224) 및 제2형 반도체층(226)을 포함하는 반도체 구조체층(220), 제1오픈 영역(242)들을 구비한 제1반사구조 패턴(240), 콘택층(250), 제2오픈 영역(262)을 구비한 제2반사구조 패턴(260) 및 반사층(282)을 형성하는 방법은 본 발명의 일 실시 예에 따른 발광 다이오드 제조 방법을 도시하고 있는 도 3 내지 도 5를 참조하여 설명한 상기 버퍼층(114), 제1형 반도체층(122), 활성층(124) 및 제2형 반도체층(126)을 포함하는 반도체 구조체층(120), 제1오픈 영역(142)들을 구비한 제1반사구조 패턴(140), 콘택층(150), 제2오픈 영역(162)을 구비한 제2반사구조 패턴(160) 및 제2반사층(184)을 형성하는 방법과 비교하여 상기 반도체 구조체층(220)을 형성한 후, 메사 식각을 진행하지 않는다는 점을 제외하고는 동일하므로 자세한 설명은 생략한다.
상기 접착층(284)을 형상하는 공정은 필름 형태의 접착층(284)을 상기 제2반사구조 패턴(160) 또는 제2반사층(184) 상에 부착하거나, 상기 제2반사구조 패턴(160) 또는 제2반사층(184) 상에 접착 물질을 형성함으로써 형성할 수 있다.
도 8을 참조하여 설명하면, 상기 성장 기판(210) 상에 상기 반도체 구조체층(220)을 포함하는 복수의 층들을 형성하는 공정과는 별도로 도전성 기판(280)을 준비한다.
이어서, 상기 도전성 기판(280)과 성장 기판(210), 바람직하게는 상기 도전성 기판(280)과 상기 접착층(284)을 접착하여 상기 도전성 기판(280)과 성장 기판(210)을 결합한다.
도 9을 참조하여 설명하면, 상기 도전성 기판(280)과 성장 기판(210)이 결합된 상태에서 상기 성장 기판(210)을 리프트 오프(lift-off)법, 바람직하게는 레이저 리프트 오프(laser lift-off)법을 이용하여 분리한다.
이때, 상기 성장 기판(210)을 분리하면서, 또는 분리 후 상기 버퍼층(214)이 상기 제1도전형 반도체층(222)의 표면 상에 잔류하는 경우, 이를 제거할 수도 있다. 물론, 도에서 도시하고 있지는 않지만 상기 버퍼층(214)을 제거하지 않고 잔류시킬 수도 있다.
이어서, 상기 제1도전형 반도체층(222)의 일정 영역 상에 제1전극 패드(230)를 형성하고, 상기 도전성 기판(280)의 표면들 중 상기 접착층(284)과 접착하지 않는 표면 상에 제2전극 패드(270)를 형성하는 공정을 진행할 수 있다.
이어서, 상기 제1도전형 반도체층(222)의 표면, 바람직하게는 상기 제1전극 패드(230)가 형성되지 않은 영역의 표면에 요철(222a)을 형성하는 공정을 진행할 수 있다. 이때, 상기 요철(222a)을 형성하는 공정은 상기 제1도전형 반도체층(222)의 표면을 PEC(photoelecrochemical) 식각법 또는 샌드 블라스트(sand blast)법 등을 이용하는 공정일 수 있다. 이때, 상기 제1도전형 반도체층(222)의 표면 상에 상기 제1전극 패드(230)를 먼저 형성하고, 상기 요철(222a)을 형성하는 것으로 기술하고 있으나, 상기 요철(222a)을 먼저 형성한 후, 상기 제2전극 패드(230)를 형성할 수도 있다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
110, 210 : 성장 기판 120, 220 : 반도체 구조체층
130, 230 : 제1전극 패드 140, 240 : 제1반사구조 패턴
142, 242 : 제1오픈 영역 150, 250 : 콘택층
160, 260 : 제2반사구조 패턴 162, 262 : 제2오픈 영역
170, 270 : 제2전극 패드 280 : 도전성 기판

Claims (22)

  1. 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체층;
    상기 제2도전형 반도체층 상에 구비되며, 상기 제2도전형 반도체층의 표면을 노출시키는 제1오픈 영역을 복수 개 구비한 제1반사구조 패턴;
    상기 제1반사구조 패턴이 구비된 제2도전형 반도체층 상에 구비되되, 상기 제1오픈 영역을 통해 상기 제2도전형 반도체층과 접촉하는 콘택층; 및
    상기 콘택층 상에 구비되며, 상기 콘택층의 표면을 노출시키는 제2오픈 영역을 복수 개 구비하되, 적어도 상기 제1오픈 영역들은 덮는 제2반사구조 패턴;을 포함하는 발광 다이오드.
  2. 청구항 1에 있어서, 상기 제2반사구조 패턴의 크기는 상기 제1오픈 영역을 통과한 광이 상기 제2반사구조 패턴에서 반사되도록 상기 제1오픈 영역의 크기와 동일하거나 더 큰 발광 다이오드.
  3. 청구항 1에 있어서, 상기 제1반사구조 패턴 또는 제2반사구조 패턴은 DBR(Distributed Bragg Reflector)을 포함하여 이루어지는 발광 다이오드.
  4. 청구항 1에 있어서, 상기 제1반사구조 패턴 또는 제2반사구조 패턴 각각은 굴절률이 서로 다른 적어도 두 층이 적어도 1회 반복하여 적층되어 있으며, 각 층은 λ/4n(여기서, 상기 λ는 광의 파장, 상기 n은 매질의 굴절률임)의 정수배가 되는 두께인 발광 다이오드.
  5. 청구항 4에 있어서, 상기 제1반사구조 패턴 또는 제2반사구조 패턴 각각은 저굴절률층과 고굴절률층이 적어도 1회 반복하여 적층되어 있으며, 상기 저굴절률층은 SiO2층 또는 Al2O3층이고, 상기 고굴절률층은 HfO2층, TiO2층, Nb2O5층, Ta2O3 또는 Si3N4층인 발광 다이오드.
  6. 청구항 1에 있어서, 상기 발광 다이오드는 성장 기판을 구비하며,
    상기 반도체 구조체층은 상기 성장 기판의 일측 표면 상에 구비되되, 상기 제2도전형 반도체층 및 활성층은 메사 식각되어 상기 제1도전형 반도체층의 일부가 노출되어 구비된 발광 다이오드.
  7. 청구항 6에 있어서, 상기 발광 다이오드는
    상기 제1도전형 반도체층의 노출된 일부 상에 구비된 제1전극 패드; 및
    상기 제2오픈 영역을 통해 노출된 상기 콘택층과 전기적으로 접촉하는 제2전극 패드를 더 포함하는 발광 다이오드.
  8. 청구항 7에 있어서, 상기 제2반사구조 패턴과 제2전극 패드 사이에 구비된 반사층을 더 포함하며, 상기 반사층은 상기 제2오픈 영역을 통해 노출된 상기 콘택층과 접촉하는 발광 다이오드.
  9. 청구항 6에 있어서, 상기 성장 기판의 타측 표면은 PSS(Patterned Sapphire Substrate) 패턴을 구비한 발광 다이오드.
  10. 청구항 1에 있어서, 상기 발광 다이오드는 도전성 기판을 더 포함하며,
    상기 도전성 기판은 상기 제2반사구조 패턴 상에 구비된 발광 다이오드.
  11. 청구항 10에 있어서, 상기 발광 다이오드는 상기 도전성 기판과 제2반사구조 패턴 사이에 구비된 접착층을 더 포함하며, 상기 도전성 기판과 제2반사구조 패턴은 상기 접착층에 의해 결합된 발광 다이오드.
  12. 청구항 10에 있어서, 상기 발광 다이오드는
    상기 제1도전형 반도체층 상에 구비된 제1전극 패드; 및
    상기 도전성 기판 상에 구비된 제2전극 패드를 더 포함하는 발광 다이오드.
  13. 청구항 12에 있어서, 상기 발광 다이오드는
    상기 제1전극 패드가 형성되지 않은 상기 제1도전형 반도체층의 표면에 구비된 요철을 더 포함하는 발광 다이오드.
  14. 청구항 7 또는 청구항 12에 있어서,
    상기 제1오픈 영역은 평면상에서 상기 제1전극 패드와의 거리가 먼 곳에 위치한 제1오픈 영역은 상기 제1전극 패드와의 거리가 가까운 곳에 위치한 제1오픈 영역에 비해 그 오픈 영역의 면적이 더 큰 발광 다이오드.
  15. 성장 기판을 준비하는 단계;
    상기 성장 기판의 일측 표면 상에 그 일부가 노출된 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 반도체 구조체층을 형성하는 단계;
    상기 제2도전형 반도체층 상에 제1오픈 영역을 복수 개 구비한 제1반사구조 패턴을 형성하는 단계;
    상기 제1반사구조 패턴 상에 형성하되, 상기 제1오픈 영역을 통해 상기 제2도전형 반도체층과 접촉하는 콘택층을 형성하는 단계; 및
    상기 콘택층 상에 형성하되, 상기 콘택층의 표면을 노출시키는 제2오픈 영역을 복수 개 구비하며, 적어도 상기 제1오픈 영역들을 덮는 제2반사구조 패턴을 형성하는 단계를 포함하는 발광 다이오드 제조 방법.
  16. 청구항 15에 있어서, 상기 발광 다이오드 제조 방법은
    상기 제1도전형 반도체층 상에 제1전극 패드를 형성하고, 상기 제2반사구조 패턴 상에 형성하되 상기 제2오픈 영역들을 통해 상기 콘택층과 전기적으로 접촉하는 제2전극 패드를 형성하는 단계를 더 포함하는 발광 다이오드 제조 방법.
  17. 청구항 16에 있어서, 상기 제1전극 패드 및 제2전극 패드를 형성하기 이전에, 상기 제2반사구조 패턴 상에 반사층을 형성하는 단계를 더 포함하는 발광 다이오드 제조 방법.
  18. 청구항 16에 있어서, 상기 제1전극 패드 및 제2전극 패드를 형성한 후, 상기 성장 기판의 타측 표면에 PSS 패턴을 형성하는 단계를 더 포함하는 발광 다이오드 제조 방법.
  19. 청구항 15에 있어서, 상기 발광 다이오드 제조 방법은
    도전성 기판을 준비하는 단계;
    상기 제2반사구조 패턴 상에 접착층을 형성하는 단계;
    상기 도전성 기판과 성장 기판을 상기 접착층을 이용하여 결합하는 단계; 및
    상기 성장 기판을 상기 제1도전형 반도체층과 분리하는 단계를 더 포함하는 발광 다이오드 제조 방법.
  20. 청구항 19에 있어서, 상기 접착층을 형성하기 이전에, 상기 제2반사구조 패턴 상에 반사층을 형성하는 단계를 더 포함하는 발광 다이오드 제조 방법.
  21. 청구항 19에 있어서, 상기 제1도전형 반도체층 상에 제1전극 패드를 형성하고, 상기 도전성 기판 상에 제2전극 패드를 형성하는 단계를 더 포함하는 발광 다이오드 제조 방법.
  22. 청구항 21에 있어서, 상기 제1도전형 반도체층 상에 제1전극 패드를 형성하기 이전 또는 이후에, 상기 제1전극 패드가 구비되는 상기 제1도전형 반도체층의 표면을 제외한 다른 표면에 요철을 형성하는 단계를 더 포함하는 발광 다이오드 제조 방법.
KR1020110044337A 2011-05-12 2011-05-12 발광 다이오드 및 그의 제조 방법 KR101812745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110044337A KR101812745B1 (ko) 2011-05-12 2011-05-12 발광 다이오드 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044337A KR101812745B1 (ko) 2011-05-12 2011-05-12 발광 다이오드 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120126496A KR20120126496A (ko) 2012-11-21
KR101812745B1 true KR101812745B1 (ko) 2017-12-27

Family

ID=47511811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044337A KR101812745B1 (ko) 2011-05-12 2011-05-12 발광 다이오드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101812745B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772117B (zh) * 2015-02-17 2022-07-21 新世紀光電股份有限公司 發光二極體晶片
US20230352619A1 (en) * 2022-04-25 2023-11-02 Seoul Viosys Co., Ltd. Light emitting device and light emitting module having the same
CN115000269B (zh) * 2022-06-07 2024-03-01 淮安澳洋顺昌光电技术有限公司 一种发光二极管及发光二极管封装件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272592A (ja) 2009-05-19 2010-12-02 Panasonic Electric Works Co Ltd 半導体発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272592A (ja) 2009-05-19 2010-12-02 Panasonic Electric Works Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
KR20120126496A (ko) 2012-11-21

Similar Documents

Publication Publication Date Title
TWI464914B (zh) 發光二極體
US8614458B2 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
US8575627B2 (en) Semiconductor light emitting element having barriers which prevent forward current in a semiconductor film thereof
JP6347600B2 (ja) 高効率発光ダイオード
JP4957130B2 (ja) 発光ダイオード
TWI795364B (zh) 發光器件及其形成之方法
US10164154B2 (en) Semiconductor light emitting device
KR101812745B1 (ko) 발광 다이오드 및 그의 제조 방법
US9362458B2 (en) Light emitting diode and method of fabricating the same
JP2009059851A (ja) 半導体発光ダイオード
US11658265B2 (en) Method of manufacturing light emitting diodes and light emitting diode
CN113875032B (zh) 一种发光二极管及制作方法
JP5455852B2 (ja) 化合物系半導体発光素子およびその製造方法
KR101814283B1 (ko) 복수 n 콘택 구조가 구비된 발광 다이오드 소자
TW201415666A (zh) 半導體元件
JP2013033921A (ja) 窒化物系発光ダイオード素子およびその製造方法
KR100756842B1 (ko) 광추출용 컬럼들을 갖는 발광 다이오드 및 그것을 제조하는방법
US20230016028A1 (en) Semiconductor light-emitting component and light-emitting device
JP7227476B2 (ja) 発光装置及びその製造方法
KR102189614B1 (ko) 초격자를 갖는 iii-p 발광 디바이스
CN117637961A (zh) 一种红外发光二极管和发光装置
KR101309258B1 (ko) 발광 다이오드 및 그 제조 방법
KR101115537B1 (ko) 고효율 반도체 발광소자
CN117293243A (zh) 微发光元件及其制造方法、发光模块
KR101337614B1 (ko) 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant