JP4440928B2 - 発光素子とその製造方法 - Google Patents

発光素子とその製造方法 Download PDF

Info

Publication number
JP4440928B2
JP4440928B2 JP2006524537A JP2006524537A JP4440928B2 JP 4440928 B2 JP4440928 B2 JP 4440928B2 JP 2006524537 A JP2006524537 A JP 2006524537A JP 2006524537 A JP2006524537 A JP 2006524537A JP 4440928 B2 JP4440928 B2 JP 4440928B2
Authority
JP
Japan
Prior art keywords
semiconductor
insulating layer
light emitting
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006524537A
Other languages
English (en)
Other versions
JP2007503718A (ja
Inventor
健一郎 田中
雅男 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Publication of JP2007503718A publication Critical patent/JP2007503718A/ja
Application granted granted Critical
Publication of JP4440928B2 publication Critical patent/JP4440928B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Description

本発明は、半導体発光素子とその製造方法に関する。
従来、発光ダイオードからなる半導体発光素子を基板に実装する技術として、ワイヤーボンディングやフリップチップ実装などの実装技術がある。これらの技術は、高精度な位置決めが必要であり、表面実装技術を用いて一括実装できる構造を持つ発光素子が望まれている。
ところで、最近、応用の著しい半導体発光素子として窒化物半導体を用いた発光素子がある。この発光素子はサファイア基板上に半導体を積層して形成されるので、発光素子からの光取り出しは、サファイア基板を透過して行われる。しかし、半導体薄膜とサファイア基板との屈折率の差、さらにサファイア基板とサファイア基板外雰囲気との屈折率の差により、一部の光がチップ内部に閉じ込められ、熱となって失われる。また、サファイア基板を透過せずにサファイヤ基板の反対側の半導体面から光を取り出す場合、サファイア基板を介して実装されるので、サファイア基板の介在によって熱の放熱効率が悪化する。そこで、サファイア基板を除去し、除去した部分にヒートシンクを張り合わせる技術が提案されている（例えば、特許文献１参照）。
上述のサファイア基板を除去する技術を説明する。この技術は複数のレーザダイオードの集合体であるレーザダイオードアレイの製造に用いられている。ＦＩＧ．１９Ａ〜１９Ｆは一連のレーザダイオードアレイ製造プロセスを示す。ＦＩＧ．１９Ａに示すように、サファイア基板１０１の上に、薄膜層による半導体１０２と電極１２１とからなるレーザダイオードアレイを形成する。次に、ワックス１０３を表面に備えた支持基板１０４を用いて、ＦＩＧ．１９Ｂに示すように、サファイア基板１０１とは反対の面である、電極１２１の面をワックス１０３に付着させ、サファイア基板を含めて保持する。
この状態で、サファイア基板１０１を通してレーザ光１０５を半導体１０２に照射することにより、半導体１０２の表面に予め形成した薄いＧａＮ層をＧａメタルとＮ２に分解して、ＦＩＧ．１９Ｃに示すように、サファイア基板１０１が半導体１０２から分離除去される。
続いて、ＦＩＧ．１９Ｄに示すように、サファイア基板を除去した半導体１０２の面にメタル層１０６を形成し、また、メタル層１０７を表面に形成した熱伝導性基板１０８を準備する（金属基板の場合メタル層は不要）。次に、ＦＩＧ．１９Ｅに示すように、半導体１０２と熱伝導性基板（ヒートシンク）１０８とを、各メタル層のところで、はんだ結合層１０９を形成して熱的接合を行う。この後、ＦＩＧ．１９Ｆに示すように、ワックス１０３を溶融させて、熱伝導性基板１０８に保持された、半導体１０２と電極１２１からなるレーザダイオードアレイが得られる。
このように、サファイア基板を除去して、サファイア基板があったところに導電性基板を取り付けることで、アレイ中の全レーザダイオードに対して共通の裏面コンタクトを形成することができる。また、より効果的にヒートシンクを用いることができる。サファイア基板を除去する技術は、レーザダイオードに限らず発光ダイオード（ＬＥＤ）からなる半導体発光素子においても適用することが可能である。
特開２０００−１９６１９７号公報
しかしながら、上述したＦＩＧ．１９Ａ〜１９Ｆや特許文献に示されるようなサファイア基板の除去や電極形成、ヒートシンク接合の方法においては、多工程の処理が必要であり、また、支持基板の準備などによりコストが高くなる。また、光取り出しが電極形成面から行われるので発光素子の発光効率が低いという問題がある。
本発明は、上記課題を解消するものであって、一括表面実装が可能であり、発光効率が高く、安価に製造できる発光素子とその製造方法を提供することを目的とする。
上記課題を達成するために、本発明は、ｐ型及びｎ型窒化物半導体層を積層して形成した発光素子において、前記各半導体層に電流を注入するための半導体面電極と、前記各半導体層を保持するための絶縁層と、前記絶縁層の前記半導体層がある面とは反対側の面に設けた、発光素子をはんだで基板に実装するための実装面電極と、を備え、一方の半導体層は他方の半導体層が積層していない非積層部を持ち、前記一方の半導体層に積層された半導体面電極は前記非積層部に積層されており、前記実装面電極と前記半導体面電極とを導通させるＶＩＡが前記絶縁層に形成され、前記半導体面電極、絶縁層、及び実装面電極は、前記積層された半導体層の一方の面に順に積層され、前記積層された半導体層の他方の面は光取出し面であって当該半導体層面には介在物がなく、その面の外形が前記絶縁層の外形と一致している発光素子である。
このような構成によれば、ＶＩＡを用いて半導体面電極に導通させた実装面電極を絶縁層の表面に設けているので、ワイヤボンディングやフリップチップ実装などの半導体実装技術を用いることなく、プリント基板工程における表面実装技術を用いて、この実装面電極により発光素子を実装することができる。また、光取り出し面となる半導体層の他方の面には通常存在するサファイア基板や電極などの介在物がなく、半導体層から光を直接外部に効率よく取り出すことができる。
本発明は、上述の改良された発明において、前記絶縁層は、樹脂、セラミックス、及びシリコンのいずれか１つからなるものである。
このような構成によれば、製造コストや製品性能に合わせて絶縁層材料を選択した発光素子が得られる。
本発明は、上述の改良された発明において、前記ＶＩＡ内部を導電性材料により埋めているものである。
このような構成によれば、一般に導電性材料は熱伝導性が良いことから、発光部である半導体層の発熱をＶＩＡ内部の導電性材料を介して実装基板へと効率よく放熱することができ、発光素子の熱負荷の低減、安定な発光、発光素子の長寿命化などが図られる。
本発明は、上述の改良された発明において、前記半導体層の表面又は内部に蛍光体を配置しているものである。
このような構成によれば、発光素子から発せられた光を効率よく蛍光体で色調変換することができる。また、樹脂などにより発光素子を封止する場合、封止樹脂に蛍光体を分散させる場合よりも封止樹脂の劣化を低減できる。
また、本発明は、発光素子の製造方法において、透明結晶基板上にｐ型及びｎ型窒化物半導体層を積層し、前記透明基板側に設けられる前記半導体層の一部に他方の半導体層が積層していない非積層部を設け、これらの半導体層上に各半導体層に電流を注入するための半導体面電極をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板を形成する基板形成工程と、前記形成された半導体基板の半導体面電極側の面に絶縁層を形成し、前記半導体面電極上の一部の絶縁層を除去してＶＩＡ用開口を設け、この除去により露出した半導体面電極上及び前記ＶＩＡ用開口の内面に導体を設けてＶＩＡを形成するとともに、このＶＩＡを介して前記半導体面電極に電気接続される実装面電極であって発光素子をはんだで基板に実装するための実装面電極を前記絶縁層の前記半導体層がある面とは反対側の表面に形成するＶＩＡ形成工程と、前記ＶＩＡ形成工程の後に、前記透明結晶基板を前記半導体層から分離する基板分離工程と、前記透明結晶基板を分離され平面的に配列して一括製造された発光素子集合体を切断することにより、前記透明結晶基板を分離された半導体層面の外形が前記絶縁層の外形と一致している単一素子又は所定個数の発光素子集合体とする工程と、を備えた発光素子の製造方法である。
このような構成によれば、既存のプリント基板工程を応用して安価に高効率な発光素子を製造できる。すなわち、ＶＩＡ形成工程において、発光部分である半導体層上に、既存のプリント基板工程のビルドアップ基板工程や基板張り合わせ工程を用いて、半導体層を保持するための絶縁層と実装用の実装面電極とを形成できる。その後、透明結晶基板を分離して得られた発光素子は、絶縁層表面に実装面電極を備えているので、ワイヤボンディングやフリップチップ実装などの半導体実装技術を用いることなく、表面実装が可能である。また、透明結晶基板を除去しているので、半導体層からなる発光部分からの光の直接取り出しが可能である。従って、実装性と発光効率がともに優れる発光素子を安価に得られる。
本発明は、上述の改良された発明において、前記ＶＩＡ形成工程において形成される絶縁層は、樹脂、セラミックス、及びシリコンのいずれか１つからなるものである。
このような構成によれば、絶縁層材料の選択余地が広がり、製造コストや製品性能に合わせて絶縁層材料を選択して発光素子を製造できる。
本発明は、上述の改良された発明において、前記ＶＩＡ形成工程において形成される絶縁層は、絶縁層材料として銅箔付樹脂を用いて形成されるものである。
このような構成によれば、従来のプリント基板工程における銅箔付樹脂を利用できるともに、従来のプリント基板工程を利用して基板形成工程及びＶＩＡ形成工程を行うことができる。
本発明は、上述の改良された発明において、前記ＶＩＡ形成工程における半導体面電極上の樹脂の除去加工に際し、前記銅箔付樹脂における樹脂除去加工予定位置の銅箔を除去し、残った銅箔を樹脂の除去加工用マスクとして用いるものである。
このような構成によれば、樹脂の除去加工にレーザ光を用いる場合、レーザ光の精密な位置決めを行うことなく、高精度に樹脂を加工することが可能である。また、樹脂の除去加工にプラズマを用いる場合、別途マスク材料を準備する必要がない。
本発明は、上述の改良された発明において、前記ＶＩＡ形成工程における半導体面電極上の絶縁層の除去加工をレーザ光又はプラズマの照射により行うものである。
このような構成によれば、レーザ光を用いる場合、加工条件の調整によって絶縁層のみを選択的に除去加工でき、また、高い加工精度が得られる。さらに、真空装置が必要でなく、大気圧中で簡便・高速に加工が可能である。また、プラズマを用いる場合、多数のＶＩＡ形成処理、さらには多数の基板処理を一括して行うことができ効率的にＶＩＡを形成できる。
本発明は、上述の改良された発明において、前記基板分離工程における透明結晶基板の分離にレーザ光を用いるものである。
このような構成によれば、大気中で簡便に、また時間的・空間的にエネルギーを集中して、半導体への損傷を最小限にして透明結晶基板の分離を行うことができる。
本発明は、上述の改良された発明において、前記レーザ光による半導体層からの透明結晶基板の分離と同時に該半導体層表面の分離面に凹凸を形成するものである。
このような構成によれば、段取り替えなどの工程を少なくすることができる。また、得られた発光素子は、半導体層表面の凹凸によって半導体層表面から内部への反射が抑制されるので、半導体層からの発光を外部に効率よく取り出すことが可能となる。
本発明は、上述の改良された発明において、前記半導体層表面の凹凸形成は、透明結晶基板を分離するための分離用レーザ光の照射と同時に凹凸形成用レーザ光を照射して行うものである。
このような構成によれば、両レーザ光の照射条件調整により表面微細形状の形状制御が容易に行える。
また、本発明は、発光素子の製造方法において、透明結晶基板上にｐ型及びｎ型窒化物半導体層を積層し、前記透明基板側に設けられる前記半導体層の一部に他方の半導体層が積層していない非積層部を設け、これらの半導体層上に各半導体層に電流を注入するための半導体面電極をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板を形成する基板形成工程と、前記半導体面電極に対応するＶＩＡ用開口を予め形成した絶縁層を前記形成された半導体基板の半導体面電極側の面に積層し、前記半導体面電極上及び前記ＶＩＡ用開口内面に導体を設けてＶＩＡを形成するとともに、このＶＩＡを介して前記半導体面電極に電気接続される実装面電極であって発光素子をはんだで基板に実装するための実装面電極を前記絶縁層の前記半導体層がある面とは反対側の表面に形成するＶＩＡ形成工程と、前記ＶＩＡ形成工程の後に、前記透明結晶基板を前記半導体層から分離する基板分離工程と、前記透明結晶基板を分離され平面的に配列して一括製造された発光素子集合体を切断することにより、前記透明結晶基板を分離された半導体層面の外形が前記絶縁層の外形と一致している単一素子又は所定個数の発光素子集合体とする工程と、を備えた発光素子の製造方法である。
このような構成によれば、既存のプリント基板工程を応用して安価に高効率な発光素子を製造できる。すなわち、ＶＩＡ形成工程において、半導体面電極に面するＶＩＡ用開口を予め形成した絶縁層を既存のプリント基板工程を応用して形成でき、このような絶縁層を半導体基板に張り合わせて半導体層を保持するための絶縁層と実装用の実装面電極とを容易に形成できる。その後、透明結晶基板を分離して得られた発光素子は、前述同様に、表面実装及び半導体層からの光の直接取り出しが可能であり、実装性と発光効率がともに優れる発光素子を安価に得られる。
本発明は、上述の改良された発明において、前記ＶＩＡ形成工程において積層される絶縁層は、樹脂、セラミックス、及びシリコンのいずれか１つからなるものである。
このような構成によれば、前記同様に絶縁層材料の選択余地が広がり、製造コストや製品性能に合わせて絶縁層材料を選択して発光素子を製造できる。
本発明は、上述の改良された発明において、前記絶縁層の開口の形成を絶縁層へのレーザ光又はプラズマの照射により行うものである。
このような構成によれば、レーザ光を用いる場合、前記同様に、選択的に除去加工でき、また、高い加工精度が得られる。さらに、真空装置が必要でなく、大気圧中で簡便・高速に加工が可能である。また、プラズマを用いる場合、前記同様に、多数のＶＩＡ形成処理、さらには多数の基板処理を一括して行うことができ効率的にＶＩＡを形成できる。
本発明は、上述の改良された発明において、前記基板分離工程における透明結晶基板の分離にレーザ光を用いるものである。
このような構成によれば、前記同様に、大気中で簡便に、また時間的・空間的にエネルギーを集中して、半導体への損傷を最小限にして透明結晶基板の分離を行うことができる。
本発明は、上述の改良された発明において、前記レーザ光による半導体層からの透明結晶基板の分離と同時に該半導体層表面の分離面に凹凸を形成するものである。
このような構成によれば、前記同様に、段取り替えなどの工程を少なくすることができる。また、得られた発光素子は、半導体層表面の凹凸によって半導体層表面から内部への反射が抑制されるので、半導体層からの発光を外部に効率よく取り出すことが可能となる。
本発明は、上述の改良された発明において、前記半導体層表面の凹凸形成は、透明結晶基板を分離するための分離用レーザ光の照射と同時に凹凸形成用レーザ光を照射して行うものである。
このような構成によれば、前記同様に、両レーザ光の照射条件調整により表面微細形状の形状制御が容易に行える。
（発光素子）
以下、本発明の一実施形態に係る発光素子とその製造方法について、図面を参照して説明する。ＦＩＧ．１，ＦＩＧ．２は、本発明の発光素子１を示す。発光素子１は、ｐ型及びｎ型窒化物半導体層からなる半導体層２，３を積層し、各半導体層２，３に電流を注入するための半導体面電極２１，３１と、各半導体層２，３を保持するための絶縁層４と、絶縁層４の半導体層２，３がある面とは反対側（図の上方）の面に設けた実装用の実装面電極５と、を備えている。また、一方の半導体層２は他方の半導体層３と、一部に積層していない非積層部２０を持ち、一方の半導体層２に積層された半導体面電極２１は非積層部２０に積層されている。実装面電極５と半導体面電極２１，３１とは、絶縁層４に形成したＶＩＡ用開口４１の内面の導体５１によって導通されている。半導体面電極２１，３１、絶縁層４、及び実装面電極５は、積層された半導体層２，３の一方の面に順に積層されている。
上述の発光素子１において、例えば、半導体層２がｎ型窒化物半導体であり、半導体層３がｐ型窒化物半導体である。逆に、半導体層３をｎ型窒化物半導体とし、半導体層２をｐ型窒化物半導体とした組合せでもよい。これらの半導体層２，３は、層界面に活性層を有して発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を形成している。発光素子１の半導体層２、３を積層した一方の面（図の上側）は、実装面電極５が形成された実装面であり、他方の面（図の下側）は、光取り出し面である。
このような構成の発光素子１は、実装面電極５を発光面の反対側の表面に備えていることから、プリント基板に表面実装される素子と同様に取り扱うことが可能となり、発光素子１の実装に際してプリント基板における実装方法を用いることが可能となる。つまり、ワイヤボンディングやフリップチップ実装などの半導体実装技術を必要とせず、はんだリフローなどによる表面実装技術の適用が可能となる。また、発光素子１は、光取り出し面がサファイアなどの透明結晶基板等によって覆われていないので、半導体層２，３から、光を直接外部に効率良く取り出すことが可能である。
なお、ＦＩＧ．１，ＦＩＧ．２に示した発光素子１は、一対の半導体面電極２１，３１及びこれに対応する１対の実装面電極５，５を有する単一素子形態のものである。このような発光素子１は、平面的に配列して一括製造した発光素子集合体を切断してチップ化して得られる。また、発光素子集合体を切断せずに、又は、所定個数の発光素子集合体として用いることもできる。
（工程フロー）
次に、発光素子１の製造工程について説明する。ＦＩＧ．３Ａは、製造工程の概要フローを示す。以下、ＦＩＧ．２を適宜参照する。発光素子１の製造の最初の基板形成工程（Ｓ１）において、透明結晶基板上にｐ型及びｎ型窒化物半導体層２，３を積層し、一部に非積層部２０を設け、これらの半導体層２，３上に各半導体層２，３に電流を注入するための半導体面電極２１，３１をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板が形成される。
次のＶＩＡ形成工程（Ｓ２）において、前記形成された半導体基板の半導体面電極２１，３１側の面に絶縁層４を形成し、半導体面電極２１，３１に電気接続した実装面電極５が絶縁層４の表面に形成される。このＶＩＡ形成工程では、後に示すように大別して２つの方法が用いられる。
最後に、基板分離工程（Ｓ３）において、透明結晶基板を半導体層２から分離して発光素子１が得られる。
上述のＶＩＡ形成工程（Ｓ２）として、ＦＩＧ．３Ｂ，３Ｃに示す２通りの方法を用いることができる。ＶＩＡ形成工程（Ａ）では、ＦＩＧ．３Ｂに示すように、まず半導体基板上に絶縁層を形成し（Ｓ１１）、その後、絶縁層にＶＩＡ用開口を形成し（Ｓ１２）、半導体面電極と実装面電極とを電気接続する（Ｓ１３）。後述のＦＩＧ．４Ａ〜４Ｅ，ＦＩＧ．５Ａ〜５Ｆ，ＦＩＧ．６，ＦＩＧ．７，ＦＩＧ．８，ＦＩＧ．１６に示す工程は、ＶＩＡ形成工程（Ａ）に属する。
また、ＶＩＡ形成工程（Ｂ）では、ＦＩＧ．３Ｃに示すように、まず半導体面電極に面するＶＩＡ用開口を予め形成した絶縁層を形成し（Ｓ２１）、その後、その絶縁層を半導体基板の半導体面電極側の面に積層し（Ｓ２２）、半導体面電極と実装面電極とを電気接続する（Ｓ２３）。後述のＦＩＧ．１７Ａ〜１７Ｄ，ＦＩＧ．１８Ａ〜１８Ｃに示す工程は、ＶＩＡ形成工程（Ｂ）に属する。
（発光素子の製造例１）
次に、発光素子１の具体的な製造方法について説明する。ＦＩＧ．４Ａ〜４Ｅは主要な製造工程における時系列での素子断面を示し、ＦＩＧ．５Ａ〜５Ｅはそれらに対応した発光素子外形を示す。まず、ＦＩＧ．４Ａ，５Ａに示すように、透明結晶基板６の上に、ｎ型窒化物半導体層２を形成し、さらにｐ型窒化物半導体層３を積層し、一部半導体層２が露出する状態とする。続いて、半導体層２が大きく露出した非積層部２０に半導体層２用の半導体面電極２１、また、半導体層３の上に半導体面電極３１を形成する。以上で、上述の半導体基板が形成される。
続いて、ＦＩＧ．４Ｂ，５Ｂに示すように、半導体基板の半導体層２，３及び半導体面電極２１，３１の上に、絶縁層４、さらにその上に導体層７を形成する。これらの絶縁層４と導体層７は、それぞれ樹脂の塗布、金属薄膜の蒸着等により個別に形成することができる。また、これらをを個別に形成する代わりに、ビルドアップ用プリント基板材料である銅箔付樹脂を、半導体面電極２１，３１側に積層して、一括形成することができる。この場合、絶縁層４は樹脂であり、導体層７は銅箔である。銅箔付樹脂の樹脂部分は、樹脂単体のものの他、ガラスなどのフイラー入り樹脂を用いることができる。
半導体面電極２１，３１側に積層する絶縁層４として、銅箔付樹脂を用いる場合を説明する。銅箔付樹脂を用いることにより、発光素子に容易に樹脂を積層させることが可能となる。例えば、松下電工製銅箔付樹脂であるエポキシ樹脂タイプＲ−０８８０を用いた場合を述べる。半導体基板上にこの銅箔付樹脂を重ねて、プレス機により圧力３．１ＭＰａをかけた状態で、銅箔付樹脂温度を１６５℃で６０分以上保持し、その後、冷却することにより、積層できる。このとき、１３．３ｋＰａ以下の真空状態にすることが望ましい。また、積層プレスを行うときに、発光素子の端面に露出している半導体層をカバーするように樹脂を回りこませることにより、端面の半導体層を保護して、後処理工程における半導体層へのダメージを抑制することができる。
続いて、絶縁層４上の導体層７をパターニングしてＶＩＡ形成部の開口パターンを形成し、ＦＩＧ．４Ｃ，５Ｃに示すように、半導体面電極２１，３１上の樹脂を、後述する方法により除去する。これにより、ＶＩＡ用開口４１が形成される。ＶＩＡ用開口４１を形成したときに、半導体面電極２１，３１の表面における樹脂残渣を除去するために化学的エッチングを行ってもよい。
続いて、ＦＩＧ．４Ｄ，５Ｄに示すように、ＶＩＡ用開口４１の側壁、樹脂層表面の実装面電極部分、及び半導体面電極２１，３１上に、メッキ層からなる、パターニングされた実装面電極５とＶＩＡ１０を形成する。ＶＩＡ１０によって半導体面電極２１，３１と実装面電極５とが電気的に接続される。導電性ペーストなどをＶＩＡ用開口４１内に充填することにより両電極の電気的導通を確保してもよい。以上で、透明結晶基板６の上の発光素子１が完成する。上述した半導体面電極２１，３１、ＶＩＡ１０、及び実装面電極５の形成工程は、従来からプリント基板製造プロセスで行われているものである。
続いて、ＦＩＧ．４Ｅ，５Ｅに示すように、基板分離工程において、透明結晶基板６と発光素子１を分離して、発光素子１が得られる。この発光素子１は発光素子の集合体であり、必要に応じてダイシングを行って単体の発光素子を得ることができる。なお、基板分離工程については後述される。
（ＶＩＡ用開口の形成）
次に、絶縁層４を除去してＶＩＡ用開口４１を形成する一連の方法について説明する。ＦＩＧ．６は、ＶＩＡ用開口４１をレーザ光Ｌ１により加工する状況を示す。絶縁層４を銅箔付樹脂で形成した場合について述べる。半導体面電極２１，３１の上に積層された絶縁層４を除去してＶＩＡ用開口４１を形成する方法としてレーザ光Ｌ１を用いることができる。レーザとしては、炭酸ガスレーザや高調波ＹＡＧレーザ、エキシマレーザなどを用いることができる。加工穴径がφ５０μｍ以上であれば、炭酸ガスレーザが適しており、φ５０μｍ以下では、高調波ＹＡＧレーザが適する。
炭酸ガスレーザで加工する場合、ＦＩＧ．６に示すように、絶縁層４の表面に導体層７（銅箔）が存在するときは、まず、ＶＩＡ形成位置の銅箔を除去した開口部７１を形成しておくことが必要である。銅箔の除去にはレジストパターニングと銅のエッチングで行われる。なお、銅箔付樹脂を用いずに絶縁層４の表面に銅箔のない絶縁層４だけを形成し、レーザ光Ｌ１を用いて絶縁層４にＶＩＡ用開口を形成し、その後に、絶縁層４上の実装用電極を行ってもよい。
高調波ＹＡＧレーザを用いる場合、銅箔をも加工することが可能である。従って、この場合、上述の開口部７１をエッチング等により形成する必要がない。このとき、銅箔加工時の加工エネルギと樹脂加工時の加工エネルギとを異なる条件にすることで、内層の半導体面電極２１，３１へのダメージを避けることができる。また、大面積を一括で加工する場合において、加工品質が重要な場合、エキシマレーザが用いられる。
炭酸ガスレーザで厚さ６０μｍのエポキシ樹脂を加工する場合、加工エネルギはφ１００μｍあたり１〜１０ｍＪである。このとき、内層の半導体面電極表面にダメージが生じないようにすることが必要である。また、炭酸ガスレーザ光で加工する場合、内層の半導体面電極２１，３１表面に樹脂が残存する。そこで、炭酸ガスレーザ光を照射して絶縁層４にＶＩＡ用開口を加工した後、過マンガン酸液、又はクロム酸液に基板を浸漬し、ＶＩＡ用開口内を酸処理して、半導体面電極２１，３１の表面に残留する樹脂を酸化分解して除去できる。過マンガン酸液としては過マンガン酸カリウム水溶液など、また、クロム酸液としてはクロム酸カリウム水溶液などを用いることができる。
過マンガン酸液を用いた処理の具体例を説明する。まず、シプレイ社の８０℃に調整した「ＭＬＢ２１１」液に上述のＶＩＡ用開口加工を行った絶縁層付きの半導体基板（以下基板）を５分間浸漬して膨潤処理した後、過マンガン酸カリウム含有液であるシプレイ社の８０℃に加温した「ＭＬＢ２１３」液に基板を５分間浸漬して酸化分解処理を行なう。次いで水洗した後、１０％硫酸水溶液に基板を５分間浸漬して処理残渣を中和し、さらに水洗をする。これによって、過マンガン酸液で半導体面電極２１，３１の表面に残留する樹脂を除去することができる。
このように、ＶＩＡ用開口４１底面の半導体面電極２１，３１の表面に残留する樹脂を除去することによって、半導体面電極２１，３１とメッキ層との間の導通が樹脂で阻害されることがなくなり、ＶＩＡ用開口４１内のメッキ層による半導体面電極２１，３１と実装面電極５の導体層の電気的接続の信頼性を高めることができる。そして、この樹脂の処理を上記のように過マンガン酸液あるいはクロム酸液によって行なう場合、処理は過マンガン酸液、又はクロム酸液に基板を浸漬等する操作で容易に行なうことができ、しかも一度に多数枚の処理を行なうことができるので、処理を安価に、また高速に行なうことができる。
ＦＩＧ．７は、レーザを用いてＶＩＡ用開口４１を加工する他の方法を示す。絶縁層４を銅箔付樹脂で形成した場合について述べる。まず、上述したように、絶縁層４の表面に銅箔からなる導体層７が配置されているときにＶＩＡ用開口４１を形成する場合、ＶＩＡ用開口４１を形成する部分の銅箔をレジストパターニングとエッチングにより除去して開口部７１を形成しておく。この銅箔の一部が除去された開口部７１周辺の銅箔をレーザ加工時のマスク（銅箔マスク）として用いることにより、レーザ光Ｌ２と基板の精密な位置決めが不要となる。
従って、ＶＩＡ用開口４１の径よりも大口径のレーザ光Ｌ２を照射することにより所望のＶＩＡ用開口４１を位置精度良く形成することができる。例えば、開口部７１の径をφ２００μｍ、位置決め精度を±５０μｍとすれば、φ３００μｍのレーザビームを照射する。高調波ＹＡＧレーザやエキシマレーザなどの紫外線レーザを用いる場合にもこのような銅箔マスクは有効である。つまり、銅箔と樹脂の加工エネルギの閾値の違い（銅箔の加工閾値が樹脂の加工閾値よりも高い）を利用して、レーザ光Ｌ２のエネルギーを絞ってマスクを損傷することなく、選択的に樹脂のみを除去加工することができる。
ＦＩＧ．８は、レーザを用いてＶＩＡ用開口を加工するさらに他の方法を示す。ここで述べる方法は、上述の２例とは異なり、表面に銅箔のない絶縁層４に適用される。ＶＩＡ用開口４１を形成する位置にレーザ光Ｌ３を照射する際、ＶＩＡ用開口４１の配置パターン（加工パターン）を拡大したパターンを有するマスク４２が用いられる。マスク４２の像を結像レンズ４３によって絶縁層４の加工部分に結像させて加工する。レーザ加工光学系として、像転写率が１／１０の光学系を用いた場合、円形φ１００μｍのＶＩＡ用開口加工をする場合は、φ１０００μｍの開口マスク、矩形□５００μｍのＶＩＡ用開口加工をする場合は、□５０００μｍの開口マスクを用いる。また、ＶＩＡ用開口の配列ピッチを２００μｍにしたい場合には、２０００μｍピッチのマスクを用いる。このようにマスク４２を加工形状の拡大パターンとすることでＶＩＡ用開口４１を一括して面加工でき、生産性が向上する。
（ＶＩＡによる放熱と表面実装）
次に、ＶＩＡによる放熱性向上について説明する。ＦＩＧ．９は、内部を充填したＶＩＡを示す。ＶＩＡ用開口４１に導体５１を形成する際に、開口内部すべてを熱の良導体である導電性材料で充填した構造とすることで発光部である半導体層２，３の放熱性を向上させることができる。導電性材料の充填は、ＶＩＡ用開口４１の内表面に厚付けメッキを行うことにより可能となる。また、導電性ペーストをＶＩＡ用開口４１に充填する方法でもよい。充填する材料として、熱伝導率の高いものが望ましい。例えば、銅（４０３Ｗ／ｍ／Ｋ）、銀（４２８Ｗ／ｍ／Ｋ）、アルミニウム（２３６Ｗ／ｍ／Ｋ）などがあげられる。このとき、ＶＩＡ用開口形状をできるだけ大面積にすると、より放熱性を向上できる。放熱性が向上することによって、発光素子への熱負荷が低減でき、安定な発光が得られる。
また、ＶＩＡ用開口４１内部に導電材料を充填する方法として、ＦＩＧ．１０Ａ，１０Ｂに示すように、実装基板５４に実装する時に用いるはんだ５３を用いてもよい。はんだの熱伝導率は、例えば５０Ｗ／ｍ／Ｋであり、効率良く放熱することが可能となる。また、発光素子１の実装には、プリント基板における素子の実装工程を利用することができるので、特別な実装プロセスを必要とせず、実装工程を簡易なものにできる。
（基板分離工程）
次に、発光素子１から透明結晶基板６を分離する方法を説明する。ＦＩＧ．１１Ａ，１１Ｂは、レーザ光照射による基板分離工程を示す。レーザ光Ｌ４を透明結晶基板６を透過して半導体層２の表面に照射すると、従来技術に関連して述べたように、半導体層２の表面の窒化物半導体、例えばＧａＮ層がＧａメタルとＮ２に分解して、ＦＩＧ．１１Ｂに示すように、透明結晶基板６が半導体層２、従って発光素子１から分離される。基板分離に用いられるレーザとしては、エキシマレーザ（ＸｅＣｌ，ＫｒＦ，ＡｒＦ，Ｆ２など）、ＴＨＧ−ＹＡＧレーザ（第３高調波レーザ）、ＦＨＧ−ＹＡＧレーザ（第４高調波レーザ）などの紫外線レーザやパルス幅が１ｐｓ以下の超短パルスレーザ（Ｔｉ：サファイアレーザやその高調波レーザ、エキシマレーザなど）が挙げられる。
透明結晶基板６として、サファイアを用いている場合、サファイアが赤外線から波長１４０ｎｍ程度までの光に対して透明であるので、この範囲の波長のレーザ光であれば、サファイア基板を分離する加工をが可能である。サファイアが窒化ガリウム上に配置されている場合の加工条件は、発光素子１の温度については３０〜１００℃である。ここで、この温度は加工中の発光素子１の温度であってレーザ光照射時のレーザ光照射部の温度ではない。なお、発光素子１の温度は、レーザ加工時に設定せずに、レーザ加工後に昇温して設定してもよい。加工面でのレーザエネルギ密度は２〜１０ｍＪ／ｍｍ２程度である。分離用レーザ光の照射は、集光ビームで加工面を走査（スキャン）する方法や、均一ビーム強度の大口径レーザ光で全面一括照射する方法などにより行うことができる。
なお、サファイアを分離した後のＧａＮ表面にはＧａとＮ２に分解したＧａが残存することがある。このＧａは、酸洗（例えば、ＨＣｌ溶液による）することで除去することが可能である。特に、超短波パルスレーザを用いて分離した場合は、Ｇａの残存はなく、Ｇａ除去工程を省くことが可能となる。
（発光面の表面処理）
以下において、半導体表面（発光面）のいくつかの処理について説明する。ＦＩＧ．１２Ａ、１２Ｂはレーザ光による凹凸構造を形成を示す。レーザ光Ｌ５により透明結晶基板６を分離加工する際に、透明結晶基板６に面している窒化物半導体層２の表面に凹凸構造２２を形成する。凹凸構造２２の形成は、入射レーザ光と拡散反射レーザ光との干渉を利用したり、複数の光束を干渉させた加工などにより行うことが可能である。この凹凸構造２２によって光を取り出す効率を向上できる。
また、凹凸構造２２に周期性を持たすことで、発光素子から光を取り出す効率をさらに向上させることが可能となる。これは、屈折率の違いから全反射して発光素子１の内部に閉じ込められる光を、回折現象により発光素子１の外部に取り出すことができるからである。窒化物半導体層２の表面に１０００ｎｍ周期、１０００ｎｍ深さの凹凸構造２２を形成することにより、約２倍の光取出しが可能となる。また、１５００ｎｍ周期、７５０ｎｍ深さの凹凸構造でも同様の効果が得られる。このように、凹凸構造２２により発光素子１からの光を外部に効率良く取り出すことが可能であり、また、分離加工と同時に凹凸構造を形成するので少ない工程で効果が得られる。
ＦＩＧ．１３は、レーザ光による凹凸構造形成の他の例を示す。レーザ光Ｌ６により透明結晶基板６を分離加工する際に、透明結晶基板６に面している窒化物半導体層２表面に凹凸を形成する方法として、分離用のレーザ光Ｌ６とは別に、凹凸構造２２形成用のレーザ光Ｌ７，Ｌ８を用いる。すなわち、発光素子１の表面垂直方向から分離用レーザ光Ｌ６を照射し、斜め方向から凹凸構造２２形成用レーザ光Ｌ７，Ｌ８を照射する。凹凸構造２２形成用レーザビームとして、複数の光束を用いた干渉加工によると、表面微細形状の形状制御が容易であり、また周期性を持たすことが可能である。上述のように、この凹凸構造２２に周期性を持たすことで、発光素子１から光を取り出す効率をさらに向上させることが可能となる。
ＦＩＧ．１４は、光取出し効率向上のための凹凸構造形成の他の方法を示す。すなわち、透明結晶基板を分離した窒化物半導体層２の表面に、微細凹凸表面形状を有する透明光学部品８を後付けで配置する。窒化物半導体（ＧａＮ）の屈折率は２．５と非常に高い値である。一方、光を取り出す大気の屈折率は１．０であるので、その比は２．５となる。従って、半導体層２側から大気側へと光が進む場合、臨界角が小さく、全反射によって発光素子内部に閉じ込められる光が多くなり、光取出し損失が大きい。そこで、屈折率が、Ｘ／３＋Ｙ（Ｘは窒化物半導体の屈折率と大気の屈折率の差、Ｙは大気の屈折率）の値以上であるような透明光学材料を用いて、表面に凹凸構造を有する透明光学部品８を形成する。その凹凸構造は、０．１〜１００μｍの表面粗さで、かつ周期性があるほうが望ましい。例えば、透明光学部品８の材料として、石英ガラスを用いれば、屈折率は１．５程度であり、ＧａＮの屈折率が２．５、大気の屈折率が１．０であるので、上記条件が満たされ、光取出し効率を向上させることが可能となる。透明光学部品８の屈折率は高いほど好ましく、サファイア（屈折率：１．７７）などを用いてもよい。
ＦＩＧ．１５は、発光素子の発光の色調変換（波長変換）にかかる半導体表面処理を示す。半導体層２の表面又は内部に蛍光体９を配置させることにより、発光素子１から発せられた光を蛍光体９で効率良く色調変換することができる。また、樹脂などにより発光素子１を封止する場合、封止樹脂に蛍光体を分散させている場合よりも封止樹脂の劣化を低減できる。上述のレーザ光による透明結晶基板の分離工程の後に、分離加工された窒化物半導体層２の表面に蛍光体９を配置させる。その配置の形態として、窒化物半導体層２の表面に配置させるものや窒化物半導体層２の内部に蛍光体をドープするものなどが挙げられる。蛍光体の種類としては、例えば、青色を発する窒化物半導体では、青色を黄色に変換する蛍光体、又は、緑色と赤色を発する蛍光体を用い、紫外線を発する窒化物半導体では、青色と緑色と赤色を発する蛍光体を用いる。窒化物半導体の表面、又は内部に蛍光体を配置することにより、発せられた光を効率良く蛍光体に投入することが可能となり、また、発光素子を樹脂などで封止した場合、封止樹脂の劣化を低減することも可能となる。
窒化物半導体表面（内部）への蛍光体の打ち込み（ドーピング）は、窒化物半導体表面にレーザ光を照射するなどにより軟化させた状態を形成し、そこに加速した蛍光体粒子を照射することによって行うことができる。半導体を軟化させるレーザ光として、例えば、（１）波長８００ｎｍ、パルス幅１２０ｆｓ、繰り返し周波数１ｋＨｚのフェムト秒レーザを用いる場合は加工エネルギー密度を０．００１〜０．０５Ｊ／ｍｍ２、（２）波長２４８ｎｍ、パルス幅２７０ｆｓ、繰り返し周波数３５０Ｈｚのエキシマフェムト秒レーザを用いる場合は加工エネルギー密度を０．０１〜１Ｊ／ｍｍ２とする。加速して照射する蛍光体粒子として、ナノサイズのものを用いれば、より高効率な色調変換が可能となる。
（絶縁層形成の他の例）
次に、発光素子１の他の製造方法の例を、ＦＩＧ．１６を参照して説明する。この製造方法は、前述同様にＶＩＡ形成工程（Ａ）を用いるものであり、半導体基板上に絶縁層４を形成した後、絶縁層にＶＩＡ用開口を形成する。ここでは、絶縁層４の材料として、上述の樹脂や銅箔付樹脂と異なり、セラミックスやシリコンを用いる場合について説明する。セラミックス又はシリコンの薄板を半導体基板の半導体層２，３及び半導体面電極２１，３１上に接合する。セラミックスとしてアルミナを用いることができる。これらは、接合面を清浄化及び活性化した状態で圧力をかけることにより接合することができる。
このような接合として、例えば、金属同士の接合では、拡散接合、圧接法、超音波接合、などが挙げられるが、絶縁基板と半導体との接合では、接合表面をＡｒプラズマなどにより洗浄した後に、常温下で接合面を張り合わせ、圧力をかけることで接合させることができる。また、絶縁層４と半導体基板の接合面に低融点ガラスなどを配置し、その低融点ガラスによりこれらを接合させることも有効である。このようにして半導体基板に接合された絶縁層は、前述同様に処理される。すなわち、セラミックスやシリコンから成る絶縁層４に対して、レーザ光を用いてＶＩＡ用開口が形成され、メッキを用いてＶＩＡと実装面電極が形成される。シリコンによる絶縁層４の場合、プラズマエッチングによりＶＩＡ用開口を形成することができる。
（発光素子の製造例２）
次に、発光素子１のさらに他の製造方法について、ＦＩＧ．１７Ａ〜１７Ｄを参照して説明する。この製造方法では、前出のＦＩＧ．３Ｃに示したＶＩＡ形成工程（Ｂ）を用いる。すなわち、ＦＩＧ．１７Ａに示すように、半導体面電極２１，３１に面するＶＩＡ用開口４１を予め形成した絶縁層４を、半導体基板の半導体層２，３及び半導体面電極２１，３１上に接合して積層する。
接合する絶縁層４の材料として、前述の、樹脂や銅箔付樹脂、アルミナなどのセラミックス、及びシリコンを用いることができる。これらの絶縁層４にＶＩＡ用開口４１を形成する方法として、前述のレーザ光による方法を用いることができる。シリコンの場合、プラズマエッチングによりＶＩＡ用開口４１を形成することができる。また、セラミックスを用いる場合、開口を形成したグリーンシートを焼成してＶＩＡ用開口４１を備えたセラミックス製の絶縁層４を形成してもよい。また、樹脂や銅箔付樹脂を用いる場合、ＶＩＡ用開口４１が貫通孔である利点を生かして、パンチングやドリリングにより容易にＶＩＡ用開口４１を形成できる。
ＦＩＧ．１７Ｂは、絶縁層４を半導体基板に接合した状態を示す。このような絶縁層４の接合は、絶縁層４が樹脂の場合、例えば前述のエポキシ樹脂タイプＲ−０８８０を用いて、前述同様に行える。また、絶縁層４として、セラミックスやシリコンを用いる場合、前述のＦＩＧ．１６に関連して述べた方法により接合できる。ＦＩＧ．１７Ｃに示す実装面電極５の形成、及びＶＩＡ用開口４１内面の導体５１による電極間の電気接続、及びＦＩＧ．１７Ｄに示す半導体基板の分離は、前述した何れかの方法を用いて同様に行うことができる。
（発光素子の製造例３）
次に、発光素子１のさらに他の製造方法について、ＦＩＧ．１８Ａ〜１８Ｃを参照して説明する。この製造方法では、前出のＦＩＧ．７Ａに示した方法と同様に絶縁層４にＶＩＡ用開口４１を予め形成することに加え、絶縁層４に実装面電極５とＶＩＡ用開口４１内面の導体５１をも予め形成する。また、新たに、ＶＩＡ電極５２が、半導体面電極２１，３１に面する絶縁層４の面であってＶＩＡ用開口４１の周囲に形成されている。このＶＩＡ電極５２は、導体５１と半導体面電極２１，３１とを確実に電気接続するために形成されている。以上まとめると、この絶縁層４は、ＶＩＡ１０及び実装面電極５が最終状態で備わっているものである。
このようなＶＩＡ１０及び実装面電極５が備わった絶縁層４を用いると、ＦＩＧ．１８Ｂに示すように、絶縁層４を半導体基板に接合することにより発光素子１が形成される。この接合は、前述した何れかの方法を用いて同様に行うことができる。さらに、ＦＩＧ．１８Ｃに示すように、前述した何れかの方法を用いて半導体基板を分離した発光素子１が得られる。なお、本発明は、上記構成に限られることなく種々の変形が可能である。
この出願は２００３年９月２４日付けの特許出願に基づいて優先権主張を行う。その出願の内容の全体が参照によって、この出願に組み込まれる。
ＦＩＧ．１は本発明の発光素子の一部断面を含む斜視図である。 ＦＩＧ．２は同上発光素子の断面図である。 ＦＩＧ．３Ａ〜３Ｃは本発明に係る発光素子の製造方法の工程図である。 ＦＩＧ．４Ａ〜４Ｅは同上製造方法を工程毎に時系列に示す発光素子の断面図である。 ＦＩＧ．５Ａ〜５Ｅは同上に対応した発光素子の斜視図である。 ＦＩＧ．６は同上製造方法のＶＩＡ形成工程を説明する断面図である。 ＦＩＧ．７は同上製造方法のＶＩＡ形成工程の他の例を説明する断面図である。 ＦＩＧ．８は同上製造方法のＶＩＡ形成工程さらに他の例を説明する断面図である。 ＦＩＧ．９は本発明の発光素子の他の例を示す断面図である。 ＦＩＧ．１０Ａ，１０Ｂは本発明の発光素子の実装の様子を示す断面図である。 ＦＩＧ．１１Ａ，１１Ｂは同上製造方法の基板分離工程を説明する断面図である。 ＦＩＧ．１２Ａ，１２Ｂは同上製造方法の基板分離工程の他の例を説明する断面図である。 ＦＩＧ．１３は同上製造方法の基板分離工程を説明する断面図である。 ＦＩＧ．１４は半導体層表面に凹凸構造を有する本発明の発光素子の断面図である。 ＦＩＧ．１５は半導体層に蛍光体を有する本発明の発光素子の断面図である。 ＦＩＧ．１６は本発明に係る発光素子の製造方法の他の例を示す断面図である。 ＦＩＧ．１７Ａ〜１７Ｄは本発明に係る発光素子の製造方法のさらに他の例を示す断面図である。 ＦＩＧ．１８Ａ〜１８Ｃは本発明に係る発光素子の製造方法のさらに他の例を示す断面図である。 ＦＩＧ．１９Ａ〜１９Ｆは従来のレーザダイオードアレイの製造工程を示す断面図である。
符号の説明
１ 発光素子
２，３ 半導体層
４ 絶縁層
５ 実装面電極
６ 透明結晶基板
７ 導体層
１０ ＶＩＡ
２０ 非積層部
２１，３１ 半導体面電極
４１ ＶＩＡ用開口
Ｌ１〜Ｌ８ レーザ光

Claims (18)

  1. ｐ型及びｎ型窒化物半導体層を積層して形成した発光素子において、
    前記各半導体層に電流を注入するための半導体面電極と、
    前記各半導体層を保持するための絶縁層と、
    前記絶縁層の前記半導体層がある面とは反対側の面に設けた、発光素子をはんだで基板に実装するための実装面電極と、を備え、
    一方の半導体層は他方の半導体層が積層していない非積層部を持ち、
    前記一方の半導体層に積層された半導体面電極は前記非積層部に積層されており、
    前記実装面電極と前記半導体面電極とを導通させるＶＩＡが前記絶縁層に形成され、前記半導体面電極、絶縁層、及び実装面電極は、前記積層された半導体層の一方の面に順に積層され、
    前記積層された半導体層の他方の面は光取出し面であって当該半導体層面には介在物がなく、その面の外形が前記絶縁層の外形と一致していることを特徴とする発光素子。
  2. 前記絶縁層は、樹脂、セラミックス、及びシリコンのいずれか１つからなることを特徴とする請求項１に記載の発光素子。
  3. 前記ＶＩＡ内部を導電性材料により埋めていることを特徴とする請求項１に記載の発光素子。
  4. 前記半導体層の表面又は内部に蛍光体を配置していることを特徴とする請求項１に記載の発光素子。
  5. 発光素子の製造方法において、
    透明結晶基板上にｐ型及びｎ型窒化物半導体層を積層し、前記透明基板側に設けられる前記半導体層の一部に他方の半導体層が積層していない非積層部を設け、これらの半導体層上に各半導体層に電流を注入するための半導体面電極をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板を形成する基板形成工程と、
    前記形成された半導体基板の半導体面電極側の面に絶縁層を形成し、前記半導体面電極上の一部の絶縁層を除去してＶＩＡ用開口を設け、この除去により露出した半導体面電極上及び前記ＶＩＡ用開口の内面に導体を設けてＶＩＡを形成するとともに、このＶＩＡを介して前記半導体面電極に電気接続される実装面電極であって発光素子をはんだで基板に実装するための実装面電極を前記絶縁層の前記半導体層がある面とは反対側の表面に形成するＶＩＡ形成工程と、
    前記ＶＩＡ形成工程の後に、前記透明結晶基板を前記半導体層から分離する基板分離工程と、
    前記透明結晶基板を分離され平面的に配列して一括製造された発光素子集合体を切断することにより、前記透明結晶基板を分離された半導体層面の外形が前記絶縁層の外形と一致している単一素子又は所定個数の発光素子集合体とする工程と、を備えたことを特徴とする発光素子の製造方法。
  6. 前記ＶＩＡ形成工程において形成される絶縁層は、樹脂、セラミックス、及びシリコンのいずれか１つからなることを特徴とする請求項５に記載の発光素子の製造方法。
  7. 前記ＶＩＡ形成工程において形成される絶縁層は、絶縁層材料として銅箔付樹脂を用いて形成されることを特徴とする請求項５に記載の発光素子の製造方法。
  8. 前記ＶＩＡ形成工程における半導体面電極上の樹脂の除去加工に際し、前記銅箔付樹脂における樹脂除去加工予定位置の銅箔を除去し、残った銅箔を樹脂の除去加工用マスクとして用いることを特徴とする請求項７に記載の発光素子の製造方法。
  9. 前記ＶＩＡ形成工程における半導体面電極上の絶縁層の除去加工をレーザ光又はプラズマの照射により行うことを特徴とする請求項５に記載の発光素子の製造方法。
  10. 前記基板分離工程における透明結晶基板の分離にレーザ光を用いることを特徴とする請求項５に記載の発光素子の製造方法。
  11. 前記レーザ光による半導体層からの透明結晶基板の分離と同時に該半導体層表面の分離面に凹凸を形成することを特徴とする請求項１０に記載の発光素子の製造方法。
  12. 前記半導体層表面の凹凸形成は、透明結晶基板を分離するための分離用レーザ光の照射と同時に凹凸形成用レーザ光を照射して行うことを特徴とする請求項１１に記載の発光素子の製造方法。
  13. 発光素子の製造方法において、
    透明結晶基板上にｐ型及びｎ型窒化物半導体層を積層し、前記透明基板側に設けられる前記半導体層の一部に他方の半導体層が積層していない非積層部を設け、これらの半導体層上に各半導体層に電流を注入するための半導体面電極をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板を形成する基板形成工程と、
    前記半導体面電極に対応するＶＩＡ用開口を予め形成した絶縁層を前記形成された半導体基板の半導体面電極側の面に積層し、前記半導体面電極上及び前記ＶＩＡ用開口内面に導体を設けてＶＩＡを形成するとともに、このＶＩＡを介して前記半導体面電極に電気接続される実装面電極であって発光素子をはんだで基板に実装するための実装面電極を前記絶縁層の前記半導体層がある面とは反対側の表面に形成するＶＩＡ形成工程と、
    前記ＶＩＡ形成工程の後に、前記透明結晶基板を前記半導体層から分離する基板分離工程と、
    前記透明結晶基板を分離され平面的に配列して一括製造された発光素子集合体を切断することにより、前記透明結晶基板を分離された半導体層面の外形が前記絶縁層の外形と一致している単一素子又は所定個数の発光素子集合体とする工程と、を備えたことを特徴とする発光素子の製造方法。
  14. 前記ＶＩＡ形成工程において積層される絶縁層は、樹脂、セラミックス、及びシリコンのいずれか１つからなることを特徴とする請求項１３に記載の発光素子の製造方法。
  15. 前記絶縁層の開口の形成を絶縁層へのレーザ光又はプラズマの照射により行うことを特徴とする請求項１３に記載の発光素子の製造方法。
  16. 前記基板分離工程における透明結晶基板の分離にレーザ光を用いることを特徴とする請求項１３に記載の発光素子の製造方法。
  17. 前記レーザ光による半導体層からの透明結晶基板の分離と同時に該半導体層表面の分離面に凹凸を形成することを特徴とする請求項１６に記載の発光素子の製造方法。
  18. 前記半導体層表面の凹凸形成は、透明結晶基板を分離するための分離用レーザ光の照射と同時に凹凸形成用レーザ光を照射して行うことを特徴とする請求項１７に記載の発光素子の製造方法。
JP2006524537A 2003-09-24 2004-09-24 発光素子とその製造方法 Expired - Fee Related JP4440928B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003331060 2003-09-24
PCT/JP2004/014464 WO2005029599A2 (en) 2003-09-24 2004-09-24 Semiconductor light-emitting device and its manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006286730A Division JP2007013222A (ja) 2003-09-24 2006-10-20 発光素子

Publications (2)

Publication Number Publication Date
JP2007503718A JP2007503718A (ja) 2007-02-22
JP4440928B2 true JP4440928B2 (ja) 2010-03-24

Family

ID=34373033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006524537A Expired - Fee Related JP4440928B2 (ja) 2003-09-24 2004-09-24 発光素子とその製造方法

Country Status (9)

Country Link
US (2) US7956377B2 (ja)
EP (1) EP1665400B1 (ja)
JP (1) JP4440928B2 (ja)
KR (1) KR100728693B1 (ja)
CN (1) CN100446280C (ja)
AT (1) ATE430993T1 (ja)
DE (1) DE602004021008D1 (ja)
TW (1) TWI246783B (ja)
WO (1) WO2005029599A2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) * 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
JP2006313829A (ja) * 2005-05-09 2006-11-16 Konica Minolta Opto Inc 白色発光ダイオード及びその製造方法
JP4766966B2 (ja) * 2005-09-07 2011-09-07 京セラ株式会社 発光素子
EP1928029B1 (en) * 2005-09-20 2018-10-31 Panasonic Intellectual Property Management Co., Ltd. Light emitting diode package
TWI294674B (en) * 2005-12-06 2008-03-11 Subtron Technology Co Ltd High thermal conducting circuit substrate and manufacturing process thereof
US7521727B2 (en) 2006-04-26 2009-04-21 Rohm And Haas Company Light emitting device having improved light extraction efficiency and method of making same
US7955531B1 (en) 2006-04-26 2011-06-07 Rohm And Haas Electronic Materials Llc Patterned light extraction sheet and method of making same
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
DE102007006640A1 (de) * 2007-02-06 2008-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement
KR100853960B1 (ko) * 2007-04-12 2008-08-25 주식회사 이츠웰 대전류 표면실장형 발광다이오드 램프
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
US20090322800A1 (en) * 2008-06-25 2009-12-31 Dolby Laboratories Licensing Corporation Method and apparatus in various embodiments for hdr implementation in display devices
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5349260B2 (ja) * 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
EP2526572B1 (en) * 2010-01-19 2019-08-14 LG Innotek Co., Ltd. Package and manufacturing method of the same
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8232117B2 (en) 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
EP2583312A2 (en) 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
KR101725220B1 (ko) * 2010-12-22 2017-04-10 삼성전자 주식회사 형광체 도포 방법 및 형광체 도포 장치
KR101762173B1 (ko) * 2011-01-13 2017-08-04 삼성전자 주식회사 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
JP2012175069A (ja) * 2011-02-24 2012-09-10 Nitto Denko Corp 発光ダイオード装置の製造方法
JP5535114B2 (ja) * 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
RU2604956C2 (ru) * 2011-06-01 2016-12-20 Конинклейке Филипс Н.В. Светоизлучающее устройство, присоединенное к опорной подложке
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
JP2014525091A (ja) 2011-07-13 2014-09-25 サイオニクス、インク． 生体撮像装置および関連方法
WO2013021305A1 (en) * 2011-08-10 2013-02-14 Koninklijke Philips Electronics N.V. Wafer level processing of leds using carrier wafer
US9246072B2 (en) * 2011-08-16 2016-01-26 Koninklijke Philips N.V. LED mixing chamber with reflective walls formed in slots
WO2013050898A1 (en) * 2011-10-07 2013-04-11 Koninklijke Philips Electronics N.V. Electrically insulating bond for mounting a light emitting device
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US20130309792A1 (en) * 2012-05-21 2013-11-21 Michael A. Tischler Light-emitting dies incorporating wavelength-conversion materials and related methods
US10439107B2 (en) 2013-02-05 2019-10-08 Cree, Inc. Chip with integrated phosphor
US9318674B2 (en) 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JP5827700B2 (ja) * 2014-01-10 2015-12-02 株式会社東芝 半導体発光装置及び発光装置
WO2015119858A1 (en) 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
KR102199991B1 (ko) * 2014-05-28 2021-01-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
JP6413460B2 (ja) * 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US11311967B2 (en) * 2014-08-19 2022-04-26 Lumileds Llc Sapphire collector for reducing mechanical damage during die level laser lift-off
JP2016111058A (ja) * 2014-12-02 2016-06-20 ウシオ電機株式会社 半導体発光素子の製造方法及び半導体発光素子
JP6609917B2 (ja) * 2014-12-02 2019-11-27 ウシオ電機株式会社 蛍光光源用発光素子の製造方法
KR102572643B1 (ko) * 2015-05-13 2023-08-31 루미리즈 홀딩 비.브이. 다이 레벨의 레이저 리프트-오프 중에 기계적 손상을 줄이기 위한 사파이어 수집기
JP6034456B2 (ja) * 2015-07-16 2016-11-30 株式会社東芝 半導体発光装置及び発光装置
JP6072192B2 (ja) * 2015-10-22 2017-02-01 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
JP7253489B2 (ja) 2016-10-24 2023-04-06 インブイティ・インコーポレイテッド 照明要素
JP7430990B2 (ja) * 2019-06-26 2024-02-14 新光電気工業株式会社 配線基板の製造方法
JP2021158303A (ja) * 2020-03-30 2021-10-07 株式会社ディスコ レーザー加工装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693963A (en) 1994-09-19 1997-12-02 Kabushiki Kaisha Toshiba Compound semiconductor device with nitride
EP0921577A4 (en) 1997-01-31 2007-10-31 Matsushita Electric Ind Co Ltd ELECTROLUMINESCENT ELEMENT, SEMICONDUCTOR ELECTROLUMINESCENT DEVICE, AND PROCESS FOR PRODUCING THE SAME
EP0924966A1 (en) * 1997-06-30 1999-06-23 Aventis Research & Technologies GmbH & Co. KG Thin film electrode for planar organic light-emitting devices and method for its production
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000196197A (ja) * 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法
US6744800B1 (en) 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
JP4362905B2 (ja) * 1999-09-21 2009-11-11 富士ゼロックス株式会社 自己走査型発光装置、書き込み用光源および光プリンタ
WO2001061804A1 (en) * 2000-02-16 2001-08-23 Nichia Corporation Nitride semiconductor laser device
US6878973B2 (en) * 2001-08-23 2005-04-12 Lumileds Lighting U.S., Llc Reduction of contamination of light emitting devices
KR20050044518A (ko) 2001-11-19 2005-05-12 산요덴키가부시키가이샤 화합물 반도체 발광 소자 및 그 제조 방법
JP4055405B2 (ja) 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
TW554553B (en) * 2002-08-09 2003-09-21 United Epitaxy Co Ltd Sub-mount for high power light emitting diode
TWI246783B (en) 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method

Also Published As

Publication number Publication date
DE602004021008D1 (de) 2009-06-18
CN1830097A (zh) 2006-09-06
EP1665400B1 (en) 2009-05-06
KR20060032208A (ko) 2006-04-14
TW200522393A (en) 2005-07-01
JP2007503718A (ja) 2007-02-22
KR100728693B1 (ko) 2007-06-14
CN100446280C (zh) 2008-12-24
US7956377B2 (en) 2011-06-07
US20090186431A1 (en) 2009-07-23
WO2005029599A2 (en) 2005-03-31
US20060231853A1 (en) 2006-10-19
TWI246783B (en) 2006-01-01
WO2005029599A3 (en) 2005-11-17
EP1665400A2 (en) 2006-06-07
US7923270B2 (en) 2011-04-12
ATE430993T1 (de) 2009-05-15

Similar Documents

Publication Publication Date Title
JP4440928B2 (ja) 発光素子とその製造方法
US7276742B2 (en) Compound semiconductor light emitting device and its manufacturing method
TWI424588B (zh) Semiconductor light emitting device manufacturing method
US20060246687A1 (en) Method for producing a semiconductor component
JP4535834B2 (ja) 発光素子とその製造方法
JP5996250B2 (ja) リフトオフ方法
KR20130117875A (ko) 반도체 발광 장치 및 그 제조 방법
CN101689482B (zh) 一种提供经布图处理的内嵌导电层的方法
US20110217803A1 (en) Production method for semiconductor light emitting devices
JP2011124311A (ja) 半導体発光素子の製造方法および積層構造体
CN102142397A (zh) 发光二极管及其制造方法
US8470625B2 (en) Method of fabricating semiconductor light emitting device and semiconductor light emitting device
JP2004297095A (ja) 化合物半導体発光素子の製造方法
KR101058302B1 (ko) 박막 반도체 소자 및 상기 소자의 제조 방법
JP2005197573A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2009123853A (ja) 発光装置、発光装置の製造方法及び配線体
KR20230162099A (ko) 고급 패키징을 위한 마이크로 비아 형성 방법들
JP2005005727A (ja) 化合物半導体発光素子
WO2021059485A1 (ja) 光半導体装置およびその製造方法
JP2007013222A (ja) 発光素子
JP2005332877A (ja) 発光ダイオード素子とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080603

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4440928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees