KR100728693B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100728693B1
KR100728693B1 KR1020067001735A KR20067001735A KR100728693B1 KR 100728693 B1 KR100728693 B1 KR 100728693B1 KR 1020067001735 A KR1020067001735 A KR 1020067001735A KR 20067001735 A KR20067001735 A KR 20067001735A KR 100728693 B1 KR100728693 B1 KR 100728693B1
Authority
KR
South Korea
Prior art keywords
semiconductor
electrodes
insulating layer
substrate
light emitting
Prior art date
Application number
KR1020067001735A
Other languages
English (en)
Other versions
KR20060032208A (ko
Inventor
켄이치로 다나카
마사오 쿠보
Original Assignee
마츠시다 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시다 덴코 가부시키가이샤 filed Critical 마츠시다 덴코 가부시키가이샤
Publication of KR20060032208A publication Critical patent/KR20060032208A/ko
Application granted granted Critical
Publication of KR100728693B1 publication Critical patent/KR100728693B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

발광소자 및 그 제조방법에 있어서, 표면-장착 기술로써 일괄공정으로 장착, 높은 빛추출효율, 및 낮은 제조 비용이 실현된다. 이 발광소자(1)는 p-타입 및 n-타입 질화물 반도체의 반도체층들(2, 3), 이 반도체층들(2, 3)의 각각으로 전류를 가하는 반도체-표면-전극들(21, 31), 이 반도체층들(2, 3)을 지지하는 절연층(4), 및 장착-표면-전극들(5)을 포함한다. 반도체층(2)은 다른 반도체층(3)이 증착되지 않은 비증착구역(20)을 가지고 있다. 절연층(4)은 장착-표면-전극들(5)과 반도체-표면-전극들(21, 31)을 전기적으로 연결하는 VIA(10)를 가지고 있다. 제조 공정에서, 첫째, 반도체층들(2, 3)과 반도체-표면-전극들(21, 31)이 투명한 결정 기판 상에 증착되고, 형성 공정을 사용함으로써, 절연층(4)과 장착-표면-전극들(5)이 형성되며, 둘째, VIA(10)가 형성되고, 마지막으로, 투명한 결정 기판은 발광소자(1)를 얻기 위해 분리된다. 빛은 반도체층들(2, 3)로부터 직접 그리고 효율적으로 추출된다. 장착-표면-전극들(5)로써, 발광소자(1)는 표면 장착 기술을 사용하여 장착될 수 있다.
발광, 빛, 표면, 장착, 반도체, 층, 전극, 증착.

Description

반도체 발광소자 및 그 제조방법{SEMICONDUCTOR LIGHT-EMITTING DEVICE AND ITS MANUFACTURING METHOD}
본 발명은 발광소자 및 그 제조방법에 관한 것이다.
종래에는, 와이어 본딩(wire bonding) 또는 플립칩 장착(flip-chip mounting)을 사용함으로써 기판상에 발광 다이오드로 만들어진 반도체 발광소자를 장착하는 기술들이 있었다. 그러한 기술들은 고정밀 배치를 필요로 하기 때문에, 그러한 발광소자는 표면-장착 기술을 사용하는 일괄공정(batch process)으로 장착될 수 있는 것이 기대된다.
최근에는, 질화물 반도체를 사용하는 발광소자가 반도체 발광소자로서 널리 적용된다. 그러한 발광소자는 사파이어 기판상에 반도체들을 증착함으로써 제조되고, 그래서 그러한 장치에서 투명한 사파이어 기판을 통하여 빛을 추출한다. 하지만, 반도체 박막과 사파이어 기판 사이에, 또한 사파이어 기판과 공기 사이에 굴절률의 차이가 존재하고, 따라서 빛의 일부는 이 장치의 칩에 갇혀 열로 발산된다. 사파이어 기판의 반대쪽에 있는 반도체 표면에서 빛을 추출하여 빛이 사파이어 기판을 통과하지 않는 경우에는, 따라서 이 장치는 사파이어 기판 쪽에 장착될 수 있지만, 사파이어 기판이 개재(interposition)됨으로 인해 열방출 효율이 좋지 않게 된다. 따라서 사파이어 기판이 제거되고 이 기판이 제거된 위치에 히트 싱크(heat sink)가 부착되는 것과 같은 기술(예를 들어, 일본공개특허공보 제2000-196197호)이 제안되고 있다.
따라서, 사파이어 기판을 제거하는, 상기한 기술이 설명된다. 이 기술은 다중 레이저다이오드의 집합체인 레이저다이오드배열(laser diode array)의 생산에 사용된다. 도 19A-19F는 일련의 레이저다이오드배열 제조공정을 보여준다. 도 19A에 도시한 바와 같이, 레이저다이오드배열은 반도체(102)의 박막들 및 전극들(121)이 구비된 사파이어 기판상에 만들어진다. 다음에, 도 19B에 도시한 바와 같이, 전극들(121)이 제공되고 사파이어 기판의 반대편에 있는 표면은, 사파이어 기판을 포함하는 배열을 지지하기 위해 지지 기판(104)에 왁스(103)로 접착된다.
이 상태에서, 사파이어 기판을 통해 반도체(102)에 레이저 광선(105)을 가함으로써, 반도체(102) 표면상에 미리-형성된 얇은 GaN층은 금속 Ga와 N2로 분해되고, 도 19C에 도시한 바와 같이, 사파이어 기판이 분리되고 제거된다.
다음 단계로, 도 19D에 도시한 바와 같이, 금속층(106)은 사파이어 기판이 제거된 반도체(102)의 표면상에 형성되고, 금속층(107)을 가진 열전도성 기판(108)이 준비된다(만약 금속 기판이 사용되면, 금속층(107)은 필요가 없다). 다음에, 도 19E에 도시한 바와 같이, 반도체(102)와 열전도성 기판(히트 싱크)(108)은 땜납층(solder layer, 109)에 의해 각 금속층에 접합된다. 도 19F에 도시한 바와 같이, 왁스(103)를 녹여서, 열전도성 기판(108) 상에 지지되는 반도체(102) 및 전극들 (121)로 이루어진 레이저다이오드배열을 완성한다.
상기한 바와 같이, 사파이어 기판을 제거하고, 이 사파이어 기판이 제거된 위치에 열전도성 기판을 부착함으로써, 상기 배열에서 모든 레이저다이오드에 대하여 공통의 표면상에 플립(flip)면 접촉부가 만들어질 수 있다. 더욱이 히트 싱크가 효율적으로 사용된다. 이 사파이어 기판을 제거하는 기술은 레이저다이오드뿐만 아니라 발광 다이오드(LED)와 같은 반도체 발광소자에도 적용될 수 있다.
하지만, 도 19A-19F 또는 특허 명세서에서 개시한 바와 같이, 사파이어 기판을 제거하고, 전극들을 형성하며, 또는 히트 싱크를 접합하는 상기한 방법에 관하여는, 많은 처리 단계가 필요하고, 지지 기판을 준비하는 비용이 많이 든다. 더욱이, 광선이 전극들이 제공된 표면에서 나오므로, 발광소자의 빛추출효율이 낮게 되는 문제점이 있다.
본 발명은 상기한 문제점들을 해결하기 위해 안출된 것으로서, 표면-장착 기술을 사용함으로써 일괄공정으로 장착될 수 있고, 높은 빛추출효율을 가지며, 저비용으로 생산될 수 있는 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 p-타입 및 n-타입 질화물 반도체층들을 증착함으로써 형성되는 발광소자는,
상기 반도체층들의 각각으로 전류를 가하는 반도체-표면-전극들;
상기 반도체층들을 지지하는 절연층; 및
상기 반도체-표면-전극들이 만들어지는 절연층의 다른 표면의 반대쪽에 있는 절연층의 한 표면상에 제공된 장착-표면-전극들을 포함하고;
상기 반도체층들 중 하나는 다른 반도체층이 증착되지 않은 비증착구역을 가지고 있고;
상기 반도체-표면-전극들 중 하나는 상기 비증착구역의 표면상에 빌드업(build-up)되며;
상기 반도체-표면-전극들과 장착-표면-전극들을 전기적으로 연결하는 절연층에 VIA들이 만들어지고;
상기 반도체-표면-전극들, 절연층, 및 장착-표면-전극들은 이 순서대로 상기 증착된 반도체층들의 한 면상에 형성된 것을 특징으로 한다.
이러한 구성에 의하면, 와이어-본딩, 플립-칩-본딩 등을 사용하는 반도체 장착 기술과 달리, VIA가 있는 반도체-표면-전극들에 전기적으로 연결된 장착-표면-전극들이 상기 절연층의 표면상에 제공되므로, 장착-표면-전극들을 사용함으로써, 그리고 프린트-회로보드공정(print-circuit board process)에서 널리 적용되는 표면-장착 기술을 사용함으로써, 발광소자를 장착할 수 있다. 더욱이, 반도체층들의 표면 중 하나에, 사파이어 기판 또는 전극들과 같은 광선이 추출되는 장애물이 하나도 없으므로, 종래의 장치와 달리, 광선을 반도체층들로부터 밖으로 직접 그리고 효율적으로 추출할 수 있다.
이 발광소자에서, 상기 절연층은 수지(resin), 세라믹(ceramics), 또는 실리콘(silicon) 중 하나로 만들어지는 것이 바람직하다.
이러한 구성에 의해, 생산 비용 또는 제품 성능의 관점에서 절연층용으로 적당히 선택된 물질을 가진 발광소자를 얻을 수 있다.
이 발광소자에서 상기 VIA는 전기전도체로 채워지는 것이 바람직하다.
이러한 구성에 의해, 전기전도체가 보통 좋은 열전도체이므로, 발광부를 구성하는 반도체층들에 발생되는 열은, VIA들에 채워진 전기전도체를 통해 이 장치가 장착되는 보드로, 효율적으로 발산될 수 있으며, 이 발광소자로의 열부하를 낮출 수 있고, 발광소자에서 안정된 빛 추출 및 긴 수명을 달성할 수 있다.
이 발광소자에서, 상기 반도체층의 표면상 또는 내부에는 인광물질이 제공되는 것이 바람직하다.
이러한 구성에 의해, 인광물질을 이용함으로써, 반도체층에 의해 방사되는 빛의 색조를 다른 색조로, 고효율적으로 변환할 수 있다. 더욱이, 이 발광소자가 수지 등으로 밀봉되는 경우에는, 인광물질이 이 밀봉 수지 속으로 분산되지 않기 때문에, 이 밀봉 수지의 변질을 억제할 수 있다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 발광소자의 제조방법은,
부분적으로 비증착구역이 있는 투명한 결정 기판상에 p-타입 및 n-타입 반도체층들을 증착함으로써, 그리고 상기 반도체층들상에 상기 반도체층들의 각각으로 전류를 가하는 반도체-표면-전극들을 제공하고, 상기 전극 표면들의 각각은 한 방향으로 노출되도록 함으로써, 반도체-기판이 형성되는 기판형성공정;
상기 반도체-표면-전극들이 제공되고, 또한 상기 반도체-표면-전극들 위의 절연층을 부분적으로 제거함으로써 VIA용 구멍들이 만들어지고, 또한 상기 절연체 제거에 의해 노출되는 반도체-표면-전극들의 노출된 표면들상에 및 VIA용 구멍들의 내벽들상에 VIA들을 형성하도록 전기전도체가 제공되며, 그리고 또한 상기 VIA를 통해 반도체-표면-전극들에 전기적으로 연결된 장착-표면-전극들이 상기 절연층의 표면상에 만들어지는, 상기 반도체-기판의 표면상에 절연층이 형성되는 VIA형성공정; 그리고
상기 투명한 결정 기판이 상기 VIA형성공정 후에 반도체층들로부터 분리되는 기판분리공정을 포함하여 이루어지는 것을 특징으로 한다.
이러한 구성에 의해, 종래의 프린트-회로보드공정을 적용함으로써 저비용으로 고효율의 발광소자를 생산할 수 있다. 즉, VIA형성공정에서, 상기 반도체층을 지지하기 위한 절연층과, 빌드업(build-up) 또는 종래 프린트-회로보드공정의 기판증착공정을 이용하여 상기 반도체층에 장치를 장착하기 위한 장착-표면-전극들을 형성할 수 있다. 투명한 결정 기판을 제거함으로써 완성되는 이 발광소자는 절연층의 표면상에 장착-표면-전극들을 가지고 있으므로, 와이어 본딩, 플립-칩-본딩 등과 같은 반도체 장착 기술을 사용하지 않고 표면 장착을 할 수 있다. 더욱이, 상기 투명한 결정 기판은 분리되어 제거되므로, 반도체층들로 구성된 빛 방사부로부터 광선을 직접 추출할 수 있다. 따라서 이 발광소자는 장착특성과 발광 효율의 둘 다에서 우수하고, 저비용으로 생산될 수 있다.
이 발광소자의 제조방법에서, 상기 절연층은 수지, 세라믹, 또는 실리콘 중 하나로 만들어지는 것이 바람직하다.
이러한 구성에 의해, 생산 비용 또는 제품 특성의 면에서 절연층용으로 적당히 선택된 물질을 가진 발광소자를 얻을 수 있다.
이 발광소자의 제조방법에서, 상기 VIA형성공정에서 형성된 절연층은 수지코팅구리의 절연물질로 만들어지는 것이 바람직하다.
이러한 구성에 의해, 종래 프린트-회로보드공정의 수지코팅구리를 사용할 수 있고, 또한 종래 프린트-회로보드공정을 사용함으로써 상기 기판형성공정과 VIA형성공정을 행할 수 있다.
이 발광소자의 제조방법에서, 먼저 상기 수지코팅구리의 선정된 수지상에 배치된 구리 박편을 제거하고, 둘째 그 남은 박편은 수지제거공정용 마스크로 사용함으로써, 상기 VIA형성공정에서 반도체-표면-전극들 위에 있는 수지의 부분적 제거가 행해지는 것이 바람직하다.
이러한 구성에 의해, 수지를 제거하기 위해 레이저 광선이 사용되는 경우에, 레이저 광선의 정밀한 위치조정 없이 고정밀도를 갖는 수지를 처리할 수 있다. 또한, 수지를 제거하기 위해 플라즈마가 사용되는 경우에, 마스크 물질을 준비할 필요가 없다.
이 발광소자의 제조방법에서, 레이저 광선 또는 플라즈마에 상기 절연체를 노출시킴으로써 상기 VIA형성공정에서 반도체-표면-전극들 위에 있는 수지의 부분적 제거가 행해지는 것이 바람직하다.
이러한 구성에 의해, 레이저 광선이 사용되는 경우에, 상기 공정 조건을 조정함으로써 절연층만을 선택적으로 제거할 수 있고, 또한 고정밀 공정이 행해질 수 있다. 더욱이, 진공 시스템이 필요없고, 대기중에서 간편하고 고속으로 처리할 수 있다. 플라즈마가 사용되는 경우에는, 많은 수의 VIA를 처리할 수 있고, 또한 많은 기판들이 효율적으로 VIA를 형성하도록 일괄적으로 처리될 수 있다.
이 발광소자의 제조방법에서, 상기 기판분리공정에서 투명한 결정 기판의 분리는, 레이저 광선을 사용함으로써 행해지는 것이 바람직하다.
이러한 구성에 의해, 공간 및 시간적으로 에너지를 집중함으로써 반도체에 손상을 최소로 주면서 상기 투명한 결정 기판을 제거할 수 있고, 이는 대기중에서 간편하게 그리고 고속으로 행할 수 있다.
이 발광소자의 제조방법에서, 레이저 광선을 사용함으로써 상기 반도체층으로부터 투명한 결정 기판의 분리와 동시에 상기 반도체층의 분리-유도 표면(separation-induced surface)상에, 거칠기구조가 형성되는 것이 바람직하다.
이러한 구성에 의해, 배치 또는 배열을 위한 작동을 줄일 수 있다. 더욱이, 유출하는 빛에 대한 반도체층의 표면에서 광반사가 반도체층 표면상의 거칠기구조에 의해 억제되므로, 완성된 발광소자로써 반도체층으로부터 외부 영역으로 효율적으로 빛을 추출할 수 있다.
이 발광소자의 제조방법에서, 상기 반도체층 표면상의 거칠기구조는, 상기 투명한 결정 기판을 분리하도록 하는 레이저 광선과 함께 상기 거칠기구조를 형성하도록 하는 레이저 광선으로 상기 반도체층의 표면에 조사(irradiating)함으로써 형성되는 것이 바람직하다.
이러한 구성에 의해, 복수의 레이저 광선들의 조사 간섭 조건들을 조정함으로써, 표면상에 미세한 구조의 형상을 쉽게 제어할 수 있다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 발광소자의 제조방법은,
부분적으로 비증착구역이 있는 투명한 결정 기판상에 p-타입 및 n-타입 반도체층들을 증착함으로써, 그리고 상기 반도체층들상에 상기 반도체층들의 각각으로 전류를 가하는 반도체-표면-전극들을 제공하고, 상기 전극 표면들의 각각은 한 방향으로 노출되도록 함으로써, 반도체-기판이 형성되는 기판형성공정;
상기 반도체-표면-전극들에 대응하는 미리-형성된 VIA용 구멍들을 가진 절연층이 상기 반도체-표면-전극들이 제공된 반도체-기판의 표면상에 적층되고, 또한 반도체-표면-전극들의 표면상에 그리고 VIA용 구멍들의 내벽들상에 VIA들을 형성하도록 전기전도체가 제공되며, 그리고 또한 상기 VIA를 통해 반도체-표면-전극들에 전기적으로 연결된 장착-표면-전극들이 상기 절연층의 표면상에 만들어지는, VIA형성공정; 그리고
상기 투명한 결정 기판이 상기 VIA형성공정 후에 반도체층으로부터 분리되는 기판분리공정을 포함하여 이루어지는 것을 특징으로 한다.
이러한 구성에 의해, 종래의 프린트-회로보드 제조공정을 적용함으로써 발광소자를 저비용으로 그리고 고효율적으로 제조할 수 있다. 즉, VIA형성공정에서, 종래의 프린트-회로보드 제조공정을 적용함으로써 미리-형성된 구멍들을 가진 절연층을 준비할 수 있고, 그리고 상기 반도체-기판상에 절연층을 접착함으로써 상기 반도체층들을 지지하는 절연층과 이 장치를 장착하는 장착-표면-전극들이 쉽게 형성된다. 상기 투명한 결정 기판을 제거함으로써 완성되는 이 발광소자는, 상기한 바와 같은 방식으로, 표면 장착을 할 수 있고 상기 반도체층으로부터 빛을 직접 추출할 수 있고, 따라서 이 발광소자는 장착특성과 발광 효율이 둘 다 우수하고, 저비용으로 생산될 수 있다.
이 발광소자의 제조방법에서, 상기 절연층은 수지, 세라믹, 또는 실리콘 중 하나로 만들어지는 것이 바람직하다.
이러한 구성에 의해, 상기한 바와 같은 방식으로, 절연층 물질의 유용성이 확대되고, 제조 비용 또는 제품 성능 면에서 절연층 용으로 적당히 선택된 물질을 가진 발광소자를 얻을 수 있다.
이 발광소자의 제조방법에서, 상기 절연층의 구멍들은 절연층을 레이저 광선 또는 플라즈마에 노출함으로써 형성되는 것이 바람직하다.
이러한 구성에 의해, 레이저 광선이 사용되는 경우에, 상기한 바와 같이, 절연층만을 선택적으로 제거할 수 있고, 고정밀 공정이 행해질 수 있다. 더욱이, 진공 시스템이 필요없고, 대기중에서 간편하게 그리고 고속으로 처리할 수 있다. 플라즈마가 사용되는 경우에는, 상기한 바와 같이, 많은 수의 VIA를 처리할 수 있고, 또한 많은 기판들이 효율적으로 VIA를 형성하도록 일괄적으로 처리될 수 있다.
이 발광소자의 제조방법에서, 상기 기판분리공정에서 투명한 결정 기판의 분리는, 레이저 광선을 사용함으로써 행해지는 것이 바람직하다.
이러한 구성에 의해, 상기한 바와 같이, 공간 및 시간적으로 에너지를 집중함으로써 반도체에 손상을 최소로 주면서 상기 투명한 결정 기판을 제거할 수 있고, 이는 대기중에서 간편하게 그리고 고속으로 행할 수 있다.
이 발광소자의 제조방법에서, 레이저 광선을 사용함으로써 상기 반도체층으로부터 투명한 결정 기판의 분리와 동시에 상기 반도체층의 분리-유도 표면상에, 거칠기구조가 형성되는 것이 바람직하다.
이러한 구성에 의해, 상기한 바와 같이, 배치 또는 배열을 위한 작동을 줄일 수 있다. 더욱이, 유출하는 빛에 대하여 반도체층의 표면에서 광반사가 반도체층 표면상의 거칠기구조에 의해 억제되므로, 완성된 발광소자로써 반도체층으로부터 외부 영역으로 효율적으로 빛을 추출할 수 있다.
이 발광소자의 제조방법에서, 상기 반도체층 표면상의 거칠기구조는, 상기 투명한 결정 기판을 분리하도록 하는 레이저 광선과 함께 상기 거칠기구조를 형성하도록 하는 레이저 광선으로 상기 반도체층의 표면에 조사함으로써 형성되는 것이 바람직하다.
이러한 구성에 의해, 상기한 바와 같이, 양 레이저 광선들의 조사 조건들을 조정함으로써, 표면상에 미세한 구조의 형상을 쉽게 제어할 수 있다.
도 1은 본 발명의 실시예에 따른 발광소자를 보여주는 부분적으로 단면을 포함하는 사시도이다.
도 2는 상기한 발광소자를 보여주는 단면도이다.
도 3A, 도 3B, 및 도 3C는 본 발명의 실시예에 따른 발광소자의 제조방법들에 대한 공정을 보여주는 플로우 차트들(flow charts)이다.
도 4A-4E는 상기한 제조방법들에 대하여 시간-순서로 공정들을 보여주는 발광소자의 단면도들이다.
도 5A-5E는 상기한 도 4A-4E에 대응하는 사시도들이다.
도 6은 상기한 제조방법들의 VIA형성공정을 보여주는 단면도이다.
도 7은 상기한 제조방법들의 VIA형성공정에 대한 다른 예를 보여주는 단면도이다.
도 8은 상기한 제조방법들의 VIA형성공정에 대한 다른 예를 보여주는 단면도이다.
도 9는 본 발명의 발광소자의 다른 예를 보여주는 단면도이다.
도 10A 및 도 10B는 본 발명의 발광소자의 장착공정을 보여주는 단면도들이다.
도 11A 및 도 11B는 상기한 제조방법들의 기판분리공정을 보여주는 단면도들이다.
도 12A 및 도 12B는 상기한 제조방법들의 기판분리공정에 대한 다른 예들을 보여주는 단면도들이다.
도 13은 상기한 제조방법들의 기판분리공정에 대한 또 다른 예를 보여주는 단면도이다.
도 14는 반도체층들의 표면상에 거칠기구조를 가진 본 발명의 발광소자를 보여주는 단면도이다.
도 15는 반도체층들의 표면상에 인광물질을 가진 본 발명의 발광소자를 보여주는 단면도이다.
도 16은 본 발명의 발광소자의 제조방법에 대한 다른 예를 보여주는 단면도이다.
도 17A-17D는 본 발명의 발광소자의 제조방법에 대한 다른 예들을 보여주는 단면도들이다.
도 18A, 도 18B, 및 도 18C는 본 발명의 발광소자의 제조방법에 대한 또 다른 예들을 보여주는 단면도들이다.
도 19A-19F는 종래의 레이저다이오드배열의 제조방법을 보여주는 단면도들이다.
본 발명의 실시예에 따른 발광소자 및 그 제조방법은 도면들을 참조하여 설명될 것이다. 도 1 및 도 2는 본 발명의 발광소자를 보여준다. 이 발광소자(1)는, p-타입 및 n-타입 질화물 반도체층들로 이루어진 반도체층들(2, 3), 상기 반도체층들의 각각으로 전류를 가하는 반도체-표면-전극들(21, 31), 상기 반도체층들(2, 3)을 지지하는 절연층(4), 및 상기 반도체-표면-전극들(21, 31)이 접촉하는 절연층의 다른 표면의 반대쪽에 있는 절연층(4)의 한 표면(도면에서 상단측)상에 제공된 장착-표면-전극들(5)을 포함한다. 한 반도체층(2)은 다른 반도체층(3)이 증착되지 않은 비증착구역(20)을 가지고 있고, 한 반도체-표면-전극(21)은 이 비증착구역(20)의 표면상에 빌드업(build-up)된다. 상기 장착-표면-전극들(5) 및 반도체-표면-전극들(21, 31)은 절연층(4)에 형성된 VIA 구멍들(41)의 내벽에 제공된 전기전도체(51)에 의해 전기적으로 연결된다. 상기 반도체-표면-전극들(21, 31), 절연층(4), 및 장착-표면-전극들(5)은 증착된 반도체층들(2, 3)의 한 면에 이 순서대로 형성된다.
상기한 발광소자(1)에서, 예를 들어, 반도체층(2)은 n-타입 반도체이고, 반도체층(3)은 p-타입이다. 이 반대도, 즉 반도체층(3)이 n-타입 반도체이고, 반도체층(2)이 p-타입인 것도 또한 가능하다. 그러한 반도체층들(2, 3)은 발광 다이오드(LED)를 형성하는 두 층들 경계면에서 활성층을 가지고 있다. 이 발광소자(1)의 증착된 반도체층들(2, 3)의 한 표면(도면에서 바닥측)은 빛추출표면이다. 다른 표면(도면에서 상단측)은 장착-표면이고 상기 장착-표면-전극들(5)이 거기에 형성된다.
그러한 구성을 갖고, 이 발광소자(1)는 빛-방사 표면 반대쪽 표면상에 장착-표면-전극들(5)을 포함하고, 이 때문에, 발광소자(1)는 프린트-회로보드상에 장착되는 표면-장착 장치로 취급될 수 있고, 프린트-회로보드에 사용되는 장착 방법이 이 발광소자의 장착에 적용될 수 있다. 이는 와이어-본딩, 플립-칩-본딩 등과 같은 반도체 장착 기술이 필요하지 않고, 땜납 리플로우(solder re-flow) 등과 같은 표면 장착 기술이 이용될 수 있다. 더욱이, 발광소자(1)의 빛추출표면이 사파이어와 같은 투명한 결정 기판에 의해 덮히므로, 광선은 반도체층들(2, 3)로부터 밖으로 직접 그리고 효율적으로 추출될 수 있다.
도 1 및 도 2에 도시한 발광소자는 한 쌍의 반도체-표면-전극들(21, 31) 및 이와 결합되는 한 쌍의 장착-표면-전극들(5, 5)을 가진 단일 장치 타입이다. 그러한 발광소자(1)는 첫째 평면 배열과 같이 많은 발광소자가 결합된 상태에서 일괄공정으로 제조되고, 둘째 각 칩들 속으로 다이싱(dicing)된다. 이 발광소자의 평면 배열은 주어진 수의 발광소자가 들어있는 무더기로 다이싱하거나 다이싱하지 않고 사용될 수 있다.
(공정 흐름)
이 발광소자의 공정 흐름을 설명한다. 도 3A는 제조 공정의 개략적인 요약을 보여준다. 이하에서 도 2는 필요한 때마다 참조된다. 이 발광소자(1)의 제조방법의 첫째 단계에서, 즉 기판형성공정(S1)에서, 반도체 기판은 부분적으로 비증착구역(20)이 있는 투명한 결정 기판상에 p-타입 및 n-타입 반도체층들(2, 3)을 증착함으로써, 그리고 상기 반도체층들(2, 3)상에 상기 반도체층들의 각각으로 전류를 가하는 반도체-표면-전극들(21, 31)을 제공하고, 상기 전극 표면들의 각각은 같은 방향으로 노출되도록 함으로써, 형성된다.
다음에, VIA형성공정(S2)에서, 상기 반도체-표면-전극들(21, 31)이 제공되는 반도체-기판의 표면상에 절연층(4)이 형성되고, 그리고 또한 상기 VIA를 통해 반도체-표면-전극들(21, 31)에 전기적으로 연결된 장착-표면-전극들(5)이 절연층(4)의 표면상에 형성된다. VIA형성공정(S2)에서, 나중에 설명하는 바와 같이 두가지 타입의 방법이 이용된다.
마지막으로, 기판분리공정(S3)에서, 상기 투명한 결정 기판은 반도체층(2)으로부터 분리되고 제거되어, 발광소자가 완성된다.
상기한 VIA형성공정(S2)에 적용가능한 두 방법은 도 3B 및 도 3C에 도시되어 있다. VIA형성공정(A)에서는, 도 3B에 도시되어 있는 바와 같이, 첫째, 반도체-기판의 표면상에 절연층이 형성되고(S11), 둘째, 이 절연층에 VIA용 구멍들이 형성되며(S12), 마지막으로, 상기 반도체-표면-전극들과 장착-표면-전극들이 전기적으로 연결된다(S13). 뒤에 있는 도 4A-4E, 도 5A-5E, 도 6, 도 7, 도 8, 도 16에 도시한 공정들은 이 VIA형성공정(A)에 관한 것이다.
VIA형성공정(B)에서는, 도 3C에 도시되어 있는 바와 같이, 첫째, 반도체-표면-전극들에 대응하는 미리-형성된 VIA용 구멍들을 가진 절연층이 형성되고(S21), 이 절연층은 상기 반도체-표면-전극들이 제공된 반도체-기판의 표면상에 적층되고(S22), 마지막으로, 상기 반도체-표면-전극들과 장착-표면-전극들이 전기적으로 연결된다(S23). 뒤에 있는 도 17A-17D, 도 18A, 도 18B, 및 도 18C에 도시한 공정들은 이 VIA형성공정(B)에 관한 것이다.
(발광소자 제조의 예 1)
이 발광소자(1)의 제조방법을 구체적인 예와 함께 설명한다. 도 4A-4E는 시간 순서대로 제조 공정의 특정 단계에서의 단면들을 보여주고, 도 5A-5E는 그러한 도면들에 대응하는 사시도들을 보여준다. 첫째, 도 4A 및 도 5A에 도시한 바와 같이, 투명한 결정 기판(6)의 표면상에 n-타입 질화물 반도체층(2)이 증착되고, 그리고 여기에 반도체층(2)의 일부가 적층되지 않고 노출되는 방식으로 p-타입 질화물 반도체층(2)이 증착된다. 이어서, 이 반도체층(2)이 대부분 노출되는 비증착구역(20) 상에 반도체층(2)에 대한 반도체-표면-전극들(21)이 형성되고, 또한 반도체층(3) 상에 반도체-표면-전극들(31)이 형성된다.
이어서, 도 4B 및 5B에 도시한 바와 같이, 상기 반도체층(2, 3) 및 반도체-표면-전극들(21, 31) 상에 절연층(4) 및 전기전도체층(7)이 형성된다. 이러한 절연층(4) 및 전기전도체층(7)은 예를 들어 수지 도포에 의해, 그리고 금속 증기 증착에 의해 각각 형성된다. 이 개별적 형성에 대한 다른 방법으로, 빌드업 공정용 프 린트-회로보드 물질인 수지코팅구리가, 하나의 공정으로 상기 반도체-표면-전극들(21, 31) 상에 적층될 수 있다. 이 경우에, 상기 절연층(4)은 수지로 만들어지고, 상기 전기전도체층(7)은 구리 필름으로 만들어진다. 수지코팅구리에서 수지는 유리 섬유 등과 같은 수지가 들어있는 순수 수지 또는 충전제(充塡劑)일 수 있다.
수지코팅구리가 사용되는 경우에, 상기 반도체-표면-전극들(21, 31) 상에 적층되는 절연층(4)을 설명한다. 이 수지코팅구리를 사용함으로써, 발광소자를 제조하기 위해 절연층을 쉽게 적층할 수 있다. 예를 들어, (주) 마츠시다 전기회사에 의해 제조된 에폭시 수지 타입 R-0880의 수지코팅구리가 다음과 같이 사용될 수 있다. 이 수지코팅구리는 상기 반도체-기판 상에 위치되고, 3.1 MPa에서 프레싱 기계로 압착하며, 이 상태로, 수지코팅구리 온도는 60 분간 165 ℃로 유지하고 나서, 냉각함으로써, 적층이 완료된다. 이 공정에서, 진공 상태 13.3 kPa에서 처리하는 것이 바람직하다. 적층하기 위한 압착 동안, 반도체층들이 보이는 단부면들에 랩어라운드(wraparound) 수지를 만들 수 있고, 이렇게 만들어진 랩어라운드 수지는 단부면에서 반도체층들을 보호할 수 있다. 따라서, 이 후처리에서 반도체층들에의 손상은 이 랩어라운드 수지에 의해 억제된다.
이어서, 전기전도체층(7)에는 VIA 구멍 패턴들(patterns)이 만들어지고, 도 4C 및 도 5C에 도시한 바와 같이, 반도체-표면-전극들(21, 31) 상의 수지는 후술하는 방법에 의해 부분적으로 제거된다. 이 공정에 의해 VIA 구멍들(41)이 형성된다. VIA 구멍들(41)의 형성 후에, 이 반도체-표면-전극들(21, 31)의 표면상에 수지 잔류물을 제거하기 위해 화학적 에칭이 행해질 수 있다.
이어서, 도 4D 및 도 5D에 도시한 바와 같이, 패턴화된 장착-표면-전극들(5), 및 VIA(10)는 상기 절연층의 장착-표면-전극들의, VIA 구멍들(41)의 내벽들의 표면상에, 그리고 반도체-표면-전극들상에 도포층을 만듦으로써 형성된다. VIA(10)와 함께, 상기 반도체-표면-전극들(21, 31)과 장착-표면-전극들(5)은 전기적으로 연결된다. 이 VIA 구멍들(41)을 채우기 위해 그리고 이 전극들 둘 사이에 전기적 연결을 하기 위해 전기전도체 풀(paste)이 사용될 수 있다. 상기한 공정들 후에, 투명한 결정 기판(6) 상에 발광소자가 완성된다. 반도체-표면-전극들(21, 31), VIA(10), 및 장착-표면-전극들(5)에 대한 상기한 공정들은 프린트-회로보드 제조공정에서 종래의 것들이다.
이어서, 도 4E 및 도 5E에 도시한 바와 같이, 기판분리공정에서, 투명한 결정 기판(6)와 발광소자(1)는 발광소자(1)을 얻기 위해 분리된다. 이렇게 얻어진 발광소자(1)는 단일한 발광소자(1)의 덩어리이고, 따라서 필요한 경우, 단일한 발광소자(1)는 다이싱에 의해 얻을 수 있다. 이 기판분리공정은 또한 후술된다.
(VIA 구멍들의 형성)
절연층(4)을 제거함으로써 VIA 구멍들을 만드는 일련의 방법들을 설명한다. 도 6은 이 VIA 구멍들(41)이 레이저 광선들(L1)에 의해 만들어지는 상황을 보여준다. 절연층(4)이 수지코팅구리로 만들어지는 경우를 설명한다. 레이저 광선(L1)은 이 절연층을, 즉 반도체-표면-전극들(21, 31) 상에 적층된 구역을 국부적으로 제거함으로써, VIA 구멍들(41)을 형성하는데 사용될 수 있다. 이 공정에서 사용가능한 레이저는 CO2 레이저, 고조파(harmonic) YAG 레이저, 엑시머(excimer) 레이저 등이다. 상기 구멍 지름이 φ50 ㎛ 이상이면 CO2 레이저가 채택되는 것이 적당하고, φ50 ㎛ 이하이면 고조파 YAG 레이저가 채택되는 것이 적당하다.
CO2 레이저가 사용되는 경우에, 전기전도체층(구리 필름)(7)이 절연층의 표면상에 존재하면, 도 6에 도시한 바와 같이, VIA가 형성될 위치에 구리 필름을 제거함으로써 개구부(71)를 먼저 만드는 것이 필요하다. 그러한 구리 필름은 레지스트 패터닝(resist patterning) 및 구리 에칭에 의해 제거될 수 있다. 이와 달리, 상기 수지코팅구리를 사용하지 않고 절연층(4)만을 형성하고, 레이저 광선(L1)으로 이 절연층에 VIA 구멍들을 만들고 나서, 이 절연층 상에 장착-표면-전극들을 만드는 것이 또한 현실적이다.
고조파 YAG 레이저가 사용되는 경우에, 구리 필름은 레이저에 의해 제거될 수 있다. 따라서, 이 경우에, 상기한 개구부(71)를 만들기 위한 에칭은 필요없다. 내부 층들에의, 즉 반도체-표면-전극들(21, 31)에의 손상은 구리 필름 공정과 수지 공정 사이에 다른 공정 에너지를 선택하여 피할 수 있다. 넓은 면적이 처리되고 공정의 품질이 또한 중요한 경우에는, 엑시머 레이저가 사용될 수 있다.
60 ㎛ 두께의 에폭시 수지가 CO2 레이저로 처리될 때, 공정 에너지는 100 ㎛ 당 1 mJ 내지 10 mJ이다. 이러한 공정에서, 상기 내부 반도체-표면-전극들에 손상 발생을 방지하는 것이 중요하다. 만약, CO2 레이저가 공정에 사용되면, 일부의 수지 는 상기 내부 반도체-표면-전극들(21, 31)의 표면상에 남게 된다. 따라서, CO2 레이저로 절연층(4)에 VIA 구멍 공정 후에, 상기 반도체-기판은 수지를 산화하고 용해하기 위해 과망간산용액 또는 크롬산용액에 담겨져, 남은 수지가 제거될 수 있다. 상기 과망간산용액 대신에 과망간산칼륨용액이 사용될 수 있고, 크롬산용액 대신에 크롬산칼륨용액이 사용될 수 있다.
상기 과망간산용액을 사용하는 공정을 구체적인 예와 함께 설명한다. 상기한 VIA 구멍 공정에 의해 처리된 절연층을 가진 반도체-기판은, 쉬플리 유한책임회사(Shipley Company L.L.C)에 의해 제조된, 80 ℃ MLB211 용액에 5분간 담그게 되고, 이 부풀리기(swelling) 공정 후에, 상기 수지를 산화하고 용해하기 위해 반도체-기판은 과망간산을 함유하고 또한 쉬플리 유한책임회사에 의해 제조된 80 ℃ MLB213 용액에 5분간 담그게 된다. 다음, 물 세척 후에, 이 반도체-기판은 잔류물들을 중화하기 위해 10 % 황산 용액에 5 분간 담그게 되고, 또한 물 세척이 행해진다. 그러한 공정에 의해, 상기 반도체-표면-전극들(21, 31) 상의 잔류 수지는 과망간산용액에 의해 제거된다.
상기한 바와 같이, VIA 구멍들(41)의 바닥인, 반도체-표면-전극들(21, 31) 상의 잔류 수지를 제거함으로써, 반도체-표면-전극들(21, 31)과 도금층 사이의 전기적 접촉은 잔류 수지에 의해 방해받지 않고, 상기 VIA 구멍들(41)에 있는 도금층을 통해 반도체-표면-전극들(21, 31)과 장착-표면-전극들(5) 사이의 전기적 연결에 대한 신뢰도가 유지될 수 있다. 더욱이, 상기한 바와 같이 과망간산용액 또는 크롬 산용액을 사용함으로써 잔류 수지에 대한 공정이 행해지면, 이 공정은 상기 용액에 반도체-기판을 단지 담금으로써 쉽게 행해질 수 있고, 많은 반도체-기판들이 한 번에 처리될 수 있으므로, 이 공정은 저비용으로 그리고 고속으로 행해질 수 있다.
도 7은 레이저로 VIA 구멍들(41)을 형성하는 방법을 보여준다. 절연층이 수지코팅구리에 의해 형성되는 경우를 설명한다. 표면상에 구리 필름으로 만들어진 전기전도체를 가진 절연층(4)에 VIA 구멍들(41)을 만들기 위해, 첫째, 상기한 바와 같이, 레지스트 패터닝 및 구리 에칭에 의해 VIA들이 형성될 위치에 구리 필름을 제거함으로써 개구부(71)가 만들어진다. 이 개구부(71) 주위의 구리 필름은 레이저 공정을 위한 마스크(구리 필름 마스크)로 사용될 수 있고, 따라서, 레이저 광선(L2)과 반도체-기판 사이에 정밀한 위치조정이 불필요하게 된다.
그 결과, VIA 구멍들(41) 크기보다 더 큰 지름의 점(spot) 크기의 레이저 광선(L2)으로 상기 마스크를 통해 수지에 조사함으로써 우수한 위치 정밀도를 가지고 VIA 구멍들(41)이 만들어질 수 있다. 예로서, 만약 상기 개구부(71)의 지름이 φ200 ㎛이고 정밀도가 ±50 ㎛이면, 지름 φ300 ㎛ 점의 레이저 광선이 사용될 수 있다. 자외선 레이저의 경우에, 고조파 YAG 레이저 또는 엑시머 레이저처럼, 구리 마스크가 또한 사용될 수 있다. 이를 위해, 구리 필름과 수지 사이에 공정 에너지 역치의 차이(이 역치는 수지보다 구리 필름에 대해 더 높다)가 사용되고, 즉, 이 레이저 광선(L2)의 에너지는 마스크를 손상하지 않도록 낮아지고, 수지만이 선택적으로 처리된다.
도 8은 레이저로 VIA 구멍들(41)을 형성하기 위한 또 다른 방법을 보여준다. 여기에 설명된 방법은, 상기한 두 방법과 달리, 구리 필름이 없는 절연층(4)에 적용된다. VIA 구멍들(41)의 확대된 패턴을 가진 마스크(42)와 그들의 배치(공정 패턴)는 레이저 광선(L3)으로 VIA 구멍들(41)이 만들어질 점들에 조사하기 위해 사용된다. 이 마스크(42)의 상은 초점 렌즈(43)에 의해 절연층(4)상의 공정 포인트로 초점이 맞추어진다. 예를 들어, 만약 이 레이저 공정 광학시스템의 이미지 전송비가 1/10이면, φ1000 ㎛ 개구의 마스크가 φ100 ㎛의 원형 VIA 구멍들에 대해 사용되고, 5000 ㎛ 사각형 개구의 마스크가 500 ㎛의 사각형 VIA 구멍들에 대해 사용된다. 200 ㎛의 VIA 구멍들 중심 거리에 대해서는, 2000 ㎛ 개구 중심 거리의 마스크가 사용된다. 확대된 공정 형상 패턴을 가진 마스크를 사용함으로써, 일괄적으로 이차원 공정을 할 수 있고, 제조 효율이 향상될 수 있다.
(VIA에 의한 열발산 및 표면 장착)
VIA에 의한 열발산 성능의 향상을 설명한다. 도 9는 충전된 VIA들을 보여준다. 상기 VIA 구멍들(41)에 전기전도체(51)가 형성될 때, 또한 좋은 열전도체인 전기전도체(51)로, VIA 구멍들(41)을 충전함(filling up)으로써, 충전된 VIA 구조가 만들어질 수 있고, 이 구조를 갖고 상기 반도체층들(2, 3), 즉 발광부의 열발산을 향상시킬 수 있다. 상기 전기전도체로 충전하는 것은 VIA 구멍들(41)의 내면에 두껍게 도금함으로써 행해질 수 있다. 이와 달리, VIA 구멍들(41)은 전기 전도성 도금으로 채워질 수도 있다. 이 충전 물질로는 높은 열전도성 물질이 바람직하다. 예를 들어, 구리(403 W/m/K), 은(428 W/m/K), 알루미늄(236 W/m/K)이 그러한 물질이다. 더욱이, VIA 구멍의 평면 치수가 더 크면 클수록 열발산을 위해서는 더 좋다. 열발산의 향상은 발광소자에 대한 열부하의 억제를 가져오고, 안정적인 빛 추출을 할 수 있다.
VIA 구멍들(41)에 대한 또 다른 충전 방법으로, 도 10A 및 도 10B에 도시한 바와 같이, 땜납을 이용하는 방법이 이용가능하고, 이 땜납은 장착 기판(54) 상으로 이 장치를 장착하기 위해 사용된다. 이 땜납의 열전도성은, 예를 들어, 50W/m/K이고, 땜납은 효율적으로 열을 방산할 수 있다. 이 발광소자의 장착을 위해, 프린트-회로보드 기술에서 장치 장착공정이 사용될 수 있고, 따라서 특별한 장착공정이 필요없고, 또한 장착공정은 단순하게 만들어질 수 있다.
(기판분리공정)
이 발광소자(1)로부터 투명한 결정 기판(6)을 분리하는 방법을 설명한다. 도 11A 및 도 11B는 레이저 광선으로 조사함으로써 행해지는 기판분리공정을 보여준다. 레이저 광선이 투명한 결정 기판(6)을 통해 상기 반도체층(2)의 표면에 조사될 때, 종래 기술에서 설명한 바와 같이, 반도체층(2)의 표면상에 질화물 반도체가, 예를 들어 GaN층이 금속 Ga와 N2로 분해되고, 도 11B에 도시한 바와 같이, 이 투명한 결정 기판(6)이 발광소자로부터 분리되고 제거된다. 기판 분리용으로 이용가능한 레이저는 엑시머 레이저(XeCl, KrF, ArF, F2 등), THG-YAG 레이저(제3 고조파 레이저), FHG-YAG 레이저(제4 고조파 레이저), 자외선 레이저, 및 1ps 펄스 폭보다 훨씬 짧은 펄스의 레이저(Ti: 사파이어 레이저 및 그 고조파 레이저, 엑시머 레이저 등) 등이 있다.
만약, 투명한 결정 기판(6)으로 사파이어가 사용되면, 사파이어는 적외선에서부터 약 140nm 파장의 빛까지에 대해 투과성이므로, 그러한 범위의 레이저 광선이 사파이어 기판을 분리하기 위해 사용될 수 있다. 사파이어가 갈륨-질화물층 상에 사용되는 경우에, 발광소자(1)의 온도에 대한 공정 조건은 30 내지 100 ℃이다. 여기서, 이 온도는 공정에서 발광소자(1)의 것이고, 레이저 조사 하에서 레이저가 조사되는 점의 온도가 아니다. 발광소자(1)의 온도는 레이저 공정의 시간에 설정될 필요가 없지만, 레이저 공정 후에 온도를 높게 설정하는 것으로 충분하다. 이 공정 표면에서 레이저 에너지 밀도는, 예를 들어, 2 내지 10 mJ/mm2이다. 이 레이저 조사는 집중된 광선으로 공정 표면을 주사(scan)하는 방법에 의해, 또는 균일한 강도의 큰 점 레이저 광선으로 한번에 전 표면을 조사하는 방법에 의해 행해질 수 있다.
GaN의 성분 중 하나인 금속 Ga는 금속 Ga 및 N2로 분해된 후에도, 사파이어 기판의 제거 후에 이 GaN 표면상에 잔류하는 일이 일어날 수 있다. 그러한 Ga는 산 세척에 의해, 예를 들어, HCl 용액을 사용함으로써, 제거될 수 있다.
(발광 표면에 대한 공정)
다음에는, 발광소자의 표면(발광 표면)에 대한 몇 가지 공정을 설명한다. 도 12A 및 도12B는 레이저를 사용함으로써 거칠기구조를 형성하는 것을 보여준다. 상기 투명한 결정 기판(6)이 레이저 광선(L5)을 사용함으로써 제거되는 분리 공정 동안, 질화물 반도체층(2)의 표면상에, 즉 투명한 결정 기판(6)과 대면하는 표면상으로 거칠기구조(22)가 동시에 형성된다. 이 거칠기구조(22)는 입사 레이저 광선과 산란된/반사된 레이저 광선 사이에, 또는 다수의 광선들 사이에 일어나는 간섭을 사용함으로써 형성될 수 있다. 이 거칠기구조(22)는 빛추출효율을 향상시킬 수 있다.
이 거칠기구조(22)에 주기성을 줌으로써, 빛추출효율은 더 향상될 수 있다. 향상되는 이유는, 굴절률 차이 때문에 발광소자 내에 갇히는(confined), 광선들이 거칠기구조에 의해 일어나는 회절 현상의 작용에 의해 추출될 수 있다는 것이다. 예를 들어, 질화물 반도체층(2)의 표면상에 1000 nm 주기 및 1000 nm 깊이의 거칠기구조(22)로, 상기 빛추출효율은 두 배가 된다. 1500 nm 주기 및 750 nm 깊이의 거칠기구조(22)로도 동일한 효과가 있다. 상기한 바와 같이, 이 거칠기구조(22)를 이용함으로써 발광소자(1)로부터 밖으로 광선을 효율적으로 추출할 수 있고, 이 거칠기구조(22)가 상기 분리 공정과 동시에 형성될 수 있으므로, 그러한 효과는 몇개의 공정 단계에 의해 얻을 수 있다.
도 13은 레이저를 사용함으로써 거칠기구조를 형성하는 또 다른 예를 보여준다. 상기 투명한 결정 기판(6)의 분리가 레이저 광선(L6)에 의해 행해질 때, 이 거칠기구조를 형성하도록 하는 다른 레이저 광선들(L7, L8)은, 질화물 반도체층(2)의 표면상에, 즉, 투명한 결정 기판(6)에 대면하는 표면상에, 거칠기구조(22)를 형성하기 위해 레이저 광선(L6)과 함께 사용된다. 이 레이저 광선(L6)은 수직방향으로부터 이 발광소자(1)의 정면으로 나아가고, 이 거칠기구조(22)를 형성하도록 하는 레이저 광선들(L7, L8)은 비스듬한 방향으로 나아간다. 만약 레이저 광선들로서 복수의 레이저 광선들이 사용되고 그들의 간섭이 이 거칠기구조(22)를 형성하기 위해 사용된다면, 표면 미세 구조의 형상 제어는 쉽게 행해지고, 또한 이 구조에 주기성을 줄 수 있다. 상기한 바와 같이, 이 거칠기구조(22)에 주기성을 줌으로써, 발광소자(1)로부터 빛추출효율은 더 향상될 수 있다.
도 14는 이 빛추출효율을 더 향상시키는 목적으로 이 거칠기구조를 형성하는 또 다른 방법을 보여준다. 이 방법에서, 미세 거칠기구조의 표면을 가진 투명한 광학부(8)는, 투명한 결정 기판(6)이 제거되는 질화물 반도체층(2)의 표면상에 놓인다. 이 질화물 반도체(GaN)의 굴절률은 2.5이고, 이는 매우 높은 것이다. 이에 반해, 광선이 추출되는 대기의 굴절률은 1.0이고, 따라서 두 굴절률의 비는 2.5이다. 따라서, 이 조건에서, 임계각은 반도체층(2)으로부터 대기로 가는 빛에 대해 작고, 빛은 전반사에 의해 갇히기(trapped) 쉬워서, 빛 추출 손실이 크다. 그래서, 미세 거칠기구조를 가진 투명한 광학부(8)는, 굴절률이 X/3+Y(여기서 X는 질화물 반도체와 대기 사이의 굴절률 차이이고, Y는 대기의 굴절률이다) 값 이상인 투명한 물질로 형성된다. 바람직하게는, 이 거칠기구조는 0.1 내지 100 ㎛의 표면-거칠기와, 또한 주기성을 갖는다. 예를 들어, 투명한 광학부(8)의 물질로 석영유리가 사용되는 경우에, 그 굴절률은 약 1.5이고, GaN의 굴절률은 2.5이고, 그리고 대기의 굴절률은 1.0이며, 따라서 상기한 조건이 만족되고, 빛추출효율을 향상시킬 수 있다. 이 투명한 광학부(8)의 굴절률은 더 높을수록 더 좋고, 사파이어(굴절률: 1.77)가 사용될 수도 있다.
도 15는 색조 변환(파장 변환)에 관련된 반도체 표면에 대한 공정을 보여준다. 상기 반도체층(2)의 표면상에 또는 그 내부에 인광물질(9)을 제공함으로써, 발광소자(1)에 의해 방사되는 빛의 색조를 인광물질(9)에 의해 고효율로 다른 색조로 변환할 수 있다. 더욱이, 이 발광소자(1)가 수지 등으로 밀봉되는 경우에, 이 구성에 의해 인광물질이 분산되는 밀봉 수지보다 밀봉 수지의 변질을 억제할 수 있다. 이 인광물질(9)은, 상기한 바와 같이, 분리 공정에서 레이저 광선에 의해 제거되는 투명한 결정 기판의 제거 후에 반도체층(2)에 대해 제공된다. 이 인광물질(9)은 질화물 반도체층(2)의 표면상에 제공되거나, 또는 반도체층(2)의 내부에 첨가된다. 이 인광물질(9)의 종류에 대하여는, 예를 들어, 파란색을 노란색으로 변환하거나 녹색 또는 빨간색을 내는 물질이 파란 발광 질화물 반도체용으로 사용되고, 파란색, 녹색, 및 빨간색을 내는 물질이 자외선 발광 질화물 반도체용으로 사용된다. 이 질화물 반도체의 표면상에 또는 내부에 인광물질을 제공함으로써, 방사된 빛을 인광물질 속으로 효율적으로 주입할 수 있고, 이 발광소자를 밀봉하는 데 사용되는 밀봉 수지의 변질을 억제할 수 있다.
이 질화물 반도체층의 표면(또는 내부 구역) 속으로 인광물질을 첨가하는 것은, 첫째 예를 들어, 연화된 표면을 만들기 위해 레이저 광선으로 표면을 조사함으로써, 그리고 둘째 가속화된 인광물질 입자들로 이 연화된 표면을 조사함으로써 행해질 수 있다. 이 표면을 연화시키는 레이저 조건은, 예를 들어, (1) femto-초 레이저에 대하여: 파장 800nm, 펄스 폭 120 fs, 펄스 반복 주파수 1 kHz, 및 공정 에너지 밀도 0.001-0.05 J/mm2, (2) 엑시머 femto-초 레이저에 대하여: 파장 248nm, 펄스 폭 270 fs, 펄스 반복 주파수 350 Hz, 및 공정 에너지 밀도 0.01-1.0J/mm2 이 다. 만약, 나노미터 크기의 가속화된 인광물질 입자들이 사용되면, 색조는 더 고효율로 변환될 수 있다.
(절연층 형성의 또 다른 예)
발광소자(1)의 제조방법의 또 다른 예를 도 16을 참조하여 설명한다. 이 제조방법에서, VIA형성공정(A)는 상기한 바와 같은 방식으로 사용되고, 반도체층들의 표면상에 절연층(4)을 형성한 후에, VIA 구멍들이 이 절연층 내에 형성된다. 여기서는, 상기한 수지 또는 수지코팅구리와 달리, 세라믹 또는 실리콘이 절연층(4)으로 사용되는 경우를 설명한다. 세라믹 또는 실리콘 웨이퍼(wafer)는 반도체층들(4)에, 또한 반도체-기판의 반도체-표면-전극들(21, 31)에 접착된다. 이 세라믹 웨이퍼로 알루미나(alumina)가 사용될 수도 있다. 그들은 깨끗하고 활성화된 표면 조건 하에서 그들을 압착함으로써 표면들 사이에서 함께 접착될 수 있다.
상기한 접착에 대하여, 금속-금속 접착을 위해 몇가지 타입의 접착 방법들(확산 접착, 압력 용접, 및 초음파 접착 등)이 있고, 절연체-반도체 접착의 경우에, 접착은 접착 표면이 세척되는 세척 공정에 의해, 예를 들어, Ar 이온 충격을 사용함으로써, 그리고 두 웨이퍼가 각 세척된 표면이 마주보고 쌓아올려지고 상온에서 접착되도록 눌리는 압착 공정에 의하여, 행해질 수 있다. 또한 절연층(4)과 반도체-기판의 접착 표면들 상에 낮은 용융 온도의 유리를 도포하고, 그리고 유리를 사용하여 접착하는 것이 현실적이다. 이렇게 만들어진 반도체-기판 상에 접착된 절연층(4)은, 상기한 바와 같이, 즉, 세라믹 또는 실리콘으로 만들어진 절연층(4)에 레이저를 사용함으로써 VIA 구멍들이 만들어질 수 있고, 그리고 도금을 사용함으로써 VIA들과 장착-표면-전극들이 형성된다. 만약, 절연층(4)이 실리콘으로 만들어지면, VIA 구멍들은 플라즈마 에칭에 의해 만들어질 수 있다.
(발광소자 제조의 예 2)
이 발광소자(1)의 또 다른 제조방법을 도 17A-17D를 참조하여 설명한다. 이 제조방법은 도 3C에 도시한 VIA형성공정(B)을 사용한다. 도 17A에 도시한 바와 같이, 반도체-표면-전극들(21, 31)에 대응하는 VIA 구멍들이 미리-형성된 절연층(4)은 적층되어, 반도체층들(2, 3) 그리고 또한 반도체-기판의 반도체-표면-전극들(21, 31)에 접착된다.
접착용으로 사용되는 절연층(4) 물질로서, 수지, 수지코팅구리, 예를 들어 알루미나, 실리콘과 같은 세라믹이 사용될 수 있다. 그러한 물질로 만들어진 절연층에 VIA 구멍들(41)을 만드는 방법은 실제로 상기한 것과 같고, 레이저 광선을 사용하는 방법이 적용될 수 있다. 실리콘의 경우에, VIA 구멍들(41)은 플라즈마 에칭에 의해 만들어질 수 있다. 세라믹의 경우에, 이 세라믹 절연층(4)은, 구멍들이 VIA 구멍들에 대응하여 만들어지는 생지(green sheet)를 불에 태움으로써 준비될 수 있다. 수지 또는 수지코팅구리의 경우에, VIA 구멍들(41)은 그러한 구멍들이 관통 구멍들이므로, 펀칭 또는 드릴링에 의해 쉽게 개구될 수 있다.
도 17B는 절연층(4)이 반도체 기판 상에 접착된 상황을 보여준다. 만약, 이 절연층(4)이 수지이면, 상기한 에폭시 타입 R-0880으로, 상기한 바와 같은 방법으로 접착을 행할 수 있다. 만약 이 절연층(4)이 세라믹 또는 실리콘이면, 접착은 도 16을 참조하여 설명된 방법에 의해 행해질 수 있다. 상기 장착-표면-전극들(5)의 형성, 도 17C에 도시한 VIA 구멍들(41)에서 전기전도체(51)를 통한 전극들 사이의 전기적 연결, 및 도 17D에 도시한 반도체-기판의 분리는 상기한 방법들 중 하나를 사용함으로써 행해질 수 있다.
(발광소자 제조의 예 3)
이 발광소자(1)의 다른 제조방법을 도 18A, 도 18B, 및 도 18C를 참조하여 설명한다. 이 제조방법에서, 도 7A를 참조하여 상기한 바와 같은 방식으로, VIA 구멍들(41)은 절연층(4)에 미리-형성되고, 게다가 상기 장착-표면-전극들(5)과 이 VIA 구멍들(41) 내의 전기전도체(51)는 이 절연층(4)에 또한 미리-형성된다. 더욱이, 장착-표면-전극들(5)에 대응하는 VIA 전극들(52)이 절연층(4)의 표면상에 VIA 구멍들(41) 주위로 또한 형성된다. 이 방법에서, 이 절연층(4)은 접착 전에 그 최종 상태에서 이미 VIA들(10)과 장착-표면-전극들(5)을 가지고 있다.
도 18B에 도시한 바와 같이, VIA들(10)과 장착-표면-전극들(5)을 가진 절연층(4)을 사용함으로써, 발광소자(1)는 이 절연층(4)과 반도체-기판을 함께 접착함으로써 형성될 수 있다. 이 접착은 상기한 방법들 중 하나를 사용함으로써 행할 수 있다. 더욱이, 도 18C에 도시한 바와 같이, 투명한 결정 기판이 제거된 발광소자(1)는 상기한 방법들 중 하나를 사용함으로써 얻을 수 있다. 본 발명은 첨부 도면들을 참조하여 예를 들어 모두 설명하였지만, 다양한 변화와 수정이 당해 기술분야에서 통상의 기술을 가진 자에게는 명백하다는 것이 이해될 것이다.
본 출원은 2003.9.24.에 제출된 특허출원에 기초하는 우선권을 주장한다. 이 출원의 모든 사항은 참조에 의해 본 출원으로 통합된다.

Claims (18)

  1. p-타입 및 n-타입 질화물 반도체층들을 증착함으로써 형성된 발광소자로서:
    상기 반도체층들의 각각으로 전류를 가하는 반도체-표면-전극들;
    상기 반도체층들을 지지하는 절연층; 및
    상기 반도체-표면-전극들이 만들어지는 절연층의 다른 표면의 반대쪽에 있는 절연층의 한 표면상에 제공된 장착-표면-전극들을 포함하고;
    상기 반도체층들 중 하나는 다른 반도체층이 증착되지 않은 비증착구역을 가지고 있고;
    상기 반도체-표면-전극들 중 하나는 상기 비증착구역의 표면상에 빌드업(build-up)되며;
    상기 반도체-표면-전극들과 장착-표면-전극들을 전기적으로 연결하는 절연층에 VIA들이 만들어지고;
    상기 반도체-표면-전극들, 절연층, 및 장착-표면-전극들은 이 순서대로 상기 증착된 반도체층들의 한 면상에 형성되는 것을 특징으로 하는 발광소자.
  2. 제1항에 있어서,
    상기 절연층은 수지, 세라믹, 또는 실리콘 중 하나로 만들어지는 것을 특징으로 하는 발광소자.
  3. 제1항에 있어서,
    상기 VIA는 전기전도체로 채워지는 것을 특징으로 하는 발광소자.
  4. 제1항에 있어서,
    상기 반도체층의 표면상 또는 내부에는 인광물질이 제공되는 것을 특징으로 하는 발광소자.
  5. 부분적으로 비증착구역이 있는 투명한 결정 기판상에 p-타입 및 n-타입 반도체층들을 증착함으로써, 그리고 상기 반도체층들상에 상기 반도체층들의 각각으로 전류를 가하는 반도체-표면-전극들을 제공하고, 상기 전극 표면들의 각각은 한 방향으로 노출되도록 함으로써, 반도체-기판이 형성되는 기판형성공정;
    상기 반도체-표면-전극들이 제공되는 반도체-기판의 표면상에 절연층이 형성되고, 또한 상기 반도체-표면-전극들 위의 절연층을 부분적으로 제거함으로써 VIA용 구멍들이 만들어지고, 또한 상기 절연체 제거에 의해 노출되는 반도체-표면-전극들의 노출된 표면들상에 및 VIA용 구멍들의 내벽들상에 VIA들을 형성하도록 전기전도체가 제공되며, 그리고 또한 상기 VIA를 통해 반도체-표면-전극들에 전기적으로 연결된 장착-표면-전극들이 상기 절연층의 표면상에 만들어지는, VIA형성공정; 그리고
    상기 투명한 결정 기판이 상기 VIA형성공정 후에 반도체층들로부터 분리되는 기판분리공정을 포함하여 이루어지는 것을 특징으로 하는 발광소자의 제조방법.
  6. 제5항에 있어서,
    상기 절연층은 수지, 세라믹, 또는 실리콘 중 하나로 만들어지는 것을 특징으로 하는 발광소자의 제조방법.
  7. 제5항에 있어서,
    상기 VIA형성공정에서 형성된 절연층은 수지코팅구리의 절연물질로 만들어지는 것을 특징으로 하는 발광소자의 제조방법.
  8. 제7항에 있어서,
    먼저 상기 수지코팅구리의 선정된 수지상에 배치된 구리 박편을 제거하고, 둘째 그 남은 박편은 수지제거공정용 마스크로 사용함으로써, 상기 VIA형성공정에서 반도체-표면-전극들 위에 있는 수지의 부분적 제거가 행해지는 것을 특징으로 하는 발광소자의 제조방법.
  9. 제5항에 있어서,
    레이저 광선 또는 플라즈마에 상기 절연체를 노출시킴으로써 상기 VIA형성공정에서 반도체-표면-전극들 위에 있는 수지의 부분적 제거가 행해지는 것을 특징으로 하는 발광소자의 제조방법.
  10. 제5항에 있어서,
    상기 기판분리공정에서 투명한 결정 기판의 분리는, 레이저 광선을 사용함으로써 행해지는 것을 특징으로 하는 발광소자의 제조방법.
  11. 제10항에 있어서,
    레이저 광선을 사용함으로써 상기 반도체층으로부터 투명한 결정 기판의 분리와 동시에 상기 반도체층의 분리-유도 표면상에, 거칠기구조가 형성되는 것을 특징으로 하는 발광소자의 제조방법.
  12. 제11항에 있어서,
    상기 반도체층 표면상의 거칠기구조는, 상기 투명한 결정 기판을 분리하도록 하는 레이저 광선과 함께 상기 거칠기구조를 형성하도록 하는 레이저 광선으로 상기 반도체층의 표면에 조사함으로써 형성되는 것을 특징으로 하는 발광소자의 제조방법.
  13. 부분적으로 비증착구역이 있는 투명한 결정 기판상에 p-타입 및 n-타입 반도체층들을 증착함으로써, 그리고 상기 반도체층들상에 상기 반도체층들의 각각으로 전류를 가하는 반도체-표면-전극들을 제공하고, 상기 전극 표면들의 각각은 한 방향으로 노출되도록 함으로써, 반도체-기판이 형성되는 기판형성공정;
    상기 반도체-표면-전극들에 대응하는 미리-형성된 VIA용 구멍들을 가진 절연층이 상기 반도체-표면-전극들이 제공된 반도체-기판의 표면상에 적층되고, 또한 반도체-표면-전극들의 표면상에 그리고 VIA용 구멍들의 내벽들상에 VIA들을 형성하도록 전기전도체가 제공되며, 그리고 또한 상기 VIA를 통해 반도체-표면-전극들에 전기적으로 연결된 장착-표면-전극들이 상기 절연층의 표면상에 만들어지는, VIA형성공정; 그리고
    상기 투명한 결정 기판이 상기 VIA형성공정 후에 반도체층으로부터 분리되는 기판분리공정을 포함하여 이루어지는 것을 특징으로 하는 발광소자의 제조방법.
  14. 제13항에 있어서,
    상기 절연층은 수지, 세라믹, 또는 실리콘 중 하나로 만들어지는 것을 특징으로 하는 발광소자의 제조방법.
  15. 제13항에 있어서,
    상기 절연층의 구멍들은 절연층을 레이저 광선 또는 플라즈마에 노출함으로써 형성되는 것을 특징으로 하는 발광소자의 제조방법.
  16. 제13항에 있어서,
    상기 기판분리공정에서 투명한 결정 기판의 분리는, 레이저 광선을 사용함으로써 행해지는 것을 특징으로 하는 발광소자의 제조방법.
  17. 제16항에 있어서,
    레이저 광선을 사용함으로써 상기 반도체층으로부터 투명한 결정 기판의 분리와 동시에 상기 반도체층의 분리-유도 표면상에, 거칠기구조가 형성되는 것을 특징으로 하는 발광소자의 제조방법.
  18. 제17항에 있어서,
    상기 반도체층 표면상의 거칠기구조는, 상기 투명한 결정 기판을 분리하도록 하는 레이저 광선과 함께 상기 거칠기구조를 형성하도록 하는 레이저 광선으로 상기 반도체층의 표면에 조사함으로써 형성되는 것을 특징으로 하는 발광소자의 제조방법.
KR1020067001735A 2003-09-24 2004-09-24 반도체 발광소자 및 그 제조방법 KR100728693B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00331060 2003-09-24
JP2003331060 2003-09-24

Publications (2)

Publication Number Publication Date
KR20060032208A KR20060032208A (ko) 2006-04-14
KR100728693B1 true KR100728693B1 (ko) 2007-06-14

Family

ID=34373033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001735A KR100728693B1 (ko) 2003-09-24 2004-09-24 반도체 발광소자 및 그 제조방법

Country Status (9)

Country Link
US (2) US7956377B2 (ko)
EP (1) EP1665400B1 (ko)
JP (1) JP4440928B2 (ko)
KR (1) KR100728693B1 (ko)
CN (1) CN100446280C (ko)
AT (1) ATE430993T1 (ko)
DE (1) DE602004021008D1 (ko)
TW (1) TWI246783B (ko)
WO (1) WO2005029599A2 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
JP2006313829A (ja) * 2005-05-09 2006-11-16 Konica Minolta Opto Inc 白色発光ダイオード及びその製造方法
JP4766966B2 (ja) * 2005-09-07 2011-09-07 京セラ株式会社 発光素子
US7956372B2 (en) * 2005-09-20 2011-06-07 Panasonic Electric Works Co., Ltd. Light emitting device
TWI294674B (en) * 2005-12-06 2008-03-11 Subtron Technology Co Ltd High thermal conducting circuit substrate and manufacturing process thereof
US7521727B2 (en) 2006-04-26 2009-04-21 Rohm And Haas Company Light emitting device having improved light extraction efficiency and method of making same
US7955531B1 (en) 2006-04-26 2011-06-07 Rohm And Haas Electronic Materials Llc Patterned light extraction sheet and method of making same
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
DE102007006640A1 (de) * 2007-02-06 2008-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement
KR100853960B1 (ko) * 2007-04-12 2008-08-25 주식회사 이츠웰 대전류 표면실장형 발광다이오드 램프
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
US20090322800A1 (en) * 2008-06-25 2009-12-31 Dolby Laboratories Licensing Corporation Method and apparatus in various embodiments for hdr implementation in display devices
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5349260B2 (ja) * 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
EP2526572B1 (en) * 2010-01-19 2019-08-14 LG Innotek Co., Ltd. Package and manufacturing method of the same
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8232117B2 (en) 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
KR101725220B1 (ko) * 2010-12-22 2017-04-10 삼성전자 주식회사 형광체 도포 방법 및 형광체 도포 장치
KR101762173B1 (ko) * 2011-01-13 2017-08-04 삼성전자 주식회사 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
JP2012175069A (ja) * 2011-02-24 2012-09-10 Nitto Denko Corp 発光ダイオード装置の製造方法
JP5535114B2 (ja) * 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP2715807B8 (en) * 2011-06-01 2018-10-24 Lumileds Holding B.V. Light emitting device bonded to a support substrate
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
WO2013021305A1 (en) * 2011-08-10 2013-02-14 Koninklijke Philips Electronics N.V. Wafer level processing of leds using carrier wafer
EP2745320B1 (en) * 2011-08-16 2017-02-22 Koninklijke Philips N.V. Led mixing chamber with reflective walls formed in slots
WO2013050898A1 (en) * 2011-10-07 2013-04-11 Koninklijke Philips Electronics N.V. Electrically insulating bond for mounting a light emitting device
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
US20130309792A1 (en) * 2012-05-21 2013-11-21 Michael A. Tischler Light-emitting dies incorporating wavelength-conversion materials and related methods
US9318674B2 (en) 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
US10439107B2 (en) * 2013-02-05 2019-10-08 Cree, Inc. Chip with integrated phosphor
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP5827700B2 (ja) * 2014-01-10 2015-12-02 株式会社東芝 半導体発光装置及び発光装置
US9343443B2 (en) 2014-02-05 2016-05-17 Cooledge Lighting, Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
KR102199991B1 (ko) * 2014-05-28 2021-01-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
JP6413460B2 (ja) * 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
WO2016027186A1 (en) * 2014-08-19 2016-02-25 Koninklijke Philips N.V. Sapphire collector for reducing mechanical damage during die level laser lift-off
JP2016111058A (ja) * 2014-12-02 2016-06-20 ウシオ電機株式会社 半導体発光素子の製造方法及び半導体発光素子
JP6609917B2 (ja) * 2014-12-02 2019-11-27 ウシオ電機株式会社 蛍光光源用発光素子の製造方法
EP3295479B1 (en) * 2015-05-13 2018-09-26 Lumileds Holding B.V. Sapphire collector for reducing mechanical damage during die level laser lift-off
JP6034456B2 (ja) * 2015-07-16 2016-11-30 株式会社東芝 半導体発光装置及び発光装置
JP6072192B2 (ja) * 2015-10-22 2017-02-01 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
CA3038854A1 (en) * 2016-10-24 2018-05-03 Invuity, Inc. Lighting element
JP7430990B2 (ja) 2019-06-26 2024-02-14 新光電気工業株式会社 配線基板の製造方法
JP2021158303A (ja) * 2020-03-30 2021-10-07 株式会社ディスコ レーザー加工装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0921577A1 (en) * 1997-01-31 1999-06-09 Matsushita Electronics Corporation Light emitting element, semiconductor light emitting device, and method for manufacturing them

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693963A (en) * 1994-09-19 1997-12-02 Kabushiki Kaisha Toshiba Compound semiconductor device with nitride
EP0924966A1 (en) * 1997-06-30 1999-06-23 Aventis Research & Technologies GmbH & Co. KG Thin film electrode for planar organic light-emitting devices and method for its production
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
JP2000196197A (ja) * 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法
JP4362905B2 (ja) * 1999-09-21 2009-11-11 富士ゼロックス株式会社 自己走査型発光装置、書き込み用光源および光プリンタ
US6838701B2 (en) * 2000-02-16 2005-01-04 Nichia Corporation Nitride semiconductor laser device
US6878973B2 (en) * 2001-08-23 2005-04-12 Lumileds Lighting U.S., Llc Reduction of contamination of light emitting devices
US7276742B2 (en) * 2001-11-19 2007-10-02 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
TW554553B (en) * 2002-08-09 2003-09-21 United Epitaxy Co Ltd Sub-mount for high power light emitting diode
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0921577A1 (en) * 1997-01-31 1999-06-09 Matsushita Electronics Corporation Light emitting element, semiconductor light emitting device, and method for manufacturing them

Also Published As

Publication number Publication date
TWI246783B (en) 2006-01-01
EP1665400A2 (en) 2006-06-07
US7956377B2 (en) 2011-06-07
TW200522393A (en) 2005-07-01
WO2005029599A2 (en) 2005-03-31
EP1665400B1 (en) 2009-05-06
US20090186431A1 (en) 2009-07-23
US7923270B2 (en) 2011-04-12
KR20060032208A (ko) 2006-04-14
JP4440928B2 (ja) 2010-03-24
JP2007503718A (ja) 2007-02-22
DE602004021008D1 (de) 2009-06-18
CN1830097A (zh) 2006-09-06
US20060231853A1 (en) 2006-10-19
ATE430993T1 (de) 2009-05-15
WO2005029599A3 (en) 2005-11-17
CN100446280C (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
KR100728693B1 (ko) 반도체 발광소자 및 그 제조방법
US7276742B2 (en) Compound semiconductor light emitting device and its manufacturing method
US8816386B2 (en) Light emitting device and manufacture method thereof
TWI437724B (zh) 基板剝離之強健發光二極體結構
KR100652133B1 (ko) 플립칩 구조의 발광 소자
TWI424588B (zh) Semiconductor light emitting device manufacturing method
JP2002313914A (ja) 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2005108863A (ja) 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法
US20220157740A1 (en) Package structures with built-in emi shielding
JP4535834B2 (ja) 発光素子とその製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2004297095A (ja) 化合物半導体発光素子の製造方法
KR101058302B1 (ko) 박막 반도체 소자 및 상기 소자의 제조 방법
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR20230162099A (ko) 고급 패키징을 위한 마이크로 비아 형성 방법들
JP2004343138A (ja) 化合物半導体発光素子の製造方法
KR100858359B1 (ko) 수직구조를 갖는 질화갈륨계 ｌｅｄ소자의 제조방법
JP2004297097A (ja) 化合物半導体発光素子
JP2004343139A (ja) 化合物半導体発光素子
JP2007013222A (ja) 発光素子
JP2004297096A (ja) 化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee