CN1830097A - 半导体发光器件及其制造方法 - Google Patents

半导体发光器件及其制造方法 Download PDF

Info

Publication number
CN1830097A
CN1830097A CNA2004800220383A CN200480022038A CN1830097A CN 1830097 A CN1830097 A CN 1830097A CN A2004800220383 A CNA2004800220383 A CN A2004800220383A CN 200480022038 A CN200480022038 A CN 200480022038A CN 1830097 A CN1830097 A CN 1830097A
Authority
CN
China
Prior art keywords
semiconductor
electrodes
luminescent device
insulating barrier
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800220383A
Other languages
English (en)
Other versions
CN100446280C (zh
Inventor
田中健一郎
久保雅男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1830097A publication Critical patent/CN1830097A/zh
Application granted granted Critical
Publication of CN100446280C publication Critical patent/CN100446280C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

通过一种发光器件及其制造方法，可以实现利用表面安装技术进行批处理安装、高光发射效率以及低制造成本。发光器件1包括：由p型和n型氮化物半导体构成的半导体层(2，3)；将电流提供到各半导体层(2，3)的半导体表面电极(21，31)；固定半导体层(2，3)的绝缘层；以及安装表面电极(5)。半导体层(2)具有非沉积区域20，其中未沉积其它半导体层。绝缘层(4)具有VIA 10，其电性地连接安装表面电极5和半导体表面电极(21，31)。在制造工艺中，首先，在透明晶体衬底上沉积半导体层(2，3)和半导体表面电极(21，31)，并通过构建处理形成绝缘层(4)和安装表面电极(5)；然后形成VIA 10；最后，分离透明晶体衬底以得到发光器件(1)。光可以直接且有效地从半导体层(2，3)射出。通过安装表面电极(21，31)，可利用表面安装技术安装发光器件(1)。

Description

半导体发光器件及其制造方法
技术领域
本发明涉及一种发光器件及其制造方法。
背景技术
目前，存在一些利用引线接合法(wire bonding)或者倒装安装法(flip-chipmounting)，在衬底上安装由发光二极管构成的半导体发光器件的技术。由于这些技术需要高精度放置，因而期望能够在批处理中利用表面安装技术安装这种发光器件。
最近，使用了氮化物半导体的发光器件被广泛地应用为半导体发光器件。通过在蓝宝石衬底上沉积半导体来制造这种发光器件，因此来自该器件的光线通过透明的蓝宝石衬底而射出(extract)。然而，在半导体薄膜和蓝宝石衬底之间，以及在蓝宝石衬底和空气之间存在着折射率的差异，因此一部分光被限制在器件芯片中并辐射为热量。在光从背对于蓝宝石衬底的半导体表面上射出且光不通过蓝宝石衬底的情况下，可将器件安装在蓝宝石衬底侧，然而由于蓝宝石衬底的阻碍，热量释放效率不高。因而，提出这样一种技术，其中去除蓝宝石衬底，并在去除衬底的位置上接合散热片(例如，日本特开专利公布No.2000-196197)。
下面，描述上述的去除蓝宝石衬底的技术。这种技术应用于激光二极管阵列的制造中，其中激光二极管阵列为多个激光二极管的集合。图19A-图19F示出了一组激光二极管阵列的制造工艺。如图19A所示，在具有半导体102薄膜层和电极121的蓝宝石衬底上形成激光二极管阵列。然后，如图19B所示，用蜡103将设有电极121且背对于蓝宝石衬底的表面粘合到支撑衬底104上，以支撑包括蓝宝石衬底的阵列。
在这种情况下，通过经由蓝宝石衬底而将激光束105应用于半导体102上，使得在半导体102表面上预先形成的薄GaN层分解为金属Ga和N2，从而如图19C所示，分离并去除蓝宝石衬底。
下一步，如图19D所示，在半导体102的去除了蓝宝石衬底的表面上形成金属层106，并准备具有金属层107的导热衬底108(如果使用金属衬底，则不必使用金属层107)。接着，如图19E所示，利用焊料层109使半导体102和导热衬底(散热片)108在各自的金属层处接合。如图19F所示，使蜡103融化，从而完成激光二极管阵列的制造，该激光二极管阵列由导热衬底108支撑的半导体102和电极121组成。
如上所述，通过去除蓝宝石衬底并在蓝宝石衬底存在的位置上接合导热衬底，可以为阵列中的所有激光二极管形成公共表面(common surface)上的反面触点(flip side contacts)。此外，还有效地使用了散热片。去除蓝宝石衬底的技术不仅能够应用于激光二极管，而且还能应用于半导体发光器件，例如发光二极管(LED)。
然而，如图19A-图19F所示或专利文件所述，对于上述的去除蓝宝石衬底、形成电极或接合散热片的方法，需要许多工艺步骤，并且准备支撑衬底的成本较高。而且，由于光束是从设有电极的表面发出的，从而存在发光器件的光发射效率变低的问题。
发明内容
本发明用于解决上述问题，其目的在于提供一种光发射器件及其制造方法，在批处理中可利用表面安装技术安装该器件，并且其具有高的光发射效率和较低的制造成本。
为了实现上述目的，根据本发明，提供一种通过沉积多个p型和n型氮化物半导体层而形成的发光器件，其包括：
多个半导体表面电极，其将电流提供到所述多个半导体层中的每一个半导体层；
绝缘层，其固定所述多个半导体层；以及
多个安装表面电极，其位于该绝缘层的一个表面上，该表面与该绝缘层上形成有所述多个半导体表面电极的另一表面相对；
其中，所述半导体层之一具有未沉积其它半导体层的非沉积区域；
在该非沉积区域的表面上构建一个所述半导体表面电极；
在该绝缘层中形成多个VIA，其电性连接所述多个半导体表面电极和所述多个安装表面电极；以及
在所述多个沉积的半导体层的一侧上顺序地构建所述多个半导体表面电极、该绝缘层以及所述多个安装表面电极。
通过这种结构，由于在绝缘层的表面上设置经由VIA电性连接于半导体表面电极的安装表面电极，这与使用引线接合法、倒装安装法等的半导体安装技术不同，从而可以利用安装表面电极，并利用广泛应用于印刷电路板工艺的表面安装技术来安装发光器件。此外，由于发出光束的半导体层的一个表面上没有障碍，如蓝宝石衬底或电极，这与传统器件不同，从而能够从半导体层直接且有效地向外部发射光束。
优选地，在所述发光器件中，其中该绝缘层由树脂、陶瓷或硅之一构成。
通过这种结构，能够得到这样的发光器件，其可以考虑制造成本或产品性能而合理地选择形成绝缘层的材料。
优选地，在所述发光器件中，其中用导电体填满该VIA。
通过这种结构，由于导电体通常是热的良导体，因而在构成发光部分的半导体层处产生的热量能够经由VIA中填满的导电体而有效地散发到安装该设备的基板上，从而能够降低发光器件上的热负载，也能够实现稳定的光发射和发光器件较长的使用寿命。
优选地，在所述发光器件中，其中在该半导体层的表面上或在该半导体层的内部设置磷光材料。
通过这种结构，利用磷光材料能够高效地将半导体层发射的光的色调变换为另一种色调。此外，在用树脂等密封发光器件的情况下，由于磷光材料不在密封树脂中扩散，因而能够抑制密封树脂的退化。
为了实现上述目的，根据本发明，提供了一种发光器件的制造方法，包括：
衬底形成工艺，其中通过在具有部分非沉积区域的透明晶体衬底上沉积多个p型和n型半导体层，以及通过在所述多个半导体层上设置多个半导体表面电极而形成半导体衬底，其中所述多个半导体表面电极用于将电流提供到所述多个半导体层中的每一个半导体层，并且各电极表面在相同方向上露出；
VIA形成工艺，其中在设有所述多个半导体表面电极的该半导体衬底的表面上形成绝缘层，并且通过部分地去除所述多个半导体表面电极上的绝缘层而形成多个VIA孔，并且在所述多个半导体表面电极由于去除绝缘体而露出的表面上以及在所述多个VIA孔的内壁上设置导电体，以形成多个VIA，并且在该绝缘层的表面上形成多个安装表面电极，所述多个安装表面电极经由该VIA电性地连接到所述多个半导体表面电极；以及
衬底分离工艺，其中在VIA形成工艺后，从所述多个半导体层上分离该透明晶体衬底。
通过这种结构，可以利用传统的印刷电路板制造工艺制造出低成本高效率的发光器件。即，在VIA形成工艺中，可利用传统的印刷电路板工艺中的构建或衬底沉积处理，形成用于支撑半导体层的绝缘层以及在半导体层上形成用于安装器件的安装表面电极。由于通过去除透明晶体衬底而完成的发光器件在绝缘层的表面上具有安装表面电极，从而能够不使用例如引线接合法、倒装安装法等的半导体安装技术而进行表面安装。此外，由于分离并去除了透明晶体衬底，可以直接从由半导体层构成的发光部分中发射光束。因此，该发光器件具有较好的可安装性和发光效率，并且能够以低成本制造该发光器件。
优选地，在所述发光器件的制造方法中，其中该绝缘层由树脂、陶瓷或硅之一构成。
通过这种结构，能够得到这样的发光器件，其可以考虑制造成本或产品性能而合理地选择形成绝缘层的材料。
优选地，在所述发光器件的制造方法中，其中在所述VIA形成工艺中形成的该绝缘层由涂铜树脂绝缘材料制成。
通过这种结构，可以使用传统印刷电路板工艺中的涂铜树脂，并且可以利用传统印刷电路板工艺实现衬底形成工艺以及VIA形成工艺。
优选地，在所述发光器件的制造方法中，其中在所述VIA形成工艺中以如下步骤进行部分地去除所述多个半导体表面电极上的树脂的处理，即首先去除位于该涂铜树脂中预定树脂处的铜箔(copper foil)，然后将剩下的箔片用作树脂去除处理中的掩模。
通过这种结构，在使用激光束去除树脂的情况下，不需要任何激光束的精确定位就能够以高精度去除树脂。并且，在使用等离子体去除树脂的情况下，也无需准备掩模材料。
优选地，在所述发光器件的制造方法中，其中在所述VIA形成工艺中，通过使该绝缘层暴露于激光束或等离子体中而进行部分地去除所述多个半导体表面电极上的绝缘层的处理。
通过这种结构，在使用激光束的情况下，通过调整处理条件，能够选择性地仅去除绝缘层，并且能够进行高精度的去除。此外，不需要真空系统，从而能够方便地在空气中进行高速处理。在使用等离子体的情况下，能够处理大量的VIA，并且能够成批地处理多个衬底以高效地形成VIA。
优选地，在所述发光器件的制造方法中，其中在所述衬底分离工艺中，利用激光束进行分离所述透明晶体衬底的处理。
通过这种结构，通过在空间和时间上集中能量，能够在最低限度地破坏半导体的情况下去除透明晶体衬底，并且能够方便地在空气中高速进行该处理。
优选地，在所述发光器件的制造方法中，其中在利用激光束从所述多个半导体层分离该透明晶体衬底的同时，在所述多个半导体层进行分离的表面上形成粗糙结构。
通过这种结构，可以略去用于装配或安装的操作。此外，由于半导体层表面上的粗糙结构抑制了射出光线的半导体层表面处的光反射，利用完成的发光器件可以有效地将光从半导体层发射到外部区域。
优选地，在所述发光器件的制造方法中，其中在利用专用于分离该透明晶体衬底的激光束进行照射的同时，通过利用专用于形成该粗糙结构的激光束照射所述多个半导体层的表面，而在所述多个半导体层的表面上形成该粗糙结构。
通过这种结构，通过调整多个激光束的照射干涉条件，可以容易地控制表面上细微结构的形状。
为了实现上述目的，根据本发明，提供了一种发光器件的制造方法，包括：
衬底形成工艺，其中通过在具有部分非沉积区域的透明晶体衬底上沉积多个p型和n型半导体层，以及通过在所述多个半导体层上设置多个半导体表面电极而形成半导体衬底，其中所述多个半导体表面电极用于将电流提供到所述多个半导体层中的每一个半导体层，并且各电极表面在相同方向上露出；
VIA形成工艺，其中在设有所述多个半导体表面电极的该半导体衬底的表面上覆盖绝缘层，该绝缘层具有对应于所述多个半导体表面电极的、预先形成的多个VIA孔，并且在所述多个半导体表面电极的表面上以及在所述多个VIA孔的内壁上设置导电体，以形成多个VIA，并且在该绝缘层的表面上形成多个安装表面电极，所述多个安装表面电极经由该VIA电性地连接到所述多个半导体表面电极；以及
衬底分离工艺，其中在VIA形成工艺后，从所述多个半导体层上分离该透明晶体衬底。
通过这种结构，利用传统的印刷电路板制造工艺，能够低成本高效率地制造发光器件。即，在VIA形成工艺中，利用传统的印刷电路板工艺，能够准备具有预先形成的孔的绝缘层，并且通过将该绝缘层接合在半导体层上，可以容易地形成支撑半导体层的绝缘层以及用于安装该设备的安装表面电极。按照上述方式，可以对通过去除透明晶体衬底而完成的发光器件进行表面安装，并能够从半导体层上直接发射光线，因此，该发光器件具有较好的可安装性和发光效率，并且能够以低成本制造该发光器件。
优选地，在所述发光器件的制造方法中，其中该绝缘层由树脂、陶瓷或硅之一构成。
通过这种结构，采用上述方式，可以扩大绝缘层材料的可用性，从而能够得到这样的发光器件，其可以考虑制造成本或产品性能而合理地选择形成绝缘层的材料。
优选地，在所述发光器件的制造方法中，其中通过使该绝缘层暴露于激光束或等离子体下而在该绝缘层中形成所述多个孔。
通过这种结构，在使用激光束的情况下，如上所述，能够选择性地仅去除绝缘层，并且能够进行高精度的处理。此外，不需要真空系统，从而能够方便地在空气中进行高速处理。在使用等离子体的情况下，如上所述，能够处理大量的VIA，并且能够成批地处理多个衬底以高效地形成VIA。
优选地，在所述发光器件的制造方法中，其中利用激光束进行所述衬底分离工艺中分离该透明晶体衬底的处理。
通过这种结构，如上所述，通过在空间和时间上集中能量，能够在最低限度地破坏半导体的情况下去除透明晶体衬底，并且能够方便地在空气中高速进行该处理。
优选地，在所述发光器件的制造方法中，其中在利用激光束从所述多个半导体层分离该透明晶体衬底的同时，在所述多个半导体层进行分离的表面上形成粗糙结构。
通过这种结构，如上所述，可以略去用于装配或安装的操作。此外，由于半导体层表面上的粗糙结构抑制了射出光线的半导体层表面处的光反射，利用完成的发光器件可以有效地将光从半导体层发射到外部区域。
优选地，在所述发光器件的制造方法中，其中在利用专用于分离该透明晶体衬底的激光束进行照射的同时，通过利用专用于形成该粗糙结构的激光束照射所述多个半导体层的表面，而在所述多个半导体层的表面上形成该粗糙结构。
通过这种结构，如上所述，通过调整两个激光束的照射干涉条件，可以容易地控制表面上细微结构的形状。
附图说明
图1是示出根据本发明实施例的发光器件的透视图，其中包含一部分剖面图。
图2是示出上述发光器件的剖面图。
图3A、图3B和图3C是示出根据本发明实施例的发光器件制造方法中处理的流程图。
图4A-图4E是以时间顺序示出上述制造方法的处理的发光器件的剖面图。
图5A-图5E是相应于上述图4A-图4E的透视图。
图6是示出上述制造方法中VIA形成工艺的剖面图。
图7是示出上述制造方法中VIA形成工艺的另一实例的剖面图。
图8是示出上述制造方法中VIA形成工艺的又一实例的剖面图。
图9是示出本发明发光器件的另一实例的剖面图。
图10A和图10B是示出本发明发光器件的安装工艺的剖面图。
图11A和图11B是示出上述制造方法的衬底分离工艺的剖面图。
图12A和图12B是示出上述制造方法的衬底分离工艺的其它实例的剖面图。
图13是示出上述制造方法的衬底分离工艺的另一实例的剖面图。
图14是示出在半导体层表面上具有粗糙结构的本发明发光器件的剖面图。
图15是示出在半导体层表面上具有磷光材料的本发明发光器件的剖面图。
图16是示出本发明的发光器件制造方法的其它实例的剖面图。
图17A-图17D是示出本发明发光器件制造方法的其它实例的剖面图。
图18A、图18B和图18C是示出本发明发光器件制造方法的又一实例的剖面图。
图19A-图19F是示出传统激光二极管阵列的制造工艺的剖面图。
具体实施方式
参考附图描述依照本发明实施例的发光器件及其制造方法。图1和图2示出本发明的发光器件1。发光器件1包括：半导体层2、3，由p型和n型氮化物半导体层构成；半导体表面电极21、31，将电流提供到各半导体层2、3；绝缘层4，固定半导体层2、3；以及安装表面电极5，设置于绝缘层4的一个表面上(图的上侧)，该表面背对于绝缘层与半导体表面电极21、31接触的另一个表面。半导体层2具有非沉积区域20，其中不沉积另一半导体层3，而是在非沉积区域20的表面上构建半导体表面电极21。利用导电体(electrical conductor)51电性连接安装表面电极5和半导体表面电极21、31，其中导电体51位于绝缘层4中形成的VIA孔41的内壁上。在沉积的半导体层2、3的一侧顺序地构建半导体表面电极21、31，绝缘层4以及安装表面电极5。
在上述的发光器件1中，例如，半导体层2是n型半导体，半导体层3是p型。也可以相反，即半导体层3是n型半导体，而半导体层2是p型半导体。所述半导体层2、3在形成发光二极管(LED)的两个层的交界面中具有有源层(active layer)。发光器件1的沉积半导体层2、3的一个表面(图的底部)为光发射表面。另一表面(图的上侧)为安装表面，且在该安装表面上形成安装表面电极5。
根据上述结构，发光器件1包括在背对发光表面的表面上的安装表面电极5，因此，可将发光器件1作为安装在印刷电路板上的表面安装器件，并且可将用于印刷电路板的安装方法应用于该发光器件的安装。这意味着无需使用例如引线接合法、倒装安装法等半导体安装技术，而可使用例如焊料回流(solder re-flow)等表面安装技术。此外，由于发光器件1的光发射表面未被例如蓝宝石的透明晶体衬底覆盖，因而光束能够直接且有效地从半导体层2、3中射出。
如图1和图2所示的发光器件属于一种器件类型，其具有一对半导体表面电极21、31，以及与半导体表面电极21、31连接的一对安装表面电极5、5。首先，在批处理中，以作为平面阵列的多个发光器件的联合状态制造所述发光器件1，然后将它们切成单个的芯片。发光器件的平面阵列也能够在不进行切割或者切割成包含特定数量的发光器件的块的情况下使用。
(工艺流程)
描述发光器件1的工艺流程。图3A示出了制造工艺的概要。下面，当需要时也将参考图2。在制造发光器件1的第一步中，即在衬底形成工艺(S1)中，通过在具有部分非沉积区域20的透明晶体衬底上沉积p型和n型半导体层2、3，以及通过在半导体层2、3上设置半导体表面电极21、31而形成半导体衬底，其中半导体表面电极21、31用于将电流提供到各个半导体层2、3，且各个电极表面在相同的方向上露出。
接着，在VIA形成工艺(S2)中，在设有半导体表面电极21、31的半导体衬底的表面上形成绝缘层4，并且在绝缘层4的表面上形成电性连接于半导体表面电极21、31的安装表面电极5。在VIA形成工艺(S2)中，如下所述，使用两种方法。
最后，在衬底分离工艺(S3)中，从半导体层2上分离并去除透明晶体衬底，从而完成了发光器件的制造。
图3B和图3C示出了用于上述VIA形成工艺(S2)的两种方法。如图3B所示，在VIA形成工艺(A)中，首先，在半导体衬底的表面上形成绝缘层(S11)；然后，在绝缘层中形成VIA孔(S12)；最后，电性连接半导体表面电极和安装表面电极(S13)。后面，在图4A-图4E、图5A-图5E、图6、图7、图8、图16中示出的工艺有关于VIA形成工艺(A)。
如图3C所示，在VIA形成工艺(B)中，首先，形成绝缘层，其具有预先形成的相应于半导体表面电极的VIA孔；然后，在设有半导体表面电极的半导体衬底表面上覆盖(laminate)绝缘层(S22)；最后，电性连接半导体表面电极和安装表面电极(S23)。后面，在图17A-17D、图18A、图18B和图18C中示出的工艺有关于VIA形成工艺(B)。
(制造发光器件的实例1)
结合具体实例描述发光器件1的制造方法。图4A-图4E按时间顺序示出了制造工艺的典型阶段的剖面图，图5A-图5E示出了相应于上述图示的透视图。首先，如图4A和图5A所示，在透明晶体衬底6的表面上沉积n型氮化物半导体层2，且以部分半导体层2露出而不被覆盖的方式在n型氮化物半导体层2上沉积p型氮化物半导体层3。然后，在露出半导体层2的非沉积区域20上形成用于半导体层2的半导体表面电极21，并且在半导体层3上形成半导体表面电极31。从而完成了上述半导体衬底的制造。
然后，如图4B和图5B所示，在半导体层2、3和半导体表面电极21、31上形成绝缘层4和导电体层7。通过例如树脂敷用(resin application)和金属汽相沉积(metal vapor deposition)分别形成所述绝缘层4和导电体层7。作为上述分别形成绝缘层和导电体层方法的替换方法，可在一次处理中在半导体表面电极21、31上覆盖涂铜树脂，其中涂铜树脂作为印刷电路板材料用于构建处理。在这种情况下，绝缘层4由树脂制成，且导电体层7由铜膜制成。涂铜树脂中的树脂可以是纯树脂或者是包含填充物的树脂，例如包含玻璃纤维等。
描述将涂铜树脂作为覆盖在半导体表面电极21、31上的绝缘层4的情况。通过使用涂铜树脂，能够容易地覆盖绝缘层以制造发光器件。例如，如下所述，可使用由Matushita Electric Works，Ltd.制造的环氧树脂型R-0880涂铜树脂。将涂铜树脂设置在半导体衬底上，并利用压力机(pressing machine)以3.1Mpa的压力施压，在这种情况下，使涂铜树脂温度保持在165摄氏度不少于60分钟，然后冷却，即完成了覆盖操作。在该处理中，优选地在13.3kPa的真空态下进行处理。在为了进行覆盖而施压的过程中，可在半导体层露出的端面处形成包裹(wraparound)树脂，如此形成的包裹树脂能够保护端面处的半导体层。因此，可利用包裹树脂抑制后面的处理中对半导体层的破坏。
然后，在导电体层7中形成VIA孔的图案，并且如图4C和图5C所示，利用后面描述的方法部分地去除半导体表面电极21、31上的树脂。通过该处理形成VIA孔41。在形成VIA孔41后，可进行化学蚀刻以去除在半导体表面电极21、31表面上残留的树脂。
然后，如图4D和图5D所示，通过在VIA孔41内壁的表面上、在绝缘层安装表面电极的表面上以及在半导体表面电极上形成镀层，而形成图案化的安装表面电极5和VIA 10。通过VIA 10电性连接半导体表面电极21、31和安装表面电极5。可用导电膏(electric conductive paste)填充VIA孔41，以在两个电极间形成电性连接。在上述处理后，即完成了透明晶体衬底6上的发光器件1的制造。上述的对半导体表面电极21、31，VIA孔10和安装表面电极5的处理在印刷电路板的制造工艺中是惯用的。
然后，如图4E和图5E所示，在衬底分离工艺中，分离透明晶体衬底6和发光器件1以得到发光器件1。这样得到的发光器件1是单个发光器件1的块，因此，如果必要，可通过切割而获得单个发光器件1。后面也将描述衬底分离工艺。
(VIA孔的形成)
描述通过去除绝缘层4形成VIA孔的一系列方法。图6示出了利用激光束L1形成VIA孔41的情况。描述由涂铜树脂形成绝缘层4的情况。激光束L1可用于通过区域性地去除绝缘层而形成VIA孔41，所述区域即半导体表面电极21、31上被覆盖的区域。在该处理中可使用CO2激光、谐振YAG激光、受激准分子激光(excimer laser)等激光。如果孔的直径超过Φ50μm，则最好采用CO2激光，如果孔的直径小于Φ50μm，则最好采用谐振YAG激光。
在使用CO2激光的情况下，如果在绝缘层的表面上存在导电体层(铜膜)7，则如图6所示，需要首先通过去除VIA形成处的铜膜而形成开口71。利用抗蚀图和铜蚀刻可去除所述铜膜。可选地，也可以不使用涂铜树脂而仅形成绝缘层4，接着利用激光束L1在绝缘层中形成VIA孔，然后在绝缘层上形成安装表面电极。
如果使用谐振YAG激光，则可利用激光去除铜膜。因此，在这种情况下，无需上述的用于形成开口71的蚀刻处理。通过在铜膜处理和树脂处理间选择不同的处理能量，能够避免对内层，即对半导体表面电极21、31的破坏。在进行大面积处理且处理质量也很重要的情况下，可使用受激准分子激光。
当用CO2激光处理60μm厚度的环氧树脂时，处理能量为每Φ100μm中1mJ到每Φ100μm中10mJ。在该处理中，阻止在内部的半导体表面电极中发生破坏是很重要的。如果使用CO2激光进行处理，在内部的半导体表面电极21、31的表面上将残留一些树脂。因此，在用CO2激光对绝缘层4进行VIA孔处理后，将半导体衬底浸入高锰酸溶液或铬酸溶液中以氧化和溶解树脂，从而可去除残留的树脂。可用高锰酸钾溶液代替高锰酸溶液，并且可用铬酸钾溶液代替铬酸溶液。
通过具体实例描述使用高锰酸溶液的处理。将具有经由上述VIA孔处理的绝缘层的半导体衬底浸入80摄氏度的MLB211溶液中5分钟，其中该溶液由Shipley Company L.L.C制造，在该溶胀(swelling)处理后，为了氧化和溶解树脂，将半导体衬底浸入80摄氏度的MLB213溶液中5分钟，其中该溶液为含有高锰酸的溶液并且也由Shipley Company L.L.C制造。然后，在水洗之后，将半导体衬底浸入10％的硫酸溶液中5分钟以中和残留物，然后再次进行水洗。通过上述步骤，利用高锰酸溶液去除了半导体表面电极21、31上的残留树脂。
如上所述，通过去除作为VIA孔的底部的半导体表面电极21、31上的残留树脂，半导体表面电极21、31和镀层之间的电性接触不会被残留树脂所抑制，并且可以保持半导体表面电极21、31和安装表面电极5之间经由VIA孔41中的镀层的电连接的可靠性。而且，如上所述，如果利用高锰酸溶液或铬酸溶液对残留树脂进行处理，则仅通过将半导体衬底浸入溶液就可以很容易地进行该处理，并且由于可以同时处理多个半导体衬底，因此能够以低成本和高速度进行该处理。
图7示出了利用激光形成VIA孔41的方法。描述由涂铜树脂形成绝缘层的情况。为了在表面上具有由铜膜制成的导电体的绝缘层4中形成VIA孔41，首先，如上所述，通过利用抗蚀图和铜蚀刻去除VIA孔形成处的铜膜而形成开口71。开口71周围的铜膜可作为用于激光处理的掩模(铜膜掩模)，这样就不需要在激光束L2和半导体衬底间的精确定位。
从而，通过利用光点直径大于VIA孔41大小的激光束L2经由掩模照射树脂，可以形成具有高位置精确度的VIA孔41。作为实例，如果开口71的直径为Φ200μm且精确度为±50μm，则可使用光点直径为Φ300μm的激光束。在使用紫外线激光的情况下，如谐振YAG激光或受激准分子激光，也可以使用铜掩模。因此，利用铜膜和树脂间的处理能量阈值的差异(铜膜的阈值比树脂的高)，即降低激光束L2的能量，以便不破坏掩模，而仅选择性地处理树脂。
图8示出了利用激光形成VIA孔41的另一个方法。这里描述的方法与上述两个方法不同，其应用于不具有铜膜的绝缘层4。掩模42具有放大的VIA孔41的图案，并且其布局(处理图案)用于照射将用激光束L3形成VIA孔41处的点。通过聚焦透镜43，掩模42的图像聚焦到绝缘层4的处理点上。例如，如果激光处理光学系统的图像转移比(image transfer ratio)是1/10，则具有Φ1000μm开口的掩模用于Φ100μm的圆形VIA孔，而具有5000μm方形开口的掩模用于500μm的方形VIA孔。具有2000μm开口中心距离的掩模用于200μm的VIA孔中心距离。利用具有放大的处理形状图案的掩模42，可以进行二维的批处理，并且能够提高制造效率。
(利用VIA和表面安装的热辐射)
描述利用VIA改进热辐射。图9示出填满了的VIA。当通过利用作为热的良导体的导电体51填充VIA孔而形成VIA孔41中的导电体51时，能够得到被填充的VIA结构，通过这种结构，可以提高半导体层2、3，即发光部分的热辐射。通过对VIA孔41的内表面进行厚电镀可以实现利用导电体的填充。可选地，可以用导电膏填充VIA孔41。优选地，将高导热性材料作为填充材料。例如，铜(403W/m/K)、银(428W/m/K)、铝(236W/m/K)都是这样的材料。此外，较大的VIA孔的平面尺寸有利于改进热辐射。热辐射的改进引起对发光器件的热负载的抑制，从而能够实现稳定地光发射。
作为填充VIA孔41的另一个方法，如图10A和图10B所示，也可以采用利用焊料的方法，其中焊料用于将器件安装到安装衬底54上。焊料的导热性为例如50W/m/K，从而焊料能够有效地散去热量。对于发光器件的安装，可以使用印刷电路板技术中的器件安装工艺，因此不需要专门的安装工艺，这也使得安装工艺变得简单。
(衬底分离工艺)
描述从发光器件1分离透明晶体衬底6的方法。图11A和图11B示出了通过激光束的照射而进行的衬底分离工艺。如背景技术中所描述，当激光束通过透明晶体衬底6照射到半导体层2的表面上时，半导体层2的表面上的氮化物半导体，例如GaN层被分解为金属Ga和N2，从而如图11B所示，从发光器件1上分离和去除了透明晶体衬底6。用于衬底分离的激光可为受激准分子激光(XeCl、KrF、ArF、F2等)、THG-YAG激光(第三谐振激光)、FHG-YAG激光(第四谐振激光)、紫外线激光以及具有小于1ps脉冲宽度的超短脉冲激光(Ti：蓝宝石激光及其谐振激光、受激准分子激光等)等。
如果将蓝宝石用作透明晶体衬底6，由于蓝宝石对于从红外线到约140nm波长光线之间的光线是透明的，则该范围的激光束能够用于分离蓝宝石衬底。在将蓝宝石用在氮化镓层上的情况下，发光器件1的温度处理条件为从30到100摄氏度。此处，该温度是该处理中发光器件1的温度，而不是激光照射下激光照射点的温度。不必在激光处理时设置发光器件1的温度，只需在激光处理之后设置温度即可。处理表面的激光能量密度为例如从2到10mJ/mm2。可以通过用集中光束扫描处理表面的方法，或者通过用等强度大光点激光束同时照射整个表面的方法进行激光照射。
可能会出现这种情况，即在去除蓝宝石衬底后，在GaN分解为金属Ga和N2后作为GaN的成分的金属Ga仍存留在GaN表面上。可以通过酸洗，例如使用HCl溶液，去除这些Ga。
(发光表面的处理)
下面，描述发光器件表面(发光表面)的几种处理。图12A和图12B示出了利用激光形成粗糙结构(roughness structure)的处理。在通过使用激光束L5去除透明晶体衬底6的分离工艺中，在氮化物半导体层2的表面上，即在面对透明晶体衬底6的表面上同时形成粗糙结构22。利用入射激光束和散射/反射激光束之间的干涉或多个光束之间的干涉可以形成粗糙结构22。粗糙结构22能够提高光发射效率。
通过对粗糙结构22指定间隔(periodicity)，可进一步提高光发射效率。提高的原因是由于反射率的差异而限制在发光器件中的光束能够通过粗糙结构引起的衍射现象的作用而射出。例如，利用氮化物半导体层2表面上的具有1000nm间隔和1000nm深度的粗糙结构22可以使光发射效率加倍。通过具有1500nm间隔和750nm深度的粗糙结构22也可获得同样的效果。如上所述，利用粗糙结构22可以有效地从发光器件1向外发射光束，并且由于能够在进行分离工艺的同时形成粗糙结构22，可以通过很少的处理步骤取得这样的效果。
图13示出了通过使用激光形成粗糙结构的另一个实例。当用激光束L6分离透明晶体衬底6时，为了在氮化物半导体层2表面上，即面对透明晶体衬底6的表面上形成粗糙结构22，与激光束L6一起使用其它激光束L7、L8，以用于形成粗糙结构22。激光束L6从垂直方向射到发光器件1的前表面，用于形成粗糙结构22的激光束L7、L8从倾斜方向照射。如果将多个激光束用作激光束，并且如果将它们的干涉用于形成粗糙结构22，则可以容易地控制表面微结构的形状，并且也可以对该结构指定间隔。如上所述，通过对粗糙结构22指定间隔，可以进一步提高发光器件1的光发射效率。
图14示出了为提高光发射效率而形成粗糙结构22的另一个方法。在该方法中，将具有微粗糙结构表面的透明光学部分8设置在将去除透明晶体衬底6的氮化物半导体层2的表面上。氮化物半导体(GaN)的折射率是2.5，该折射率是很高的。另一方面，光束所射进的空气的折射率是1.0，因此两个折射率的比值为2.5。因而，在这种情况下，从半导体层2射到空气中的光的临界角较小，从而光线趋于被全反射所限制，因此光发射损耗很大。因此，利用折射率值超过X/3+Y的透明材料形成具有微粗糙结构表面的透明光学部分8，其中X是氮化物半导体和空气的折射率间的差异，Y是空气的折射率。优选地，粗糙结构具有从0.1到100μm的表面粗糙度，并且也具有间隔。例如，如果将石英玻璃作为透明光学部分8的材料，它的折射率大约是1.5，GaN的折射率是2.5，空气的折射率是1.0，因此满足上述条件，从而能够提高光发射效率。透明光学部分8的折射率越高越好，从而可以使用蓝宝石(折射率：1.77)。
图15示出半导体表面上关于色调变换(波长变换)的处理。通过在半导体层2的表面上或内部中设置磷光材料(phosphor)9，则利用该磷光材料9，能够高效地将发光器件1发射的光的色调变换为另一色调。而且，在用树脂等密封发光器件1的情况下，通过这种结构，与扩散有磷光材料的密封树脂相比可以抑制密封树脂的退化。如上所述，在分离工艺中利用激光束去除透明晶体衬底后，对半导体层2设置磷光材料9。磷光材料9设于氮化物半导体层2表面上，或者掺杂进半导体层2的内部。关于磷光材料9的种类，例如，将蓝色变换为黄色或发射绿色和红色的材料用于蓝色发光氮化物半导体，而发射蓝色、绿色和红色的材料用于紫外线发光氮化物半导体。通过在氮化物半导体的表面上或内部设置磷光材料，能够有效地将发射的光射入磷光材料，从而能够抑制用于密封发光器件的密封树脂的退化。
向氮化物半导体层的表面(或内部区域)掺入磷光材料的过程可通过如下处理实现，即，首先，例如用激光照射表面以获得软化的表面，然后，用加速的磷粒子照射软化的表面。用于软化表面的激光参数为，例如，(1)对于飞秒(femto-second)激光：波长800nm，脉冲宽度120fs，脉冲重复频率1kHz，处理能量密度0.001-0.05J/mm2，(2)对于飞秒受激准分子激光：波长248nm，脉冲宽度270fs，脉冲重复频率350Hz，处理能量密度0.01-1.0J/mm2。如果使用毫微米大小的加速磷粒子，则可以用更高的效率变换色调。
(形成绝缘层的另一个实例)
参考图16描述发光器件1的制造方法的另一个实例。在该制造方法中，使用与上述相同的方法进行VIA形成工艺(A)，并且在半导体层的表面上形成绝缘层4以后，在绝缘层内形成VIA孔。此处，描述将陶瓷或硅作为绝缘层4的材料的情况，这与上述使用树脂或涂铜树脂的情况不同。将陶瓷或硅晶片接合在半导体层2、3以及半导体衬底的半导体表面电极21、31上。可将氧化铝用作陶瓷晶片。在干净的活化表面的条件下，可通过施压而使其在表面之间彼此接合。
关于上述的接合，存在几种类型的用于金属-金属接合的接合方法(扩散接合、压力焊接以及超声波接合等)，并且在绝缘体-半导体接合的情况下，可以通过清洁处理和施压处理实现接合，其中在清洁处理中利用例如氩离子轰击清洁接合表面，在施压处理中，在室温下面向各清洁的表面堆叠两个晶片并施压以使其接合。也可以在绝缘层4和半导体衬底的接合表面上使用低熔点温度的玻璃并利用玻璃进行接合。可以按照上述方法处理如此制造的接合在半导体衬底上的绝缘层4，即可以利用激光在由陶瓷或硅构成的绝缘层4中形成VIA孔，并且利用电镀形成VIA和安装表面电极。如果绝缘层4由硅构成，则可通过等离子体蚀刻形成VIA孔。
(制造发光器件的实例2)
参考图17A至图17D描述发光器件1的另一个制造方法。该制造方法使用如图3C所示的VIA形成工艺(B)。如图17A所示，将绝缘层4覆盖并接合于半导体层2、3以及半导体衬底的半导体表面电极21、31上，其中在绝缘层4中预先形成对应于半导体表面电极21、31的VIA孔41。
可将树脂、涂铜树脂、陶瓷例如氧化铝以及硅用做绝缘层4的材料，以用于接合。在由这些材料构成的绝缘层中形成VIA孔41的方法实际上与上述方法相同，并且能够应用利用激光束的方法。在使用硅的情况下，可通过等离子体蚀刻形成VIA孔41。在使用陶瓷的情况下，可通过烧制印刷电路基板而准备陶瓷绝缘层4，在印刷电路基板中形成相应于VIA孔的孔。在使用树脂或涂铜树脂的情况下，由于这些孔是通孔，因而通过冲孔或钻孔可以很容易地形成VIA孔41。
图17B示出了在半导体衬底上接合绝缘层4的情况。如果绝缘层4由树脂构成，则使用与上述相同的方法，利用上述的环氧型R-0880可进行接合。如果绝缘层4由陶瓷或硅构成，则通过参考图16描述的方法可以进行接合。通过上述方法之一可以实现安装表面电极5的形成，以及如图17C所示在电极之间经由VIA孔41中的导电体51的电连接，以及如图17D所示半导体衬底的分离。
(制造发光器件的实例3)
参考图18A、图18B和图18C描述发光器件1的另一个制造方法。在该制造方法中，采用与上述参考附图7A的方式相同的方式，在绝缘层4中预先形成VIA孔41，并且在绝缘层4中也预先形成安装表面电极5和VIA孔41中的导电体51。此外，在绝缘层4表面上的VIA孔41周围也形成相对于半导体表面电极21、31的VIA电极52。如此形成的VIA电极52可靠地电性连接导电体51和半导体表面电极21、31。在该方法中，接合前的绝缘层4已经具有最终状态的VIA孔10和安装表面电极5。
如图18B所示，通过使用具有VIA孔10和安装表面电极5的绝缘层4，可通过将绝缘层4和半导体衬底接合在一起而形成发光器件1。可使用上述方法之一进行接合。此外，如图18C所示，可通过使用上述方法之一获得去除了透明晶体衬底的发光器件1。尽管通过实例并参考附图对本发明进行了充分描述，但是应当理解，本领域技术人员可以进行各种变化和修改。
本申请要求基于2003年9月24日提交的专利申请的优先权。本申请将通过参考援引上述申请的全部内容。

Claims (18)

1.一种通过沉积多个p型和n型氮化物半导体层而形成的发光器件，其包括：
多个半导体表面电极，其将电流提供到所述多个半导体层中的每一个半导体层；
绝缘层，其固定所述多个半导体层；以及
多个安装表面电极，其位于该绝缘层的一个表面上，该表面与该绝缘层上形成有所述多个半导体表面电极的另一表面相对；
其中，所述半导体层之一具有未沉积其它半导体层的非沉积区域；
在该非沉积区域的表面上构建一个所述半导体表面电极；
在该绝缘层中形成多个VIA，其电性连接所述多个半导体表面电极和所述多个安装表面电极；以及
在所述多个沉积的半导体层的一侧上顺序地构建所述多个半导体表面电极、该绝缘层以及所述多个安装表面电极。
2.根据权利要求1所述的发光器件，其中该绝缘层由树脂、陶瓷或硅之一构成。
3.根据权利要求1所述的发光器件，其中用导电体填满该VIA。
4.根据权利要求1所述的发光器件，其中在该半导体层的表面上或在该半导体层的内部设置磷光材料。
5.一种发光器件的制造方法，包括：
衬底形成工艺，其中通过在具有部分非沉积区域的透明晶体衬底上沉积多个p型和n型半导体层，以及通过在所述多个半导体层上设置多个半导体表面电极而形成半导体衬底，其中所述多个半导体表面电极用于将电流提供到所述多个半导体层中的每一个半导体层，并且各电极表面在相同方向上露出；
VIA形成工艺，其中在设有所述多个半导体表面电极的该半导体衬底的表面上形成绝缘层，并且通过部分地去除所述多个半导体表面电极上的绝缘层而形成多个VIA孔，并且在所述多个半导体表面电极由于去除绝缘体而露出的表面上以及在所述多个VIA孔的内壁上设置导电体，以形成多个VIA，并且在该绝缘层的表面上形成多个安装表面电极，所述多个安装表面电极经由该VIA电性地连接到所述多个半导体表面电极；以及
衬底分离工艺，其中在VIA形成工艺后，从所述多个半导体层上分离该透明晶体衬底。
6.根据权利要求5所述的发光器件的制造方法，其中该绝缘层由树脂、陶瓷或硅之一构成。
7.根据权利要求5所述的发光器件的制造方法，其中在所述VIA形成工艺中形成的该绝缘层由涂铜树脂绝缘材料制成。
8.根据权利要求7所述的发光器件的制造方法，其中在所述VIA形成工艺中，以如下步骤进行部分地去除所述多个半导体表面电极上的树脂的处理，即首先去除位于该涂铜树脂中预定树脂处的铜箔，然后将剩下的箔片用作树脂去除处理中的掩模。
9.根据权利要求5所述的发光器件的制造方法，其中在所述VIA形成工艺中，通过使该绝缘层暴露于激光束或等离子体中而进行部分地去除所述多个半导体表面电极上的绝缘层的处理。
10.根据权利要求5所述的发光器件的制造方法，其中利用激光束进行所述衬底分离工艺中分离所述透明晶体衬底的处理。
11.根据权利要求10所述的发光器件的制造方法，其中在利用激光束从所述多个半导体层分离该透明晶体衬底的同时，在所述多个半导体层进行分离的表面上形成粗糙结构。
12.根据权利要求11所述的发光器件的制造方法，其中在利用专用于分离该透明晶体衬底的激光束进行照射的同时，通过利用专用于形成该粗糙结构的激光束照射所述多个半导体层的表面，而在所述多个半导体层的表面上形成该粗糙结构。
13.一种发光器件的制造方法，包括：
衬底形成工艺，其中通过在具有部分非沉积区域的透明晶体衬底上沉积多个p型和n型半导体层，以及通过在所述多个半导体层上设置多个半导体表面电极而形成半导体衬底，其中所述多个半导体表面电极用于将电流提供到所述多个半导体层中的每一个半导体层，并且各电极表面在相同方向上露出；
VIA形成工艺，其中在设有所述多个半导体表面电极的该半导体衬底的表面上覆盖绝缘层，该绝缘层具有对应于所述多个半导体表面电极的、预先形成的多个VIA孔，并且在所述多个半导体表面电极的表面上以及在所述多个VIA孔的内壁上设置导电体，以形成多个VIA，并且在该绝缘层的表面上形成多个安装表面电极，所述多个安装表面电极经由该VIA电性地连接到所述多个半导体表面电极；以及
衬底分离工艺，其中在所述VIA形成工艺后，从所述多个半导体层上分离该透明晶体衬底。
14.根据权利要求13所述的发光器件的制造方法，其中该绝缘层由树脂、陶瓷或硅之一构成。
15.根据权利要求13所述的发光器件的制造方法，其中通过使该绝缘层暴露于激光束或等离子体下而在该绝缘层中形成所述多个孔。
16.根据权利要求13所述的发光器件的制造方法，其中在所述衬底分离工艺中，利用激光束进行分离该透明晶体衬底的处理。
17.根据权利要求16所述的发光器件的制造方法，其中在利用激光束从所述多个半导体层分离该透明晶体衬底的同时，在所述多个半导体层进行分离的表面上形成粗糙结构。
18.根据权利要求17所述的发光器件的制造方法，其中在利用专用于分离该透明晶体衬底的激光束进行照射的同时，通过利用专用于形成该粗糙结构的激光束照射所述多个半导体层的表面，而在所述多个半导体层的表面上形成该粗糙结构。
CNB2004800220383A 2003-09-24 2004-09-24 半导体发光器件及其制造方法 Expired - Fee Related CN100446280C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003331060 2003-09-24
JP331060/2003 2003-09-24

Publications (2)

Publication Number Publication Date
CN1830097A true CN1830097A (zh) 2006-09-06
CN100446280C CN100446280C (zh) 2008-12-24

Family

ID=34373033

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800220383A Expired - Fee Related CN100446280C (zh) 2003-09-24 2004-09-24 半导体发光器件及其制造方法

Country Status (9)

Country Link
US (2) US7956377B2 (zh)
EP (1) EP1665400B1 (zh)
JP (1) JP4440928B2 (zh)
KR (1) KR100728693B1 (zh)
CN (1) CN100446280C (zh)
AT (1) ATE430993T1 (zh)
DE (1) DE602004021008D1 (zh)
TW (1) TWI246783B (zh)
WO (1) WO2005029599A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683511A (zh) * 2011-02-24 2012-09-19 日东电工株式会社 发光二极管装置的制造方法
CN101681969B (zh) * 2007-06-29 2013-01-09 欧司朗光电半导体有限公司 用于制造多个光电子器件的方法和光电子器件
CN105190916A (zh) * 2013-02-05 2015-12-23 克利公司 具有波长转换层的发光装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
JP2006313829A (ja) * 2005-05-09 2006-11-16 Konica Minolta Opto Inc 白色発光ダイオード及びその製造方法
JP4766966B2 (ja) * 2005-09-07 2011-09-07 京セラ株式会社 発光素子
EP1928029B1 (en) * 2005-09-20 2018-10-31 Panasonic Intellectual Property Management Co., Ltd. Light emitting diode package
TWI294674B (en) * 2005-12-06 2008-03-11 Subtron Technology Co Ltd High thermal conducting circuit substrate and manufacturing process thereof
US7955531B1 (en) 2006-04-26 2011-06-07 Rohm And Haas Electronic Materials Llc Patterned light extraction sheet and method of making same
US7521727B2 (en) 2006-04-26 2009-04-21 Rohm And Haas Company Light emitting device having improved light extraction efficiency and method of making same
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
DE102007006640A1 (de) * 2007-02-06 2008-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement
KR100853960B1 (ko) * 2007-04-12 2008-08-25 주식회사 이츠웰 대전류 표면실장형 발광다이오드 램프
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
US20090322800A1 (en) * 2008-06-25 2009-12-31 Dolby Laboratories Licensing Corporation Method and apparatus in various embodiments for hdr implementation in display devices
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5349260B2 (ja) * 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5882910B2 (ja) * 2010-01-19 2016-03-09 エルジー イノテック カンパニー リミテッド パッケージおよびその製造方法
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8232117B2 (en) 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
KR101725220B1 (ko) * 2010-12-22 2017-04-10 삼성전자 주식회사 형광체 도포 방법 및 형광체 도포 장치
KR101762173B1 (ko) * 2011-01-13 2017-08-04 삼성전자 주식회사 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
JP5535114B2 (ja) * 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2014515560A (ja) * 2011-06-01 2014-06-30 コーニンクレッカ フィリップス エヌ ヴェ 支持基板に接合された発光デバイス
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
WO2013021305A1 (en) * 2011-08-10 2013-02-14 Koninklijke Philips Electronics N.V. Wafer level processing of leds using carrier wafer
US9246072B2 (en) * 2011-08-16 2016-01-26 Koninklijke Philips N.V. LED mixing chamber with reflective walls formed in slots
WO2013050898A1 (en) * 2011-10-07 2013-04-11 Koninklijke Philips Electronics N.V. Electrically insulating bond for mounting a light emitting device
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
US20130187540A1 (en) 2012-01-24 2013-07-25 Michael A. Tischler Discrete phosphor chips for light-emitting devices and related methods
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
US20130309792A1 (en) * 2012-05-21 2013-11-21 Michael A. Tischler Light-emitting dies incorporating wavelength-conversion materials and related methods
US9318674B2 (en) 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP5827700B2 (ja) * 2014-01-10 2015-12-02 株式会社東芝 半導体発光装置及び発光装置
US9343443B2 (en) 2014-02-05 2016-05-17 Cooledge Lighting, Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
KR102199991B1 (ko) * 2014-05-28 2021-01-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
JP6413460B2 (ja) * 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP7071118B2 (ja) * 2014-08-19 2022-05-18 ルミレッズ ホールディング ベーフェー ダイレベルのレーザリフトオフ中の機械的損傷を減少させるサファイアコレクタ
JP6609917B2 (ja) * 2014-12-02 2019-11-27 ウシオ電機株式会社 蛍光光源用発光素子の製造方法
JP2016111058A (ja) * 2014-12-02 2016-06-20 ウシオ電機株式会社 半導体発光素子の製造方法及び半導体発光素子
CN107924865B (zh) * 2015-05-13 2022-03-11 亮锐控股有限公司 用于减少在管芯水平激光剥离期间机械损伤的蓝宝石收集器
JP6034456B2 (ja) * 2015-07-16 2016-11-30 株式会社東芝 半導体発光装置及び発光装置
JP6072192B2 (ja) * 2015-10-22 2017-02-01 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
AU2017351056B2 (en) 2016-10-24 2020-08-27 Invuity, Inc. Lighting element
JP7430990B2 (ja) * 2019-06-26 2024-02-14 新光電気工業株式会社 配線基板の製造方法
JP7523932B2 (ja) * 2020-03-30 2024-07-29 株式会社ディスコ レーザー加工装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693963A (en) * 1994-09-19 1997-12-02 Kabushiki Kaisha Toshiba Compound semiconductor device with nitride
WO1998034285A1 (fr) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
EP0924966A1 (en) * 1997-06-30 1999-06-23 Aventis Research & Technologies GmbH & Co. KG Thin film electrode for planar organic light-emitting devices and method for its production
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000196197A (ja) 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
JP4362905B2 (ja) * 1999-09-21 2009-11-11 富士ゼロックス株式会社 自己走査型発光装置、書き込み用光源および光プリンタ
KR100753146B1 (ko) * 2000-02-16 2007-08-30 니치아 카가쿠 고교 가부시키가이샤 질화물반도체 레이저소자
US6878973B2 (en) * 2001-08-23 2005-04-12 Lumileds Lighting U.S., Llc Reduction of contamination of light emitting devices
JPWO2003044872A1 (ja) 2001-11-19 2005-03-24 三洋電機株式会社 化合物半導体発光素子
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
TW554553B (en) * 2002-08-09 2003-09-21 United Epitaxy Co Ltd Sub-mount for high power light emitting diode
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681969B (zh) * 2007-06-29 2013-01-09 欧司朗光电半导体有限公司 用于制造多个光电子器件的方法和光电子器件
CN102683511A (zh) * 2011-02-24 2012-09-19 日东电工株式会社 发光二极管装置的制造方法
CN105190916A (zh) * 2013-02-05 2015-12-23 克利公司 具有波长转换层的发光装置

Also Published As

Publication number Publication date
DE602004021008D1 (de) 2009-06-18
EP1665400A2 (en) 2006-06-07
WO2005029599A3 (en) 2005-11-17
CN100446280C (zh) 2008-12-24
US20090186431A1 (en) 2009-07-23
KR20060032208A (ko) 2006-04-14
TWI246783B (en) 2006-01-01
US7956377B2 (en) 2011-06-07
TW200522393A (en) 2005-07-01
KR100728693B1 (ko) 2007-06-14
EP1665400B1 (en) 2009-05-06
WO2005029599A2 (en) 2005-03-31
ATE430993T1 (de) 2009-05-15
US20060231853A1 (en) 2006-10-19
JP2007503718A (ja) 2007-02-22
JP4440928B2 (ja) 2010-03-24
US7923270B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
CN1830097A (zh) 半导体发光器件及其制造方法
CN1618133A (zh) 化合物半导体发光元件及其制造方法
CN1191632C (zh) 光照射装置、其制造方法及使用了该光照射装置的照明装置
CN1093988C (zh) 化合物半导体发光器件
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀系统
CN1738002A (zh) 半导体装置的制造方法
CN1722370A (zh) 半导体装置的制造方法
CN1649097A (zh) 制作半导体芯片主面和背面上包括电极的半导体器件方法
TW200404375A (en) Semiconductor element and method for producing the same
CN1993837A (zh) 用于半导体发光器件的正电极
CN1870312A (zh) 制造发光二极管的方法
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1685531A (zh) 半导体元器件和制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1513212A (zh) 第ⅲ族氮化物化合物半导体发光元件
CN1213844A (zh) 电子器件及其制造方法
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1698077A (zh) 器件转移方法和显示器装置
CN1625926A (zh) 用于将元件置入于基座中的方法
CN1251688A (zh) 发光元件及其制造方法
CN1877875A (zh) Led及制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN1230013A (zh) 半导体装置的制造方法和半导体装置
CN101075560A (zh) 半导体装置的制造方法
CN102044624A (zh) 一种可发复合光的led器件、发光元件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20150924

EXPY Termination of patent right or utility model