KR101802837B1 - 발광소자의 제조방법 - Google Patents

발광소자의 제조방법 Download PDF

Info

Publication number
KR101802837B1
KR101802837B1 KR1020177020816A KR20177020816A KR101802837B1 KR 101802837 B1 KR101802837 B1 KR 101802837B1 KR 1020177020816 A KR1020177020816 A KR 1020177020816A KR 20177020816 A KR20177020816 A KR 20177020816A KR 101802837 B1 KR101802837 B1 KR 101802837B1
Authority
KR
South Korea
Prior art keywords
semiconductor
substrate
block
semiconductor laminated
laminated block
Prior art date
Application number
KR1020177020816A
Other languages
English (en)
Other versions
KR20170089966A (ko
Inventor
치엔-푸 황
야오-닝 찬
츠-치에 쉬
이-밍 첸
신-치 추
치-치앙 루
치아-리앙 슈
춘-시엔 창
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20170089966A publication Critical patent/KR20170089966A/ko
Application granted granted Critical
Publication of KR101802837B1 publication Critical patent/KR101802837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Abstract

본 발명은, 제1 기판 및 상기 제1 기판 상의 복수개의 반도체 적층 블록을 제공하는 단계로서, 상기 복수개의 반도체 적층 블록 각각은 제1 전기적 반도체층, 상기 제1 전기적 반도체층 상에 위치한 발광층, 및 상기 발광층 상에 위치한 제2 전기적 반도체층을 포함하고, 상기 제1 기판 상에는 두 개의 서로 인접한 반도체 적층 블록을 분리하며 폭이 10㎛ 미만인 분리 로드를 더 포함하는 단계; 및 상기 복수의 반도체 적층 블록 중의 제1 반도체 적층 블록과 상기 제1 기판을 분리하고, 상기 제1 기판 상에는 제2 반도체 적층 블록을 잔류시키는 제1 분리 단계의 실행 단계를 포함하는 발광소자의 제조방법을 개시한다.

Description

발광소자의 제조방법{MANUFACTURING METHOD OF LIGHT EMITTING ELEMENT}
본 발명은 발광소자 및 그 제조방법에 관한 것으로, 특히 반도체 적층체의 사용이 추가된 발광소자 및 그 제조방법에 관한 것이다.
발광다이오드((Light-Emitting Diode; LED)는 에너지 소모가 적고, 작동 수명이 길고, 충격에 잘 견디고, 부피가 작고, 반응 속도가 빠르며, 출력된 광 파장이 안정적인 등의 특성을 가지고 있어, 다양한 조명 용도에 적용된다. 도 1에 도시된 바와 같이, 현재 발광다이오드 칩의 제조는 기판(101) 상에 발광 적층체(미도시)를 형성하고, 다시 절단 로드(103v, 103h)를 형성하여 복수의 발광 다이오드 칩(102)으로 분할하는 것이다. 그러나 현재 복수의 발광다이오드 칩(102)의 분할은 대부분 레이저광에 의해 절단되므로, 레이저광의 빔 사이즈(beam size)의 제한을 받으며, 절단 시 쉽게 부산물(byproduct)을 생성하여 누전 상황을 초래하고, 절단 로드(103v, 103h)의 폭(D)은 설계에 있어서 모두 적어도 20㎛ 이상을 유지해야 한다. 상기 절단 로드(103v, 103h)의 면적을 절약할 수 있을 경우, 약 25%의 발광 적층체의 면적을 증가시킬 수 있다.
본 발명은 전술한 문제점을 해결할 수 있는 발광소자 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 제1 기판 및 상기 제1 기판 상의 복수개의 반도체 적층 블록을 제공하는 단계로서, 각각의 상기 복수 개의 반도체 적층 블록 각각은 제1 전기적 반도체층, 상기 제1 전기적 반도체층 상에 위치한 발광층, 및 상기 발광층 상에 위치한 제2 전기적 반도체층을 포함하고, 상기 제1 기판 상에는 두 개의 서로 인접한 반도체 적층 블록을 분리하며 폭이 10㎛ 미만인 분리 로드를 더 포함하는 단계; 및 상기 복수의 반도체 적층 블록 중의 제1 반도체 적층 블록과 상기 제1 기판을 분리하고 상기 제1 기판에는 제2 반도체 적층 블록을 잔류시키는 제1 분리 단계의 실행 단계를 포함하는 발광소자의 제조방법을 개시한다.
도 1은 종래의 발광다이오드 칩 제조를 위한 기판을 보여준 도면이다.
도 2a 내지 도 2e는 본 발명의 발광소자의 제조방법에 사용된 분리방법의 실시예를 보여준 도면이다.
도 2f는 본 발명의 발광소자의 제조방법의 실시예 1의 중간 단계를 보여준 도면이다.
도 3은 본 발명의 발광소자의 제조방법의 실시예 1(병렬 연결인 경우)을 보여준 도면이다.
도 4는 본 발명의 발광소자의 제조방법의 실시예 1(병렬 연결인 경우)을 보여준 도면이다.
도 5는 본 발명의 발광소자의 제조방법의 실시예 1(직렬 연결인 경우)을 보여준 도면이다.
도 6a 및 도 6b는 본 발명의 발광소자의 제조방법의 실시예 2를 보여준 도면이다.
도 6c 및 도 6d는 본 발명의 발광소자의 제조방법의 실시예 3을 보여준 도면이다.
도 7a 내지 도 7g는 본 발명의 발광소자의 제조방법의 실시예 4를 보여준 도면이다.
도 7h 내지 도 7k는 본 발명의 발광소자의 제조방법의 실시예 5를 보여준 도면이다.
도 2a 내지 도 2e는 본 발명의 발광소자의 제조방법에 사용된 분리방법의 실시예를 보여준 도면이다. 도 3 내지 도 5는 본 발명의 발광소자의 제조방법의 실시예 1를 보여준 도면이고, 도 3a 내지 도 3f 및 도 4는 복수의 반도체 적층 블록의 병렬 연결에 의해 형성된 발광소자를 보여주고, 도 5는 복수의 반도체 적층 블록의 병렬 연결에 의해 형성된 발광소자를 보여준다.
도 2a에서, 제1 기판(201) 상에는 반도체 적층체(202)가 형성되고, 상기 반도체 적층체(202)는 제1 전기적 반도체층(202a), 제1 전기적 반도체층(202a) 상에 위치한 발광층(202b), 및 발광층(202b) 상에 위치한 제2 전기적 반도체층(202c)을 포함한다. 제1 전기적 반도체층(202a)과 제2 전기적 반도체층(202c)은 전기적으로 서로 다르고, 예를 들면, 제1 전기적 반도체층(202a)은 n형 반도체층이고, 제2 전기적 반도체층(202c)은 p형 반도체층이다. 제1 전기적 반도체층(202a), 발광층(202b), 및 제2 전기적 반도체층(202c)은 III-V족 재질, 예를 들면 알루미늄갈륨인듐인(AlGaInP)계 재질 또는 질화알루미늄갈륨인듐(AlGaInN)계 재질로 형성된다. 도 2b에서, 패턴화 단계를 실시하여 폭이 d인 분리 로드(212)를 형성하고, 반도체 적층체(202)는 복수의 반도체 적층 블록(231, 232, 233, 234 및 235)으로 패턴화된다. 즉 두 개의 서로 인접한 반도체 적층 블록은 분리 로드(212)에 의해 분리된다. 반도체 적층체(202)의 이용 면적을 증가시키기 위해, 분리 로드의 폭(d)은 예를 들면 20㎛ 미만, 더 바람직하게는 10㎛ 미만으로 최대한 축소시키며, 본 실시예에서 분리 로드의 폭(d)은 5㎛ 미만이다. 상기 패턴화는 일반적으로 포토 레지스트를 피복하고 노광 현상한 다음 식각하는 제조 공정을 가리킨다. 그러나 패턴화 방법은 이에 한하지 않고 예를 들면 레이저로 반도체 적층체(202)를 직접 절단하는 기타 방법도 하나의 실시예이다. 또한, 상기 복수의 반도체 적층 블록은 패턴화된 후 각각 평면형상을 가지며, 상기 평면 형상은 마름모꼴, 정방형, 장방형, 삼각형, 또는 원형을 포함할 수 있다. 참고로, 상기 반도체 적층체(202)는 제1 기판(201)에서 성장할 수 있고, 다시 말해 제1 기판(201)은 반도체 적층체의 성장 기판일 수 있다. 그러나 반도체 적층체(202)는 다른 성장 기판에 형성한 후 전이 기술을 통해 반도체 적층체를 상기 제1 기판(201)에 전이할 수도 있고, 이 경우, 반도체 적층체(202)와 제1 기판(201) 사이에 접착층(미도시)을 더 포함할 수 있다. 전이 기술은 당업자의 공지 상식이므로 설명을 생략한다. 또는, 다른 실시예에서 반도체 적층체(202)는 다른 성장 기판에 형성되고 상기 복수의 반도체 적층 블록(231, 232, 233, 234 및 235)으로 패턴화된 후에야, 전이 기술을 통해 이들 반도체 적층 블록(231, 232, 233, 234 및 235)을 상기 제1 기판(201)에 전이시켜 도 2b의 경우를 형성하며, 마찬가지로, 이 경우 반도체 적층 블록(231, 232, 233, 234 및 235)과 제1 기판(201) 사이에 접착층(미도시)을 더 포함할 수 있다. 계속하여, 분리 단계의 실행에 유리하도록, 분리 대상 반도체 적층 블록에 제1 희생층(211)을 형성한다. 본 실시예에서, 분리 대상 반도체 적층 블록은 반도체 적층 블록(232, 234)이다. 상기 제1 희생층(211)의 형성은, 먼저 전체 제1 기판(201) 상에 제1 희생층(211) 재료를 전면 형성한 다음, 상기 제1 희생층(211)을 황광(黃光) 및 식각 공정을 통해 분리 대상 반도체 적층 블록(232, 234) 상에 선택적으로 잔류시킨다. 참고로, 당업자라면 공정 순서에 있어서 먼저 분리 대상 반도체 적층 블록(232, 234)의 위치에 상기 제1 희생층(211)을 형성한 후, 별도의 황광 및 식각 공정을 통해 상술한 반도체 적층체(202)를 복수의 반도체 적층 블록(231, 232, 233, 234 및 235)으로 패턴화하는 단계를 완성할 수 있음을 알 수 있다. 제1 희생층(211)의 재료는 도전성 재질 또는 비도전성 재질일 수 있고, 도전성 재질은 예를 들면 금속산화물, 금속, 또는 합금이고, 금속산화물은 예를 들어 인듐 주석 산화물(ITO), 산화인듐(InO), 산화주석(SnO), 카드뮴주석산화물(CTO), 안티모니주석산화물(ATO), 산화아연(ZnO)일 수 있고, 금속은 예를 들면 알루미늄, 금, 백금, 아연, 은, 니켈, 게르마늄, 인듐, 주석, 티탄, 납, 구리, 팔라듐일 수 있고, 합금은 예를 들면 상기 금속의 합금일 수 있고, 비도전성 재질은 예를 들면 고분자 재질, 산화물, 또는 질화물(SiNx)일 수 있고, 그 중 고분자 재질은 예를 들면 BCB, Epoxy 등 고분자 재질일 수 있고, 산화물은 예를 들면 산화규소(SiO2) 및 산화알루미늄(Al2O3)일 수 있고, 질화물은 예를 들면 질화규소(SiNx)일 수 있다. 상기 제1 희생층(211)의 재질은 당업자가 후속 공정 및 제품의 도전성 필요 여부 및 투광성 필요 여부에 따라 선택 가능하다. 도 2c에서, 분리 단계의 실행은 제2 기판(221)을 제공하고, 제2 기판(221)과 제1 희생층(211)을 결합하는 단계를 포함하며, 제2 기판(221)은 투명 기판 또는 불투명 기판일 수 있고, 투명 기판은 예를 들면 유리, 사파이어, CVD 다이아몬드이고, 불투명 기판은 예를 들면 규소(Si) 기판, 질화알루미늄(AlN), 세라믹 기판이다. 상기 제2 기판(221)의 재질은 당업자가 후속 공정 및 제품의 투광성 필요 여부 및 도전성 필요 여부에 따라 선택 가능하다. 다음, 도 2d에 도시된 바와 같이, 분리 대상 반도체 적층 블록(232, 234)과 제1 기판(201)을 분리한다. 상기 단계 실행 시, 분리 대상 반도체 적층 블록(232, 234)과 제1 기판(201)의 계면에 레이저광(241)을 조사하여, 반도체 적층 블록(232, 234)과 제1 기판(201)을 쉽게 분리할 수 있다. 또한 상술한 바와 같이, 반도체 적층체(202)는 다른 성장 기판에 형성된 후, 전이 기술을 통해 제1 기판(201)에 전이될 수도 있고, 이 경우에도 반도체 적층체(202)를 제1 기판(201)에 전이 시, 분리 대상 반도체 적층 블록(232, 234)의 위치에 먼저 제1 기판(201)과의 사이의 희생층(미도시)을 선택적으로 형성할 수 있다. 상기 희생층은 자체 재질이 취약하거나 제1 기판(201)과의 접합성이 약한 재질을 선택할 수 있고, 이에 따라 분리 대상 반도체 적층 블록(232, 234)과 제1 기판(201)이 쉽게 분리되도록 할 수 있다.
도 2e는 분리 단계 실행 후 반도체 적층 블록(232, 234)과 제1 기판(201)이 분리된 상태를 보여준다. 제1 기판(201)에는 반도체 적층 블록(231, 233 및 235)이 존재한다. 참고로, 제2 기판(221) 및 제2 기판(221) 상의 반도체 적층 블록(232, 234), 또는 제1 기판(201) 및 제1 기판(201) 상의 반도체 적층 블록(231, 233 및 235)은 모두 이하에서 설명하는 본 발명의 발광소자의 제조방법의 실시예에 사용될 수 있다.
도 2f를 참고하면서, 상기 도 2a 내지 도 2e에 나타낸 분리방법에 이어, 제1 기판(201) 및 제1 기판(201) 상의 반도체 적층 블록(231, 233 및 235)을 예시로 하여, 본 발명의 발광소자의 제조방법의 실시예 1을 설명하면, 그 형성 방법은 아래 단계를 더 포함한다. 즉, 반도체 적층 블록(231, 233) 상에 하나의 제1 전극(231e)을 각각 형성하여 반도체 적층 블록(231, 233)의 제1 전기적 반도체층(202a)을 대응되게 전기적으로 연결시키고, 반도체 적층 블록(231, 233) 상에 하나의 제2 전극(232e2)을 각각 형성하여 반도체 적층 블록(231, 233)의 제2 도전성 반도체층(202c)을 대응되게 전기적으로 연결시킨다. 여기서 제조방법은 아래와 같을 수 있다. 즉, 먼저 반도체 적층 블록(231, 233) 등에 대해 식각 공정을 진행하여 각 반도체 적층 블록의 일부를 노출시키되, 각 반도체 적층 블록의 제1 전기적 반도체층(202a)까지 노출시킨다. 그 다음 제1 기판(201) 상에 유전체층(240)을 형성하고, 다시 패턴화를 통해 제1 전극(231e1) 및 제2 전극(231e2)의 위치가 유전체층(240)중에 있도록 정의하고, 마지막으로 다시 상기 복수의 제1 전극(231e1) 및 복수의 제2 전극(231e2)을 형성한다. 전극의 형성방법은 예를 들면 금속 증착 또는 전기도금을 통해 금속 재질을 유전체층(240) 중의 제1 전극(231e1) 및 제2 전극(231e2)의 위치에 충전한 후 다시 화학연마(CMP)를 통해 유전체층(240) 상의 불필요한 금속재질을 제거하는 방법을 이용한다.
도 3a 내지 도 3c의 소자는 구조 및 재질 등에서 도 2f에 도시한 바와 동일하거나 유사하고, 동일하거나 유사한 소자의 도면부호는 첫자리 번호를 “2”에서 “3”으로 변경하였을 뿐이다. 도 3a에서는 반도체 적층체(302)가 구비된 제1 기판(301)을 제공함을 보여주고, 도 3b에서는 반도체 적층체(302)가 상기 분리방법에 의해 반도체 적층 블록(331, 333 및 335) 등 반도체 적층 블록이 제1 기판(301) 상에 잔류함을 보여준다. 마찬가지로 참고로, 설명의 편의를 위해 이하에서는 반도체 적층 블록(331, 333)만을 주로 설명한다. 도 3c는 상기 도 2f의 결과와 동일하게, 유전체층(340) 및 복수의 제1 전극(331e1), 복수의 제2 전극(331e2)을 형성하는 것을 포함하는 것을 보여준다.
도 3d 내지 도 3f는 본 실시예의 소자 기판의 제조방법을 보여주고, 상기 소자 기판은 상기 도 3c의 제1 기판(301)과 대응 연결되어 본 실시예의 최종 결과인 발광소자를 형성한다. 도 3d에서는 소자 기판(361)을 제공함을 보여주고, 계속하여 도 3e에서 소자 기판(361)에 두 개의 관통공 전극(361TE1, 361TE2)을 형성하고, 각각의 관통공 전극은 관통공 및 그 내부에 충전된 도전성 물질로 구성되고, 상기 두 개의 관통공 전극(361TE1, 361TE2)은 본 발명에서 개시한 발광소자가 외부 전원을 공급받도록 한다. 도 3f에서는 소자 기판(361) 상에 패턴화된 금속층(361E1, 361E2)을 형성하고 두 개의 관통공 전극(361TE1, 361TE2)과 각각 전기적으로 연결되어, 본 실시예의 복수의 반도체 적층 블록의 병렬 연결을 구현한다. 다른 실시예에서, 패턴화된 금속층(361E1, 361E2)은 두 개의 관통공 전극(361TE1, 361TE2)과 동일한 도전성 물질로 구성된다. 즉 패턴화된 금속층(361E1, 361E2)을 형성하는 도전성 물질은 형성 시 두 개의 관통공 전극(361TE1, 361TE2)의 관통공에 동시에 채워진다.
도 4는 도 3c 및 도 3f에 이어 본 실시예의 복수의 반도체 적층 블록의 병렬 연결된 발광소자의 제조방법을 보여준다. 도면에서 (a)는 상기 도 3c 중의 제1 기판(301)을 도시하고, 이를 180도 회전시킨 후의 경우는 도면 중 (b)가 보여준 바와 같고, 도면 중 (c)는 상기 도 3f에서의 소자 기판(361)을 도시하고, 도면 중 (b)의 제1 기판(301)과 도면 중 (c)의 소자 기판(361)을 맞춤 결합하여, 도면 중 (d)와 같이 본 실시예의 최종 결과인 발광소자를 형성한다. 도면 중 (d)의 상부는 그 일부를 확대하여 보여준다. 확대 부분에서 보여준 바와 같이, 상기 맞춤 결합은 패턴화된 금속층(361E1)과 반도체 적층 블록(331, 333)의 제1 전극(331e1)을 결합하고, 금속층(361E2)과 반도체 적층 블록(331, 333)의 제2 전극(331e2)을 결합하는 것이므로, 반도체 적층 블록(331, 333) 등 복수의 반도체 적층 블록은 병렬 연결을 형성한다.
도 5는 본 실시예의 복수의 반도체 적층 블록이 직렬 연결된 발광소자의 제조방법을 보여준다. 마찬가지로, 도 3c 및 도 3f를 바탕으로, 도면 중 (a)는 상기 도 3c 중의 제1 기판(301)을 도시하고, 이를 180도 회전시킨 경우가 도면 중 (b)에 도시한 바와 같고, 도면 중 (c)는 소자 기판(361)을 도시하고, 그 상부에는 패턴화된 금속층(361S1, 361S2, 361S3 및 361S4)이 구비되고, 두 개의 관통공 전극(361TE1, 361TE2)은 소자 기판(361)에 형성되고, 각각 도면 중 패턴화된 금속층(361S1, 361S2)의 하부에 위치하여 본 발명에 개시된 발광소자가 외부 전원을 공급받도록 한다. 마지막으로, 도면 중 (d)에 도시된 바와 같이, 도면 중 (b)의 제1 기판(301)과 도면 중 (c)의 소자 기판(361)을 맞춤 결합시켜 본 실시예의 발광소자를 형성한다. 도면 중 (d)의 하부는 그 일부를 확대하여 보여주고, 확대 부분에서 보여준 바와 같이, 상기 맞춤 결합은 패턴화된 금속층(361S1, 361S2, 361S3 및 361S4)과 반도체 적층 블록(331, 333) 등 복수의 반도체 적층 블록의 제1 전극(331e1) 및 제2 전극(331e2)을 결합시키는 것이므로, 반도체 적층 블록(331, 333)등 복수의 반도체 적층 블록은 직렬 연결을 형성한다.
상기 실시예 1의 설명은 도 2f를 바탕으로, 도 2e 중의 제1 기판(201) 및 제1 기판(201) 상의 반도체 적층 블록(231, 233)을 예시로 하지만, 도 2e에서 언급된 바와 같이, 제2 기판(221) 및 제2 기판(221) 상의 반도체 적층 블록(232, 234)도 본 발명의 발광소자 제조방법의 실시예에 사용될 수 있다. 따라서 당업자는 상기 설명을 바탕으로 제2 기판(221) 및 제2 기판(221) 상의 반도체 적층 블록(232, 234)을 바탕으로 상기 실시예 1과 동일하거나 유사한 발광소자의 제조를 실시할 수 있고 그 경우에 대한 설명은 생략한다.
도 6a 내지 도 6d는 본 발명의 발광소자 제조방법의 실시예 2, 실시예 3을 보여주고, 그 중 도 6a 및 도 6b에 따른 실시예 2는 도 2e 중의 제2 기판(221)이 본 실시예에 따른 발광소자의 소자 기판인 경우의 제조방법을 보여주고, 도 6c 및 도 6d에 따른 실시예 3은 기타 기판을 발광소자의 소자 기판으로 한 경우의 제조방법을 보여준다.
도 6a는 도 2e의 제2 기판(221) 및 제2 기판(221) 상의 반도체 적층 블록(232)을 예시로 한 것이다. 참고로, 도 6a에서 도 2e와 동일한 소자는 첫자리 번호를 “2”에서 “6”으로 변경하였을 뿐, 그 소자의 구조 및 재질 등은 도 2e에 도시한 소자와 동일하거나 유사하다. 그러나 도 2e와 다른 점은, 본 실시예에서 개시한 제2 기판(621) 상에 제1 관통공 전극(622TE1) 및 제2 관통공 전극(622TE2)을 더 포함하는 것이고, 제1 관통공 전극(622TE1)은 제2 기판(621)에 구비된 제1 관통공(621T1) 및 그 내부에 충전된 제1 도전성 물질로 구성되고, 제2 관통공 전극(622TE2)은 제2 기판(621)에 구비된 제2 관통공(621T2) 및 그 내부에 충전된 제2 도전성 물질로 구성된다. 일 실시예에서, 제1 도전성 물질과 제2 도전성 물질은 동일한 재질이다. 계속하여, 맞춤 결합 공정을 진행하여, 도 6a의 반도체 적층 블록(632)과 제2 기판(621)을 결합시켜 반도체 적층 블록(632)을 제2 기판(621)의 제1 관통공 전극(622TE1) 및 제2 관통공 전극(622TE2) 사이에 위치시킨다. 다음, 반도체 적층 블록(632)에 대해 식각 공정을 진행하여 반도체 적층 블록(632)의 일부를 노출시키되 그 제2 전기적 반도체층(602c)까지 노출시킨다. 계속하여, 도 6b에 도시한 바와 같이, 반도체 적층 블록(632)의 측벽에 절연층(640)을 형성하여 후속적으로 형성되는 제1 도전성 연결라인(631E) 및 제2 도전성 연결라인(631E2) 간에 전기적으로 절연되게 한다. 다음, 제1 도전성 연결라인(631E1) 및 제2 도전성 연결라인(631E2)을 형성한다. 제1 도전성 연결라인(631E1)은 반도체 적층 블록(632) 중의 제1 전기적 반도체층(602a) 및 제1 관통공 전극(622TE1)을 전기적으로 연결하고, 제2 도전성 연결라인(631E2)은 반도체 적층 블록(632) 중의 제2 전기적 반도체층(602c) 및 제2 관통공 전극(622TE2)을 전기적으로 연결한다. 마지막으로, 제2 기판(621) 상에 투명 포장 재료(641)를 형성하여 반도체 적층 블록(632), 제1 도전성 연결라인(631E1), 및 제2 도전성 연결라인(631E2)을 덮는다. 이렇게 하여 본 발명의 실시예 2의 발광소자를 완성하고, 그 중 제1 관통공 전극(622TE1) 및 제2 관통공 전극(622TE2)은 본 발명에 개시된 발광소자가 외부 전원을 공급받도록 한다.
도 6c 및 도 6d는 다른 기판을 발광소자의 소자 기판으로 사용한 경우의 제조방법을 예시했다. 도 6c에서는 제2 기판(221) 및 제2 기판(221) 상의 반도체 적층 블록(232, 234)을 예시로 한다. 본 실시예는 예를 들어 반도체 적층 블록(232) 및 반도체 적층 블록(234)과 같이 복수의 반도체 적층 블록을 동시에 이용하여 복수의 발광소자를 형성하는 실시방법을 예시하므로, 도면에서 두 개의 반도체 적층 블록(232, 234)을 모두 도시했으나, 실시 시 하나의 반도체 적층 블록(232)[또는 반도체 적층 블록(234)]에 대해서만 실시할 수도 있다. 제2 기판(221) 상에는 상기 분리 단계를 거쳐 제1 기판(201)으로부터 분리된 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]이 결합되어 있다. 본 실시예에서 기타 기판을 발광소자의 소자 기판으로 하는 경우의 제조방법을 예시하므로, 제2 기판(221)은 기능적인 측면에서 임시적 기판이고, 실시방법은 제1 관통공 전극(622TE1') 및 제2 관통공 전극(622TE2')을 포함하는 소자 기판(621')을 제공하는 단계를 포함한다[참고로, 본 실시예도 예를 들어 반도체 적층 블록(232) 및 반도체 적층 블록(234)과 같이 복수의 반도체 적층 블록을 동시에 사용하여 복수의 발광소자를 형성하는 실시방법을 예시하므로, 도면에서는 두 세트의 제1 관통공 전극(622TE1') 및 제2 관통공 전극(622TE2')을 도시하며, 이들 전극은 각각 반도체 적층 블록(232) 및 반도체 적층 블록(234)의 사용에 대응한다]. 그 중 제1 관통공 전극(622TE1')은 소자 기판(621')에 구비된 제1 관통공(621T1') 및 그 내부에 충전된 제1 도전성 물질로 구성되고, 제2 관통공 전극(622TE2')은 소자 기판(621')에 구비된 제2 관통공(621T2') 및 그 내부에 충전된 제2 도전성 물질로 구성된다. 일 실시예에서, 제1 도전성 물질과 제2 도전성 물질은 동일한 재질이다. 계속하여, 맞춤 결합을 실시하여 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]과 소자 기판(621')을 결합하여, 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]을 소자 기판(621')의 제1 관통공 전극(622TE1') 및 제2 관통공 전극(622TE2') 사이에 위치시킨다. 다음 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]을 제2 기판(221)에서 분리시킨다. 본 단계의 실시 시에도, 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]과 제1 희생층(211)의 계면에 레이저광을 조사하여(미도시), 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]과 제1 희생층(211)의 분리를 보조할 수 있음은 마찬가지이다.
계속하여, 도 6d에 도시한 바와 같이, 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]에 대해 식각 공정을 진행하여 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]의 일부를 노출시키되, 그 제1 전기적 반도체층(202a)까지 노출시킨다. 다음, 후속적으로 형성되는 제2 도전성 연결라인(631E2')과 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]사이의 전기적 절연을 위하여, 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]의 측벽에 절연층(640)을 형성한다. 다음, 제1 도전성 연결라인(631E1') 및 제2 도전성 연결라인(631E2')을 형성한다. 여기서 제1 도전성 연결라인(631E1')은 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)] 중의 제1 전기적 반도체층(202a) 및 제1 관통공 전극(622TE1')을 전기적으로 연결하고, 제2 도전성 연결라인(631E2')은 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)] 중의 제2 전기적 반도체층(202c) 및 제2 관통공 전극(622TE2')을 전기적으로 연결한다. 마지막으로, 소자 기판(621') 상에 투명 포장 재료(641')를 형성하여 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)], 제1 도전성 연결라인(631E1'), 및 제2 도전성 연결라인(631E2')을 덮는다. 이렇게 하여 본 발명의 실시예 3의 발광소자를 완성하고, 그 중 제1 관통공 전극(622TE1') 및 제2 관통공 전극(622TE2')은 본 발명에 개시된 발광소자가 외부 전원을 공급받도록 한다. 반도체 적층 블록(232) 및 반도체 적층 블록(234)에 대해 동시에 실시하는 실시방법인 경우, 도면에서 도시한 LL'라인을 따라 절단하여 복수의 발광소자를 얻는 것을 더 포함한다.
상기 실시예 2, 실시예 3에 대한 설명은 도 2e 중의 제2 기판(221) 및 제2 기판(221) 상의 반도체 적층 블록(232) 및/또는 반도체 적층 블록(234)을 예시로 했지만, 도 2e에 언급된 바와 같이, 제1 기판(201) 및 제1 기판(201) 상의 반도체 적층 블록(231, 233)도 본 발명의 발광소자 제조방법의 실시예에 사용될 수 있으므로, 당업자는 상기 설명을 바탕으로 제1 기판(201) 및 제1 기판(201) 상의 반도체 적층 블록(231, 233)을 바탕으로, 상기 실시예 1과 동일하거나 유사한 발광소자의 제조를 실시할 수 있고 그 경우에 대해 설명은 생략한다.
도 7a 내지 도 7g는 본 발명의 발광소자 제조방법에서의 실시예 4를 보여준다. 계속하여 상기 도 2a 내지 도 2e에서 보여준 분리방법을 이용하여 본 실시예 4는 도 2e 중의 제2 기판(221) 및 제2 기판(221) 상의 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]과, 제1 기판(201) 및 제1 기판(201) 상의 반도체 적층 블록(231)[및/또는 반도체 적층 블록(233)]을 예시로 한다.
참고로, 도 7a에서 도 2e와 동일한 소자는 첫자리 번호를 “2”에서 “7”로 변경하였을 뿐, 소자의 구조 및 재질 등은 도 2e에 도시한 바와 동일하거나 유사하다. 도 7a 중의 제2 기판(721)은 제1 관통공 전극(721TE)을 더 포함하고 제1 관통공 전극(721TE)은 제2 기판(721)에 구비된 제1 관통공(721T) 및 그 내부에 충전된 제1 도전성 물질로 구성된다. 또한, 제2 기판(721)과 제1 희생층(711)은 맞춤 결합 공정으로 결합되어, 반도체 적층 블록(732)[및/또는 반도체 적층 블록(734)]과 제1 관통공 전극(721TE)이 맞춤 연결되어 전기적 연결을 형성하도록 한다. 따라서 도 7a에 도시한 바와 같이, 제2 기판(721) 상에 분리 단계를 통해 제1 기판(701)에서 분리된 반도체 적층 블록(732)[및/또는 반도체 적층 블록(734)]이 결합되어 있고, 제1 기판(701) 상에는 분리 단계를 거쳐 반도체 적층 블록(731)[및/또는 반도체 적층 블록(733)]이 잔류한다. 계속하여 제2 결합단계를 실시하여 반도체 적층 블록(732)[및/또는 반도체 적층 블록(734)]을 반도체 적층 블록(731)[및/또는 반도체 적층 블록(733)] 상에 맞춤 결합시킨다. 이 경우는 도 7b에 도시한 바와 같다. 참고로, 본 실시예도 복수의 발광소자를 동시에 형성하는 실시방법을 예시하므로, 도면에서는 두 세트의 반도체 적층 블록의 결합을 보여준다. 즉 반도체 적층 블록(732)과 반도체 적층 블록(731)은 하나의 세트로 결합되고, 반도체 적층 블록(734)과 반도체 적층 블록(733)은 다른 하나의 세트로 결합된다. 다만 실시 시 상기 조합 중의 어느 하나의 세트에 대해서만 실시하거나, 동시에 두 세트에 대해 실시할 수 있다(그 다음 절단을 통해 복수의 발광소자를 형성해야 하며, 이 부분에 대한 설명은 생략한다).
계속하여, 도 7c에 도시한 바와 같이, 반도체 적층 블록(731)[및/또는 반도체 적층 블록(733)]과 제1 기판(701)을 분리하며, 도 7d는 도 7c를 180도 회전시킨 경우를 보여준다. 참고로 설명의 편의를 위해, 도 7d에서는 도 7c 중 하나의 세트의 반도체 적층 블록이 결합된 경우만을 보여줬다. 또한, 도 7e에 도시한 바와 같이, 상기 제2 결합단계를 실시하기 전에, 반도체 적층 블록(731)[및/또는 반도체 적층 블록(733)] 상에 도전성 산화층(791)을, 반도체 적층 블록(732)[및/또는 반도체 적층 블록(734)] 상에 도전성 산화층(792)을 각각 선택적으로 형성할 수도 있다. 도전성 산화층(791) 또는 도전성 산화층(792)은 반도체 적층 블록과의 옴 접촉을 제공하고 및/또는 결합층으로 작용할 수 있고, 도전성 산화층은 예를 들면 산화인듐(InO), 산화주석(SnO), 카드뮴주석산화물(CTO), 안티모니주석산화물(ATO), 산화아연(ZnO)일 수 있다. 본 실시예에서, 도전성 산화층(791) 및 도전성 산화층(792)는 모두 결합층 기능을 구비하고, 도전성 산화층(791)은 반도체 적층 블록(731)[및/또는 반도체 적층 블록(733)]과의 옴 접촉을 제공한다. 또한, 반도체 적층 블록(731)[및/또는 반도체 적층 블록(733)]과 반도체 적층 블록(732)[및/또는 반도체 적층 블록(734)]중 적어도 하나에 금속층을 선택적으로 형성할 수도 있고, 상기 금속층은 반도체 적층 블록과 옴 접촉을 제공하며 및/또는 반사 기능을 제공한다. 도 7e에 도시된 바와 같이, 본 실시예에서, 반도체 적층 블록(732)[및/또는 반도체 적층 블록(734)] 상에 상기 도전성 산화층(792)을 형성하기 전에, 먼저 반도체 적층 블록(732)[및/또는 반도체 적층 블록(734)] 상에 옴 접촉 금속층(794) 및 반사 금속층(793)을 형성한다. 옴 접촉 금속층(794)은 예를 들면 게르마늄 금(GeAu)과 같이, 반도체 적층 블록(732) [및/또는 반도체 적층 블록(734)]과 옴 접촉되도록 하며, 반사 금속층(793)은 예를 들면 은(Ag)과 같이 반사경 기능을 제공한다. 또한, 옴 접촉 금속층(794) 및 반사 금속층(793)은 금속 또는 합금일 수 있고, 금속은 예를 들면 알루미늄, 금, 백금, 아연, 은, 니켈, 게르마늄, 인듐, 주석, 티탄, 납, 구리, 팔라듐일 수 있고, 합금은 예를 들면 상기 금속의 합금일 수 있다. 상기 도전성 산화층(791) 및 도전성 산화층(792)에 의해 반도체 적층 블록(731)[및/또는 반도체 적층 블록(733)]과 반도체 적층 블록(732) [및/또는 반도체 적층 블록(734)]을 결합시키고, 제1 기판(701)을 분리한 후 180도 회전시킨 경우가 도 7e에 도시한 바와 같다. 동일하게 설명의 편의를 위해, 도 7f에서는 도 7e 중의 하나의 세트의 반도체 적층 블록이 결합된 경우만을 도시했다.
계속하여, 본 실시예는 도 7f에 이어서 설명한다(주의할 것은, 기타 실시예에서도 도 7d에 이어서 다음 공정을 진행할 수 있다). 도 7g에 도시된 바와 같이, 반도체 적층 블록(731) 및 반도체 적층 블록(732)의 측벽에 절연층(795)을 형성한다. 다음, 제2 기판(721) 상에 전극(722EE, 722E)을 형성하여 반도체 적층 블록(731)의 제1 전기적 반도체층(702a)과 전기적으로 연결한다. 상기 절연층(795)은 전극(722EE, 722E)과 반도체 적층 블록(731) 및 반도체 적층 블록(732) 간에 전기적으로 절연되게 한다. 이렇게 하여, 본 발명의 실시예 4의 발광소자를 완성한다. 상기 발광소자는 반도체 적층 블록(731) 및 반도체 적층 블록(732)을 포함하므로, 한 쌍의 결합면을 가진 발광소자이고, 전극(722EE, 722E) 및 제1 관통공 전극(721TE)은 본 발명에 개시된 발광소자가 외부 전원을 공급받도록 한다.
도 7h 내지 도 7k는 본 발명의 발광소자 제조방법의 실시예 5를 예시했고, 실시예 5는 상기 실시예 4의 변형예이다. 본 실시예에서는, 계속하여 상기 도 2a 내지 도 2e에서 보여준 분리방법을 이용하며, 먼저 제2 결합단계를 실시한다. 즉 먼저 도 2e 중의 제2 기판(221) 상의 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]과 제1 기판(201) 상의 반도체 적층 블록(231)[및/또는 반도체 적층 블록(233)]을 맞춤 결합하며, 이 경우는 도 7h에 도시된 바와 같다. 계속하여, 도 7i에 도시된 바와 같이, 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]과 제2 기판(221)이 분리되도록 한다. 다음 소자 기판을 반도체 적층 블록(232) [및/또는 반도체 적층 블록(234)]에 결합시켜 발광소자의 소자 기판으로 사용할 수 있다. 다른 실시예에서, 제1 기판(201)을 제거하여 반도체 적층 블록(231) [및/또는 반도체 적층 블록(233)]과 제1 기판(201)을 분리하고, 소자 기판을 반도체 적층 블록(231) [및/또는 반도체 적층 블록(233)]에 결합시킬 수도 있다. 다음, 상술한 바와 같이, 도 7j에서, 제2 기판(721)을 발광소자의 소자 기판으로 하고, 상기 제2 기판(721)은 제2 기판(721)에 구비된 제1 관통공(721T) 및 그 내부에 충전된 제1 도전성 물질로 구성된 제1 관통공 전극(721TE)을 포함한다. 계속하여, 제3 결합단계를 실시하여, 반도체 적층 블록(232) [및/또는 반도체 적층 블록(234)]을 상기 제2 기판(721)에 맞춤 결합시키고, 도 7j에 도시된 바와 같이, 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]과 제2 기판(721)의 제1 관통공 전극(721TE)을 맞춤 연결하여 전기적 연결을 형성한다. 마지막으로, 반도체 적층 블록(231) [및/또는 반도체 적층 블록(233)]과 제1 기판(201)을 분리하고, 도 7g에 설명한 바와 같이 절연층(795)과 전극(722EE) 및 전극(722E)을 형성하여 도 7k의 발광소자를 얻는다. 참고로, 도 7h에서 제2 결합단계의 맞춤 결합을 진행하기 전, 다시 말해 반도체 적층 블록(232) [및/또는 반도체 적층 블록(234)]과 반도체 적층 블록(231) [및/또는 반도체 적층 블록(233)]을 맞춤 결합하기 전에, 도 7e의 설명에서와 같이, 동일하게 반도체 적층 블록(231) [및/또는 반도체 적층 블록(233)]과 반도체 적층 블록(232) [및/또는 반도체 적층 블록(234)] 상에 도전성 산화층을 선택적으로 각각 형성할 수 있고, 반도체 적층 블록(231)[및/또는 반도체 적층 블록(233)]과 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)] 중 적어도 하나 위에 금속층을 선택적으로 형성할 수도 있고, 상세한 설명은 상기와 같으므로 설명을 생략한다. 또한, 도 7i에서 언급한 바와 같이, 다른 실시예에서, 반도체 적층 블록(231) [및/또는 반도체 적층 블록(233)]을 제1 기판(201)으로부터 분리되도록 실시할 수도 있고 이때 제1 기판(201)이 제거된다. 또한, 후속 도 7j에서 실시되는 제3 결합단계는 반도체 적층 블록(231)[및/또는 반도체 적층 블록(233)]을 제2 기판(721)에 맞춤 결합시키는 것이고, 계속하여 반도체 적층 블록(232)[및/또는 반도체 적층 블록(234)]을 제2 기판(221)으로부터 분리한다.
상기 서로 다른 각각의 실시예에서, 동일한 기능을 가지는 소자는 각 실시예에서 상이한 도면 부호를 가지지만, 그 물리적, 화학적, 또는 전기학적 등 특성은 특정 실시예에서 특별히 한정한 경우를 제외하고 동일하거나 유사한 관련 특성을 구비한 것으로 인식해야 하며, 각 실시예에서 일일이 설명하지 않는다.
상기 실시예는 본 발명의 원리 및 그 효과를 예시적으로 설명하기 위한 것일 뿐, 본 발명을 한정한 것은 아니다. 당업자가 본 발명의 원리와 정신을 벗어나지 않는 상황에서, 상기 실시예를 수정 및 변경할 수 있다. 따라서, 본 발명의 권리보호범위는 후속 청구범위에 기재된 바와 같다.
101: 기판
102: 발광다이오드 칩
103v, 103h: 절단 로드
D: 절단 로드의 폭
201: 제1 기판
202: 반도체 적층체
202a: 제1 전기적 반도체층
202b: 발광층
202c: 제2 전기적 반도체층
211: 제1 희생층
212: 분리 로드
221: 제2 기판
231, 232, 233, 234, 235: 반도체 적층 블록
d: 분리 로드의 폭
231e1: 제1 전극
231e2: 제2 전극
240: 유전체층
241: 레이저광
301: 제1 기판
302: 반도체 적층체
331, 333: 반도체 적층 블록
331e1, 333e1, 335e1: 제1 전극
331e2, 333e2, 335e2: 제2 전극
340: 유전체층
361: 소자 기판
361TE1, 361TE2: 관통공 전극
361E1, 361E2: 패턴화된 금속층
361S1, 361S2, 361S3, 361S4: 패턴화된 금속층
602: 반도체 적층체
602a: 제1 전기적 반도체층
602b: 발광층
602c: 제2 전기적 반도체층
611: 제1 희생층
621, 621': 제2 기판
621T1, 621T1': 제1 관통공
621T2, 621T2': 제2 관통공
622TE1, 622TE1': 제1 관통공 전극
622TE2, 622TE2': 제2 관통공 전극
631E1, 631E1': 제1 도전성 연결라인
631E2, 631E2': 제2 도전성 연결라인
632: 반도체 적층 블록
640: 절연층
641, 641': 투명 포장 재료
701: 제1 기판
702: 반도체 적층체
702a: 제1 전기적 반도체층
702b: 발광층
702c: 제2 전기적 반도체층
711: 제1 희생층
721: 제2 기판
721T: 관통공
721TE: 제1 관통공 전극
722EE , 722E: 전극
731,732,733, 734: 반도체 적층 블록
791, 792: 도전성 산화층
793: 반사 금속층
794: 옴 접촉 금속층
795: 절연층

Claims (10)

  1. 제1 기판 및 상기 제1 기판 상에 복수 개의 반도체 적층 블록을 제공하는 단계로서, 상기 복수 개의 반도체 적층 블록은 제1 반도체 적층 블록과 제2 반도체 적층 블록을 포함하고, 각 상기 복수 개의 반도체 적층 블록은 제1 전기적 반도체층, 상기 제1 전기적 반도체층 상에 위치하는 발광층, 및 상기 발광층 상에 위치하는 제2 전기적 반도체층을 포함하고;
    상기 제1 기판과 상기 제1 반도체 적층 블록을 분리하고, 또한 상기 제1 기판에는 상기 제2 반도체 적층 블록을 잔류시키는 분리단계의 실행 단계;
    패턴화된 금속층을 구비하는 소자 기판을 제공하는 단계;
    상기 제2 반도체층 적층 블록을 상기 패턴화된 금속층에 맞춤 결합시키거나 또는 상기 제1 반도체 적층 블록을 상기 패턴화된 금속층에 맞춤 결합시키는 접합단계를 실시하는 단계
    를 포함하는 발광소자의 제조방법.
  2. 제1항에 있어서,
    상기 제1 반도체 적층 블록 상 또는 상기 제2 반도체 적층 블록 상에 제1 전극을 형성하고, 상기 접합 단계는 상기 제1 전극과 상기 패턴화된 금속층을 맞춤 결합시키는 단계를 포함하는, 발광소자의 제조방법.
  3. 제1항에 있어서,
    상기 반도체 적층 블록은 제3 반도체 적층 블록 및 제4 반도체 적층 블록을 더 포함하고, 또한 상기 분리단계는,
    제2 기판을 제공하는 단계;
    상기 제1 반도체 적층 블록 및 상기 제3 반도체 적층 블록을 상기 제2 기판에 접합시키는 단계를 포함하는 제1 접합 단계 실행 단계; 및
    상기 제1 반도체 적층 블록 및 상기 제3 반도체 적층 블록을 상기 제1 기판에서 분리시키고, 상기 제2 반도체 적층 블록 및 상기 제4 반도체 적층 블록을 상기 제1 기판에 잔류시키는 단계를 포함하는, 발광소자의 제조방법.
  4. 제3항에 있어서,
    상기 접합 단계는, 상기 제2 반도체 적층 블록과 상기 제4 반도체 적층 블록이 상기 패턴화된 금속층에 맞춤 결합하도록, 또는 상기 제1 반도체 적층 블록과 상기 제3 반도체 적층 블록이 상기 패턴화된 금속층에 맞춤 결합하도록, 상기 제1 기판과 상기 소자 기판을 접합하거나 또는 상기 제2 기판과 상기 소자 기판을 접합하는 단계를 포함하는, 발광소자의 제조방법.
  5. 제3항에 있어서,
    상기 제2 반도체 적층 블록 및 상기 제4 반도체 적층 블록 상에 각각 제1 전극 및 제2 전극을 형성하거나, 또는 상기 제1 반도체 적층 블록 및 상기 제3 반도체 적층 블록 상에 각각 제1 전극 및 제2 전극을 형성하는, 발광소자의 제조방법.
  6. 제5항에 있어서,
    상기 접합 단계는, 상기 제2 반도체 적층 블록 및 상기 제4 반도체 적층 블록이 직렬 또는 병렬 연결을 형성하도록, 상기 소자 기판의 상기 패턴화된 금속층과 상기 제1 전극 및 상기 제2 전극을 맞춤 결합하는 단계를 더 포함하거나; 또는
    상기 접합 단계는, 상기 제1 반도체 적층 블록 및 상기 제3 반도체 적층 블록이 직렬 또는 병렬 연결을 형성하도록, 상기 소자 기판의 상기 패턴화된 금속층과 상기 제1 전극 및 제2 전극을 맞춤 결합하는 단계를 더 포함하는, 발광소자의 제조방법.
  7. 제1항에 있어서,
    상기 소자 기판은 관통 홀을 포함하고, 상기 관통 홀 내에 도전 물질이 구비되는, 발광소자의 제조방법.
  8. 제3항에 있어서,
    상기 제1 반도체 적층 블록과 상기 제3 반도체 적층 블록 사이에 유전체층을 형성하거나, 또는 상기 제2 반도체 적층 블록과 상기 제4 반도체 적층 블록 사이에 유전체층을 형성하는, 발광소자의 제조방법.
  9. 제1항에 있어서,
    상기 제1 기판은 상기 복수 개의 반도체 적층 블록의 성장 기판인, 발광소자의 제조방법.
  10. 제2항에 있어서,
    상기 제1 반도체 적층 블록 또는 상기 제2 반도체 적층 블록 상에 제2 전극을 형성하는 단계를 더 포함하고, 또한 상기 제1 전극과 상기 제2 전극은 상기 제1 반도체 적층 블록 또는 상기 제2 반도체 적층 블록의 동일 측에 위치하는, 발광소자의 제조방법.
KR1020177020816A 2013-07-05 2013-07-05 발광소자의 제조방법 KR101802837B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/078923 WO2015000182A1 (zh) 2013-07-05 2013-07-05 发光元件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000018A Division KR101763675B1 (ko) 2013-07-05 2013-07-05 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170089966A KR20170089966A (ko) 2017-08-04
KR101802837B1 true KR101802837B1 (ko) 2017-11-29

Family

ID=52143048

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177020816A KR101802837B1 (ko) 2013-07-05 2013-07-05 발광소자의 제조방법
KR1020167000018A KR101763675B1 (ko) 2013-07-05 2013-07-05 발광소자 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167000018A KR101763675B1 (ko) 2013-07-05 2013-07-05 발광소자 및 그 제조방법

Country Status (6)

Country Link
US (3) US9614127B2 (ko)
JP (1) JP6131388B2 (ko)
KR (2) KR101802837B1 (ko)
CN (2) CN105324857B (ko)
DE (1) DE112013007218T5 (ko)
WO (1) WO2015000182A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016120400A1 (en) * 2015-01-30 2016-08-04 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and semiconductor component
DE102017117414A1 (de) * 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
CN109300919B (zh) * 2018-10-15 2020-09-29 上海天马微电子有限公司 Micro LED显示基板及其制作方法、显示装置
DE102019211468A1 (de) 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikale verbindungshalbleiter-struktur und verfahren zum herstellen derselbigen
US11670666B2 (en) 2019-10-08 2023-06-06 Luminus, Inc. Light-emitting systems with close-packed LEDs and/or electrically isolated substrates and methods of making and/or operating the same
WO2023081454A1 (en) * 2021-11-08 2023-05-11 Lumileds Llc Dual junction led with non-overlapping segmentation
KR20240007822A (ko) * 2022-07-07 2024-01-17 삼성디스플레이 주식회사 발광 소자, 이를 포함하는 화소, 및 발광 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071273A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
US20120055532A1 (en) * 2010-09-06 2012-03-08 Epistar Corporation Semiconductor optoelectronic device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19952712A1 (de) 1999-11-02 2001-05-10 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
JP2002198569A (ja) * 2000-12-26 2002-07-12 Sony Corp 素子の転写方法、半導体装置、及び画像表示装置
CN100585883C (zh) * 2004-07-29 2010-01-27 晶元光电股份有限公司 高光摘出效率发光元件
JP5390832B2 (ja) 2008-11-04 2014-01-15 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5444798B2 (ja) * 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
JP2010251360A (ja) * 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
EP2430652B1 (en) * 2009-05-12 2019-11-20 The Board of Trustees of the University of Illionis Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
TW201042720A (en) * 2009-05-20 2010-12-01 Chia-Fu Chang A wafer-level CSP processing method and thereof a thin-chip SMT-type light emitting diode
TWI557934B (zh) * 2010-09-06 2016-11-11 晶元光電股份有限公司 半導體光電元件
CN102412345A (zh) * 2010-09-23 2012-04-11 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
CN102130238B (zh) * 2010-12-29 2014-02-19 映瑞光电科技(上海)有限公司 蓝宝石衬底led芯片的切割方法
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
TWI512807B (zh) * 2011-06-09 2015-12-11 Epistar Corp 半導體元件結構與其分離方法
US8573469B2 (en) * 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071273A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
US20120055532A1 (en) * 2010-09-06 2012-03-08 Epistar Corporation Semiconductor optoelectronic device

Also Published As

Publication number Publication date
US20180006206A1 (en) 2018-01-04
KR20160017027A (ko) 2016-02-15
CN109802014A (zh) 2019-05-24
CN109802014B (zh) 2022-05-31
KR101763675B1 (ko) 2017-08-14
US9793458B2 (en) 2017-10-17
US10038128B2 (en) 2018-07-31
KR20170089966A (ko) 2017-08-04
JP6131388B2 (ja) 2017-05-17
US9614127B2 (en) 2017-04-04
WO2015000182A1 (zh) 2015-01-08
CN105324857B (zh) 2019-01-11
US20160218247A1 (en) 2016-07-28
CN105324857A (zh) 2016-02-10
US20170170375A1 (en) 2017-06-15
DE112013007218T5 (de) 2016-04-28
JP2016527714A (ja) 2016-09-08

Similar Documents

Publication Publication Date Title
JP7384848B2 (ja) 半導体発光素子の製造方法
KR101802837B1 (ko) 발광소자의 제조방법
US8592847B2 (en) Light-emitting device
CN102386201B (zh) 发光装置及其制造方法
TWI631596B (zh) 半導體發光元件及其製作方法
TWI566427B (zh) 發光元件及其製造方法
TWI520372B (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant