CN101546800B - 半导体发光装置、光学打印头以及图像形成装置 - Google Patents

半导体发光装置、光学打印头以及图像形成装置 Download PDF

Info

Publication number
CN101546800B
CN101546800B CN200810187432.2A CN200810187432A CN101546800B CN 101546800 B CN101546800 B CN 101546800B CN 200810187432 A CN200810187432 A CN 200810187432A CN 101546800 B CN101546800 B CN 101546800B
Authority
CN
China
Prior art keywords
layer
lock
semiconductor
semiconductor light
emitting apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810187432.2A
Other languages
English (en)
Other versions
CN101546800A (zh
Inventor
中井佑亮
古田裕典
藤原博之
荻原光彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Publication of CN101546800A publication Critical patent/CN101546800A/zh
Application granted granted Critical
Publication of CN101546800B publication Critical patent/CN101546800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0041Devices characterised by their operation characterised by field-effect operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/06Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203Transistor-type lasers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Facsimile Heads (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

本发明提供一种将电气性能与发光性能同时最优化的高性能半导体装置。本发明的半导体装置的特征在于,具有:正极层121;与正极层不同导电类型的负极层111;控制正极层与负极层的电气导通的闸层120a和120b;设置在正极层与负极层之间,通过电子与正孔的再结合进行发光的活性层114;与活性层的一面相接,大于活性层的能带隙的第1覆盖层115;与活性层的另一面相接,大于活性层的能带隙,且与第1覆盖层不同导电类型的第2覆盖层113,其中,闸层的厚度小于被注入闸层的少数载体的平均自由行程。

Description

半导体发光装置、光学打印头以及图像形成装置
技术领域
本发明涉及一种具有发光功能的半导体装置、光学打印头以及图像形成装置。
背景技术
专利文件1公布了一种具有发光功能的半导体元件。如图31所示,在专利文献1中,公布了由p型的第1层312、p型的第2层314、n型的第3层316、p型的第4层318、n型的第5层320、n型的第6层322组成的半导体闸流管(thyristor)结构的半导体元件。
在这种半导体元件中,半导体材料层被设置为使得在正(anode)负(cathode)极之间有电流通过的ON状态时,被注入的少数载体通过顺向的pn接合(pn junction;pn结)进行发光及再结合,从而形成在ON状态下发光的3端子发光元件。
【专利文献1】特开2001-68726号公报
但是,在上述结构的3端子发光元件中,若要获得半导体闸流管的良好动作,需要被注入闸层的少数载体不在闸层内极力再结合而通过闸(gate)层;另一方面,在发光动作中,要将注入活性层的少数载体关闭在活性层内,提高载体密度,从而提高发光效率。
为将载体关在活性层内,除在与活性层接触的半导体界面设置能量障壁外,还必需设置具有一定厚度的半导体层。然而这样就刚好与让少数载体不在闸层内极力再结合而通过闸层的效果相反,不能提高闸的控制特性。
因此,以往的3端子发光元件很难同时将电气性能和发光性能最优化。
发明内容
基于上述课题,本发明的目的在于,提供一种将电气性能及发光性能同时最优化的高性能半导体装置、光学打印头以及图像形成装置。
本发明提供一种半导体发光装置,其特征在于,具有正极层;与所述正极层呈不同导电类型的负极层;控制所述正极层与所述负极层之间的电气导通的闸层;设置于所述正极层和所述负极层之间,通过电子与正孔的再结合进行发光的活性层;与所述活性层的一面相接,大于该活性层的能带隙的第1覆盖层;以及与所述活性层的另一面相接,大于该活性层的能带隙,且与所述第1覆盖层呈不同导电类型的第2覆盖层,其中,所述闸层的厚度,在被注入该闸层的少数载体的平均自由行程以下。
本发明还提供一种半导体发光装置,其特征在于,具有:闸层;与所述闸层呈不同导电类型的杂质从该闸层的一面向该闸层的内部选择性扩散的正极区域;与所述正极区域呈不同导电类型的负极层;设置于所述正极区域和所述负极层之间的活性层;与所述活性层的一面相接,大于该活性层的能带隙的第1覆盖层;以及与所述活性层的另一面相接,大于该活性层的能带隙,且与所述第1覆盖层呈不同导电类型的第2覆盖层,其中,在所述正极区域中扩散的所述杂质的前端(front)与所述闸层的另一面的距离,在被注入该闸层的少数载体的平均自由行程以下。
进一步,本发明提供一种光学打印头,其特征在于,具有把上述的半导体发光装置进行多个排列形成的半导体发光装置阵列;驱动所述半导体发光装置阵列的驱动电路;以及装载所述半导体发光装置阵列及所述驱动电路的基板。
更进一步,本发明提供一种图像形成装置,其特征在于,具有上述的光学打印头;以及通过所述光学打印头的曝光而形成图像的图像形成部。
根据本发明,进行半导体动作的闸控制性不会对发光效率造成较大影响,反之,提高发光性能的半导体层结构也不会对所述闸控制性造成较大影响。因此可实现将电气性能和发光性能同时最优化的高性能半导体装置。
附图说明
图1是本发明实施方式一的3端子发光元件的半导体层结构示意图。
图2是将图1所示的半导体薄膜层从成长基板上剥离的结构示意图。
图3是将半导体薄膜层接合在异种基板上的形态示意图。
图4是实施方式一的3端子发光元件的示意图。
图5是1维排列构成的3端子发光元件阵列示意图。
图6是2维排列构成的3端子发光元件阵列示意图。
图7是区别于图4的另一个3端子发光元件示意图。
图8是实施方式一的变形方式(1)的示意图。
图9是实施方式一的变形方式(2)的示意图。
图10是实施方式一的变形方式(3)的示意图。
图11是实施方式一的变形方式(4)的示意图。
图12是实施方式一的变形方式(5)的示意图。
图13是实施方式一的变形方式(6)的示意图。
图14是本发明实施方式二的3端子发光元件的半导体层结构示意图。
图15是实施方式二的变形方式(1)的示意图。
图16是实施方式二的变形方式(2)的示意图。
图17是实施方式二的变形方式(3)的示意图。
图18是实施方式二的变形方式(4)的示意图。
图19是实施方式二的变形方式(5)的示意图。
图20是实施方式二的变形方式(6)的示意图。
图21是本发明实施方式三的3端子发光元件的半导体层结构示意图。
图22是实施方式三的变形方式(1)的示意图。
图23是实施方式三的变形方式(2)的示意图。
图24是本发明实施方式四的3端子发光元件的半导体层结构示意图。
图25是实施方式四的变形方式(1)的示意图。
图26是实施方式四的变形方式(2)的示意图。
图27是实施方式四的变形方式(3)的示意图。
图28是本发明实施方式五的3端子发光元件的半导体层结构示意图。
图29是基于本发明的光学打印头的示意图。
图30是基于本发明的图像形成装置的示意图。
图31是以往的3端子发光元件的示意图。
具体实施方式
下面参照附图,对作为本发明半导体发光装置的3端子发光元件的具体实施方式进行说明。
实施方式一
图1为本发明实施方式一的3端子发光元件的半导体层结构示意图。
本实施方式中的半导体薄膜层,可以从半导体层结晶成长的母材基板上将半导体层剥离后获得。
如图1所示,半导体薄膜层由区域A和区域B两个区域构成。
区域A主要是涉及发光功能的半导体层区域,区域B主要是涉及闸控制性能的半导体层区域,110为接合层,111为负极导通层,112为负极接触(cathode contact)层,113为下覆盖(clad)层,114为活性层,115为上覆盖层,120a为闸接触层,120b为闸导通层,121为正极导通层,122为正极接触层。另外,131为正极电极,132为闸电极,133为负极电极。
构成上述各半导体层的半导体材料,可以使用如InP系半导体材料、AlGaAs系半导体材料、InGaAlP系半导体材料、GaN系半导体材料等的氮化物半导体材料。
下面对使用AlGaAs系半导体材料的各半导体层结构进行说明。
在图1中,接合层110为n型GaAs层,负极导通层111为n型AlsGa1-sAs层,负极接触层112为n型GaAs层,下覆盖层113为AlxGa1-xAs层,活性层114为n型AlyGa1-yAs层,上覆盖层115为p型AlzGa1-zAs层,闸接触层120a为n型GaAs层,闸导通层120b为n型AlgGa1-gAs层,正极导通层121为p型AltGa1-tAs层,正极接触层122为p型GaAs层。
除上述半导体层以外,为露出各接触层,还可以在接触层上设置InGap层等作为蚀刻(etching)停止层。
在上述结构中,闸接触层120a与闸导通层120b的总厚度,应为可以让被注入该闸层的少数载体(正孔)通过该层的十分薄的层(例如200nm以下)。另外,闸导通层120b的杂质浓度应十分低,可以让被注入该层的少数载体通过该层(例如1×1017cm-3以下)。
下面对闸层(闸接触层120a和闸导通层120b)的条件进行具体说明。
闸层的厚度,应小于通过P型正极导通层121与n型闸导通层120b的pn接合而注入的正孔的平均自由行程。少数载体的平均自由行程,是指载体在载体的寿命内扩散的距离(扩散长度)。
设载体的寿命为τ、扩散系数为D,则上述扩散距离(扩散长度)L可由下式(1)求得。
L=√(τD).....(1)
当上述闸层的厚度大于被注入的少数载体的平均自由行程(即扩散长度)时,由于闸层内少数载体的再结合增多,正极与闸之间的电流增大,所以正极与负极之间的电流会减少。其结果就导致活性层内的注入载体的再结合减少,发光效率显著下降。在这种状况下,难以很好的通过闸电压控制发光状态。
下面通过具体的数值,对闸层的厚度与平均自由行程的关系进行说明。
在这里,以闸层由低杂质(doping)浓度(电子浓度:1×1017cm-3)的n型AlxGa1-xAs层(闸导通层120b)和高杂质浓度(电子浓度:5×1018cm-3)的n型GaAs层(闸接触层120a)构成为例进行说明。在本具体实例中,对上述Al混晶比(x)与活性层的Al混晶比相同(x=0.15)的情况以及比活性层的Al混晶比大(x=0.4)的情况进行説明。
另外,例举高杂质浓度的闸接触层的理由,是因为通过高杂质浓度可以减小闸电极的接触抵抗。
在这里,被注入n型GaAs层的少数载体(正孔)的扩散距离Lp对于电子浓度Ne的关系是:
Ne(GaAs-1)=5×1018cm-3、Lp(GaAs-1)=0.3μm
Ne(GaAs-2)=1×1017cm-3、Lp(GaAs-2)=4.2μm。
用上述GaAs内的扩散长度数据来求AlxGa1-xAs内的扩散长度。
扩散系数D依存于载体的移动度。另外,当材料为AlxGa1-xAs系材料时,扩散系数D随着Al混晶比(x)的增加而减少。
将Al混晶比x=0、x=0.15、x=0.4的各扩散系数分别设为D0、D0.15、D0.4,那么D0.15对于D0的比η0.15(D0.15/D0)以及、D0.4对于D0的比η0.4(D0.4/D0)则分别为η0.15=0.8、η0.4=0.06。
另外,载体的寿命τ依存于多数载体浓度与少数载体浓度的积,若在相同浓度进行比较,则载体的寿命相同。载体的寿命τ依存于Al混晶比(x)。
x=0时的寿命(τ0)与x=0.15时的寿命(τ0.15)的比x0.150.150)和x=0时的寿命(τ0)与x=0.4时的寿命(τ0.4)的比x0.40.40),分别为x0.15=0.1、x0.4=0.01。
根据上述结果,使用式(1)求出杂质浓度为Al混晶比x=0.15的扩散长度Lp(x:0.15)和x=0.4的扩散长度Lp(x:0.4)。
Lp ( x : 0.15 ) = Lp ( GaAs - 2 ) × ( η 0.15 × χ 0.15 )
= 4.2 [ μm ] × ( 0.8 × 0.1 )
Figure G2008101874322D00083
Lp ( x : 0.4 ) = Lp ( GaAs - 2 ) × ( η 0.4 × χ 0.4 )
= 4.2 [ μm ] × ( 0.06 × 0.01 )
Figure G2008101874322D00086
根据上述算得的结果,当闸层由闸接触层:GaAs层(电子浓度:5×1018cm-3)和闸导通层:Al0.15Ga0.85As层(电子浓度:1×1017cm-3)构成时,闸层的厚度至少应小于闸接触层内少数载体的扩散长度与闸导通层内少数载体的扩散长度的和。
例如,可以将各个层的厚度设置为各层内的扩散长度的1/2,即:
接触层的GaAs层厚=Lp(GaAs-1)/2=0.15μm
导通层的Al0.15Ga0.85As层厚=Lp(x:0.15)/2=0.6μm。
另外,当闸层由闸接触层:GaAs层(电子浓度:5×1018cm-3)和闸导通层:Al0.4Ga0.6As层(电子浓度:1×1017cm-3)构成时,闸层的厚度至少应小于闸接触层内少数载体的扩散长度与闸导通层内少数载体的扩散长度的和。
例如,可以将各个层的厚度设置为各层内的扩散长度的1/2,即:
接触层的GaAs层厚=Lp(GaAs-1)/2=0.15μm
导通层的Al0.4Ga0.6As层厚=Lp(x:0.4)/2=0.05μm。
关于各层的Al混合比x、y、z、s、t的关系,至少应为x、z、s、t大于y。
当x、z>y时,被注入活性层内的载体则可以被关闭在内;当s、t>y时,则可以防止因发光而激发其它的波长。
关于g,最好应为g≥y。当g=y时,即使被注入闸层内的少数载体的一部分进行再结合,因载体再结合而发出的光的波长也会与在活性层发出的光的波长相等,所以作为发光元件波长分布狭小,可以获得良好的发光性能。
另外,由于g的半导体层选择间接半导体材料区域的值,即使被注入闸层内的少数载体的一部分进行再结合,也不会因再结合而发光,所以作为发光元件波长分布狭小,可以获得良好的发光性能。
下面对使用氮化物系半导体材料的各半导体层的结构实例进行说明。
在图1中,接合层110为n型GaN层或AlN/GaN层。负极导通层111为n型AlsGa1-sN层、负极接触层112为n型GaN层、下覆盖层113为n型GaN层、活性层114为n型InyGa1-yN层、上覆盖层115为p型GaN层、闸接触层120a为n型GaN层、闸导通层120b为n型AlgGa1-gN层、正极导通层121为p型AltGa1-tN层、正极接触层122为p型GaN层。
另外,下覆盖层113与上覆盖层115可以由包含AlrGa1-rN层的层构成。活性层114可以作为[GaN/InyGa1-yN]的多重量子阱层。
下面对基于氮化物的闸层的条件进行具体说明。
在这里,将闸层由n型GaN层构成的情况和闸层由p型GaN层构成的情况作为基于氮化物的闸层厚度的具体实例进行说明。
n型GaN层中正孔的扩散长度Lp(GaN)为0.28μm,p型GaN层中电子的扩散长度Le(GaN)为0.2μm。
在这里,如果与上面同样将闸层的厚度设为扩散长度的1/2,
那么当闸层由n型GaN层构成时,
可以设n型GaN闸层厚度为Lp(GaN)/2=0.14μm。
另外,当闸层由p型GaN层构成时,
可以设p型GaN闸层厚度为Le(GaN)/2=0.1μm。
接下来对使用AlGaInP系半导体材料时各半导体导的构成实例进行说明。在图1中,接合层110为n型GaAs层、负极导通层111为n型(AlxGa1-x)yIn1-yP层、负极接触层112为n型GaAs层、下覆盖层113为n型(AlxGa1-x)yIn1-yP层、活性层114为n型InyGa1-yP层、上覆盖层115为p型(AlxGa1-x)yIn1-yP层、闸接触层120a为n型GaAs层、闸导通层120b为n型GaAs层、正极导通层121为p型(AlxGa1-x)yIn1-yP层、正极接触层122为p型GaAs层。另外,活性层114可以是InGaP的多重量子阱层。
图2是将图1所示的半导体薄膜层从成长基板上剥离的结构示意图。在这里,对使用AlGaAs系半导体材料作为半导体薄膜层GaAs基板时半导体薄膜层的剥离进行说明。
在图2中,101是作为成长基板的GaAs基板,102是作为使半导体薄膜层进行外延(epitaxial)生长的缓冲器(buffer)层的GaAs层,103是作为将半导体薄膜层从GaAs基板101上剥离的蚀刻层的AlpGa1-pAs层,例如p=1时的AlAs层。
对图2所示的GaAs基板101进行台面蚀刻(mesa etching)至希望大小(size),形成岛状模式(pattern),使蚀刻层103露出的同时,适当形成支持半导体薄膜层的支持体,对蚀刻层103进行选择性蚀刻,从而可将上述岛状模式从GaAs基板101上剥离。从GaAs基板101上剥离的半导体薄膜层,可以通过分子间力等接合在其它基板上。
图3是将半导体薄膜层接合在异种基板上的形态示意图。
异种基板201可以使用例如Si基板、IC基板、玻璃基板、陶瓷(ceramic)基板、塑料(plastic)基板、金属基板等。在图3中,202是设置于基板201与半导体薄膜层之间的另一个材料层,是为了使基板201的表面平坦的平坦化层。
将半导体薄膜层接合在异种基板201上之后,通过对个别元件进行分离、以及实施将各元件的负极接触层、闸接触层或正极接触层形成模式的平版蚀刻(Photolithographic etching)工程,可以制作图4所示的3端子发光元件。
如图5所示,将图4的多个3端子发光元件进行一维排列,可以构成3端子发光元件阵列。在图5中,与图1~图4所示的构成要素相同的构成要素使用同一符号标示。
另外,如图6所示,也可以将3端子发光元件301以二维方式排列。
在图2~图4中已经说明了将半导体薄膜层接合在异种基板上的形态,另外也可以如图7所示,不从成长基板401上剥离半导体薄膜层,使其直接存在于基板401上。
下面对实施方式一的3端子发光元件的动作进行说明。
在图1中,设正极电极131为正电位,负极电极133为对于正极电压的负方向的电位(例如接地电位),闸电极132为正电位。
当正极电极-闸电极之间处于逆偏差(bias)的电位关系时,闸接触层120a与上覆盖层115之间的Pn接合也处于逆偏差的电位关系,正极-负极之间不通过电流。当正极电压升高并超过闸电压时,正极电极-闸电极之间的顺向特性被强化,被注入闸接触层120a的载体因电场而被加速、放大,因此闸接触层120a与上覆盖层115之间的pn接合无法维持逆偏差的电位关系,正极与负极之间的所有接合变为顺向动作,正极电极131与负极电极133之间通过较大电流。
在该状态下,从上覆盖层115注入的载体的扩散被下覆盖层113的能量障壁阻止,同时,电子的扩散被上覆盖层115的能量障壁阻止,高密度的载体被关闭在活性层114内,进行高效地再结合并发光。
对闸电极132外加正电位,对正极电极131外加正电压至不使3端子发光元件转至ON的水平,在该状态下,将闸电极132的电位降低,载体被顺向注入正极电极-闸电极之间,闸接触层210a与上覆盖层之间的pn接合变为顺向,3端子发光元件从OFF状态转为ON的状态。
用接触层(120a)和低杂质浓度的导通层(120b)构成n型闸层,通过将其总厚度变薄,可以使载体在闸层内的再结合变少,电流主要通过正极与负极,因此载体主要在活性层114内有效率地再结合,从而可以获得发光效率较高的3端子发光元件。
在上述的本发明实施方式一中,设有活性层114和在活性层上、下的不同导电类型的覆盖层115、113,在第1导电类型的下覆盖层113上设置进行导通的负极接触层112,在第2导电类型的上覆盖层115的上方,设置第1导电类型的闸接触导120a,闸层由大于或等于活性114的能带隙的低浓度的闸导通层120b和闸接触层120a构成,闸层的厚度至少不超过被注入的少数载体的平均自由行程,闸接触层120a上设置大于或等于活性层114的能带隙的正极导通层121和正极接触层122。由上述结构构成的3端子发光元件,进行3端子动作的闸控制性能不会给发光效率造成较大影响,反之,提高发光性能的半导体层结构也不会给进行3端子动作的闸控制性能造成较大影响。由此可以实现电气性能与发光性能同时获得最优化效果的3端子发光元件。
特别是闸层至少为2层,形成pn接合(junction)的闸层的能带隙能量与活性层的能带隙能量相等,所以可以使通过被注入闸层内的少数载体的再结合发出的光的波长与在活性层发出的光的波长相等,从而可以获得发光波长分布狭小、具有优良发光性能的3端子发光元件。
另外,闸层至少为2层,将形成pn接合的闸层的能带隙能量间接跃迁地选择组成,被注入闸层内的少数载体的再结合则变为非发光再结合,从而可以获得发光波长分布狭小、具有优良发光性能的3端子发光元件。
下面通过图8~图13对实施方式一的3端子发光元件的变形方式进行说明。
图8所示的是变形方式(1)。在变形方式(1)中,负极电极134不是形成于半导体薄膜层的上面,而是形成于其内面。这时,如图9中的变形方式(2)所示,可以省略负极导通层111和接合层110,用负极接触层112兼接合层的结构。
图10所示的是变形方式(3)。在变形方式(3)中,用p型活性层116替代了n型活性层114。
图11所示的是变形方式(4)。在变形方式(4)中,在上覆盖层115的上层和下覆盖层113的下层,另设置有半导体层117、118。
图12所示的是变形方式(5)。在变形方式(5)中,在闸接触层120a上另设置有半导体层126、在负极接触层112上另设置有半导体层125。
上述的半导体层117、118、125及126,可以是例如比覆盖层的能带隙更大的材料层、或包含蚀刻停止层的半导体层的单层或多层积层的结构。
图13所示的是变形方式(6)。在变形方式(6)中,闸层只有闸接触层120a一层。
实施方式二
图14是本发明实施方式二的3端子发光元件的半导体层结构示意图。其中与实施方式一相同的构成要素使用相同的符号标示。
在下述说明中,仅对与实施方式一的不同点进行说明。
在图14中,140为第1闸导通层,141为第2闸导通层,142为闸接触层,151为选择性形成的杂质扩散层,151a为第1闸导通层内的扩散区域,151b为第2闸导通层内的扩散区域,151c为正极接触层(闸接触层内的杂质扩散区域)。
本发明的实施方式二与实施方式一的结构不同点是:闸接触层142与正极接触层151c设置在同一半导体层141上;闸接触层142下面设有闸导通层,该闸导通层由不同能带隙的140和141两层构成;通过正极接触区域与正极导通区域及正极导通区域与闸导通层的接合而形成的pn接合,由在n型半导体层上选择性形成的杂质扩散区域151构成;杂质扩散区域151的扩散前端由能带隙较小的闸导通层140构成。
与实施方式一相同,在实施方式二中,可以使用各种半导体材料系,这里仅对通过杂质扩散较易形成pn接合的半导体材料AlGaAs系进行说明。
在图14中,半导体层140(第1闸导通层)为n型AluGa1-uAs层,半导体层141(第2闸导通层)为n型AlvGa1-vAs层,半导体层142(闸接触层)为n型GaAs层。另外,杂质扩散层可以是Zn扩散层。
在这里,半导体层140和半导体层141的Al混晶比u、v为u>v,半导体层140的能带隙小于半导体层141的能带隙能量。另外,半导体层的构成应设半导体层141的Al混晶比大于活性层114的Al混晶比、半导体层141的能带隙大于活性层114的能带隙。另外,应选择半导体层140的能带隙与活性层114的能带隙相等、或构成间接跃迁半导体的材料组成。
根据上述结构,可以使通过被注入闸层内的少数载体的再结合而发光的波长与在活性层内发光的波长相等。或者可以使在闸层内的载体再结合为非发光再结合。
另外,闸导通层140内的扩散前端与闸导通层140以及上覆盖层115之间的距离,应在闸导通层内的少数载体的平均自由行程以下(例如200nm以下)。
此外,闸导通层140的层厚应在闸导通层内的少数载体的平均自由行程以下(例如200nm以下)。应使半导体层140的杂质浓度较低(例如1×1017cm-3以下)。
在半导体层140内形成的横向pn接合区域的面积,至少应小于扩散前端的面积。
下面对实施方式二的3端子发光元件的动作进行说明。
在实施方式二中,载体通过形成于半导体层140内的pn接合被注入。由于横向的电压下降较大,将正极-负极之间的电压增大时,与横向的载体注入相对纵向的载体注入成为主导,正极-负极之间的电流增大,3端子发光元件转为ON状态。
与实施方式一相同,对闸电极135外加正电位,对正极电极134外加正电压至不使3端子发光元件转至ON的水平,将闸电压降低后,3端子发光元件转为ON的状态。由于被横向注入半导体层140内的载体的一部分在半导体层140内进行再结合,正极电流的一部分会降低(loss),但由于半导体层140被设为低杂质浓度的层,通过半导体层140内被空乏化的区域的扩展与纵向的电场在上覆盖层115上漂移(drift),所以作为闸电流降低的成分变小,由此可进行高效的发光动作。
另外,关于在半导体层140内进行再结合的成分,可以通过使半导体层140与活性层114的能带隙相等,或作为间接半导体使非发光再结合为主导,从而防止发出在活性层114发出的光的波长以外的波长的光。
在上述本发明的实施方式二中,将闸接触层142与正极接触层151c设置在同一半导体层141上,闸接触层142的下面设置闸导通层,闸导通层由不同能带隙的两个层140、141构成,通过正极接触区域与正极导通区域、以及正极导通区域与闸导通层形成的pn接合,由在n型半导体层上选择性形成的杂质扩散区域151构成,杂质扩散区域151的扩散前端由能带隙较小的闸导通层140构成,因此在实施方式一的效果之上,还可防止载体在闸接触层142内的再结合,从而防止不需要的波长的发光。
下面通过图15~图20对实施方式二的3端子发光元件的变形方式进行说明。
图15所示的是变形方式(1)。在变形方式(1)中,扩散区域的扩散前端为半导体层143无法达到的结构。
图16所示的是变形方式(2)。在变形方式(2)中,半导体层143与半导体层141的界面存在有扩散前端。
在图17所示的变形方式(3)以及图18所示的变形方式(4)中,将负极电极134设置于薄膜半导体层的内面。
图19所示的是变形方式(5)。在变形方式(5)中,设置p型活性层116替代n型活性层。
图20所示的是变形方式(6)。在变形方式(6)中,通过使闸导通层144变薄,降低杂质量,使之变为1层。
实施方式三
图21是本发明实施方式三的3端子发光元件的半导体层结构示意图。其中与实施方式二相同的构成要素以相同符号标示。下面仅对与实施方式二不同的点进行说明
本发明的实施方式三与实施方式二的不同点在于:如图21所示,在闸接触层136的下方区域和扩散区域151之间,设有大于或等于扩散区域的深度的沟510。
与实施方式二相同,在实施方式三中,也可使用各种半导体材料系,但这里仅对通过杂质扩散容易进行pn接合的半导体材料AlGaAs系进行说明。
在图21中,半导体层144(闸导通层)为n型AluGa1-uAs层,半导体层142(闸接触层)为n型GaAs层。另外,杂质扩散层也可以为Zn扩散层。
在这里,半导体层的结构应设半导体层144的Al混晶比u大于活性层114的Al混晶比y、半导体层144的能带隙大于活性层114的能带隙。另外,应选择半导体层144的能带隙与活性层114的能带隙相等、或构成间接跃迁半导体的材料组成。
由此可以使通过被注入闸层内的少数载体的再结合而发光的波长与在活性层内发光的波长相等。或者使在闸层内的载体再结合为非发光再结合。
另外,闸导通层144内的扩散前端与闸导通层144以及上覆盖层115之间的距离,应小于闸导通层144内的少数载体的平均自由行程(例如200nm以下)。
此外,闸导通层144的层厚,应小于闸导通层内的少数载体的平均自由行程(例如200nm以下)。另外应降低半导体层144的杂质浓度(例如1×1017cm-3以下)。
在半导体层144内形成的横向的pn接合区域的面积,至少应小于扩散前端的面积。
下面对实施方式三的3端子发光元件的动作进行说明。
在实施方式三中,从闸接触层142外加至闸导通层144的电压,在基于沟510的扩散区域151内下降,因此在扩散侧面区域与pn接合相关的电压减小,在扩散区域的侧面不再有载体注入,载体主要在扩散前端(底面)注入。其它动作与实施方式二中说明的动作相同。
在上述的本发明的实施方式三中,由于在扩散前端所在的闸层上,设有大于或等于扩散深度的沟510,因此在实施方式一和实施方式二的效果的基础上,从闸接触层142外加至闸导通层144的电压,在基于沟510的扩散区域151内下降,随之扩散侧面与pn接合相关的电压减小,因此在扩散区域的侧面不再有载体注入,载体主要在扩散前端(底面)注入,所以可以获得减少闸电流损失的效果。
下在通过图22、图23,对实施方式三的3端子发光元件的变形方式进行说明。图22所示的是变形方式(1)。在变形方式(1)中,下覆盖层113的内面设有负极电极134。
图23所示的是变形方式(2)。在变形方式(2)中,用p型活性层116替代了n型活性层114。
实施方式四
图24是本发明实施方式四的3端子发光元件的半导体层结构示意图。
如图24所示,本发明的实施方式四与实施方式一的不同点在于:区域A与区域B两个区域的上下层关系是相反的。
在图24中,411为p型接合层,412为正极导通层,413为第1正极接触层,414为第2正极导通层,415a为n型闸接触层,415b为n型闸导通层,421为p型下覆盖层,422为n型活性层,423为n型覆盖层,424为负极接触层。另外,431为负极电极,432为闸电极,433为正极电极。
与实施方式一相同,构成上述各半导体层的半导体材料,可以使用例如InP系半导体材料、AlGaAs系半导体材料、AlInGaP系半导体材料、氮化物系半导体材料等
下面对使用AlGaAs系半导体材料的各半层体层的构成实例进行说明。
在图24中,411为p型GaAs层,412为p型AlsGa1-sAs层,413为p型GaAs层,414为p型AltGa1-tAs层,415a为n型GaAs层,415b为n型AluGa1-uAs层,421为p型AlxGa1-xAs层,422为n型AlyGa1-yAs层,423为n型AlzGa1-zAs层,424为n型GaAs层。
在这里,各AlGaAs层的Al混晶比应为s、t、x、z>y、415层的组成应为u≥y。
另外,正极电极433与闸电极432的位置关系,应设置为将活性层区域(发光区域)置于中间的对向关系。
下面对实施方式四的3端子发光元件的动作进行说明。
3端子发光元件是通过将431作为负极、将432作为闸、将433作为正极而进行动作的。各电极的控制动作与实施方式一相同。
在上述的实施方式四中,由于将发光功能层A设置于闸控制功能层B的上侧,在实施方式一的效果基础上,还可获得提高发光区域的控制性能的效果。
下面通过图25~图27对实施方式四的3端子发光元件的变形方式进行说明。
图25所示的是变形方式(1)。在变形方式(1)中,负极电极434不是设置于半导体薄膜层的上面,而是设置于其内面。这时,可以省略正极导通层412和接合层411,用第1负极接触层112兼做接合层。
图26所示的是变形方式(2)。在变形方式(2)中,n型覆盖层423的上层与p型下覆盖层421的下层另设有半导体层426、425。半导体层425、426可以是例如比覆盖层的能带隙大的材料层、或包括蚀刻停止层的半导体层的单层或多层积层的结构。
图27所示的是变形方式(3)。在变形方式(3)中,闸层仅有n型接触层415a一层。
实施方式五
图28是本发明实施方式五的3端子发光元件的半导体层结构示意图。
本发明的实施方式五与实施方式一的结构不同点在于:在实施方式一中是以p层/n层/p层/n层的顺序积层的结构,闸层为n型层。与此相对,在实施方式五中是以n层/p层/n层/p层的顺序积层的结构,闸层为p型层。
在图28中,511为接合层,512为正极导通层,513为正极接触层,514为下覆盖层,515为活性层,516为上覆盖层,521为闸接触层,522为闸导通层,523为负极导通层,524为负极接触层。另外,531为负极电极,532为闸电极,533为正极电极。
与实施方式一相同,在实施方式一中也可以使用各种半导体材料系,但这里仅对使用AlGaAs系半导体材料的情况进行说明。
在图28中,接合导511为p型GaAs层,正极导通层512为p型AlsGa1-sAs层,正极接触层513为p型GaAs层,下覆盖层514为p型AlxGa1-xAs层,活性层515为p型AlyGa1-yAs层,上覆盖层516为n型AlzGa1-zAs层,闸接触层521为p型GaAs层,闸导通层522为p型AlgGa1-gAs层,负极导通层523为n型AltGa1-tAs层,负极接触层524为n型GaAs层。
另外,除上述半导体层以外,还可以在各接触层上设置例如InGaP层等作为使各接触层露出的蚀刻停止层
闸接触层521与闸导通层522的总厚度,应为可以让被注入该层的少数载体通过该层的十分薄的层(例如200nm以下)。
另外,应降低闸导通层522的杂质浓度(例如1×1017cm-3以下)。
各层的Al混晶比x、y、z、s、t的关系,至少应为x、z、s、t大于y。
当x、z>y时,被注入活性层内的载体才可以被关闭在内;当s、t>y时,可以防止因发光而激发其它波长发光。
关于g,最好应为g≥y。当g=y时,即使被注入闸层内的少数载体的一部分进行再结合,因载体再结合而发出的光的波长也会与在活性层发出的光的波长相等,所以作为发光元件波长分布狭小,可以获得良好的发光性能。
另外,由于g的半导体层选择间接半导体材料的区域的值,即使被注入闸层内的少数载体的一部分进行再结合,也不会因再结合而发光,所以作为发光元件波长分布狭小,可以获得良好的发光性能。
下面对实施方式五的3端子发光元件的动作进行说明。
3端子发光元件是通过将531作为负极电极、将432作为闸电极、将433作为正极电极而进行动作的。各电极的控制动作与实施方式一相同。
在上述的本发明的实施方式五中,将实施方式一中的闸层设为p型,所以被注入闸层的少数载体更容易通过,由此可以实现电气性能与发光性能更加优良的3端子发光元件。
图29是基于本发明的光学打印头的示意图。
如图29所示,所述光学打印头600,是由将基于上述实施方式一至实施方式五的多个3端子发光元件排成一列的3端子发光元件阵列610、驱动3端子发光元件阵列610的驱动元件群612、以及装载所述3端子发光元件阵列610和驱动元件群612的基板601构成。所述驱动元件群612用于控制3端子发光元件阵列610的各个闸的动作。
图30所示的是作为本发明的图像形成装置的打印机(printer)。
如图30所示,所述打印机具有上述光学打印头600、感光鼓630、将光学打印头600的光集中在感光鼓630表面的透镜(lens)620、色粉显像器640、用于除去感光鼓630上的色粉的清洁系统(cleaning system)650、以及带电器660等构成的图像形成部。
在上述打印机中,在为光学打印头600的3端子发光元件阵列610外加正极电压的同时,驱动元件612根据打印数据控制3端子发光元件阵列610的各个闸端子,从而控制各3端子发光元件的发光。
从各个3端子发光元件发出的光,被透镜620集中,通过带电器660,在例如带负电位的感光鼓630的表面曝光。被曝光区域的电荷消失,根据打印数据在感光鼓630上形成潜像。
该潜像部分通过色粉显像器640附着色粉后,在感光鼓630上形成色粉图像。随后,色粉图像被誊写在纸张上,再经加热后图像在纸张上固定,即可获得打印图像。
如上所述,基于本发明的打印机装载的光学打印头,具有高发光效率的3端子发学元件阵列,因此在打印时可以削减曝光所需的电力,同时,3端子发光元件阵列可以使用简单的元件群构成。

Claims (15)

1.一种半导体发光装置,其特征在于,具有:
正极层;
与所述正极层呈不同导电类型的负极层;
控制所述正极层与所述负极层之间的电气导通的闸层;
设置于所述正极层和所述负极层之间,通过电子与正孔的再结合进行发光的活性层;
与所述活性层的一面相接,大于该活性层的能带隙的第1覆盖层;以及
与所述活性层的另一面相接,大于该活性层的能带隙,且与所述第1覆盖层呈不同导电类型的第2覆盖层,
其中,所述活性层被设置在所述闸层与所述负极层之间,
所述闸层的厚度是在被注入该闸层的少数载体的平均自由行程以下。
2.根据权利要求1所述的半导体发光装置,其特征在于:其中,所述闸层与所述正极层的导电类型不同。
3.根据权利要求2所述的半导体发光装置,其特征在于:
其中,所述第1覆盖层被设置为与所述闸层相接,且与所述闸层的导电类型不同。
4.根据权利要求2所述的半导体发光装置,其特征在于:
其中,所述闸层,由包含与所述活性层的能带隙略相等的半导体层的多个半导体层构成。
5.根据权利要求2所述的半导体发光装置,其特征在于:
其中,所述闸层由包含间接跃迁半导体层的多个半导体层构成。
6.根据权利要求1所述的半导体发光装置,其特征在于:
其中,所述闸层与所述正极层的导电类型相同。
7.根据权利要求6所述的半导体发光装置,其特征在于:
其中,所述第2覆盖层被设置为与所述闸层相接,且与该闸层的导电类型不同。
8.根据权利要求6所述的半导体发光装置,其特征在于:
其中,所述闸层由包含与所述活性层的能带隙略相等的半导体层的多个半导体层构成。
9.根据权利要求6所述的半导体发光装置,其特征在于:
其中,所述闸层由包含间接跃迁半导体层的多个半导体层构成。
10.一种半导体发光装置,其特征在于,具有:
闸层;
与所述闸层呈不同导电类型的杂质从该闸层的一面向该闸层的内部选择性扩散的正极区域;
与所述正极区域呈不同导电类型的负极层;
设置于所述正极区域和所述负极层之间的活性层;
与所述活性层的一面相接,大于该活性层的能带隙的第1覆盖层;以及
与所述活性层的另一面相接,大于该活性层的能带隙,且与所述第1覆盖层呈不同导电类型的第2覆盖层,
其中,所述活性层被设置在所述闸层与所述负极层之间,
在所述正极区域中扩散的所述杂质的前端(front)与所述闸层的另一面之间的距离,是在被注入该闸层的少数载体的平均自由行程以下。
11.根据权利要求10所述的半导体发光装置,其特征在于:
其中,所述第1覆盖层被设置为与所述闸层中所述正极区域被形成的面相反的面相接,且与所述闸层的导电类型不同。
12.根据权利要求11所述的半导体发光装置,其特征在于,还具有:
与所述闸层电气连接的闸电极;
与所述正极区域电气连接的正极电极,
其中,所述闸电极及所述正极电极设置在所述闸层的同一侧,且所述正极电极被设置在所述闸层的表面上。
13.根据权利要求12所述的半导体发光装置,其特征在于:
其中,所述闸层具有设置在所述闸电极与所述正极电极之间,并且大于所述正极区域的深度的沟。
14.一种光学打印头,其特征在于,具有:
把权利要求1至权利要求13的任一项所述的半导体发光装置进行多个排列形成的半导体发光装置阵列;
驱动所述半导体发光装置阵列的驱动电路;以及
装载所述半导体发光装置阵列及所述驱动电路的基板,
其中,所述活性层被设置在所述闸层与所述负极层之间。
15.一种图像形成装置,其特征在于,具有:
权利要求14所述的光学打印头;以及
通过所述光学打印头的曝光而形成图像的图像形成部,
其中,所述活性层被设置在所述闸层与所述负极层之间。
CN200810187432.2A 2008-03-26 2008-12-29 半导体发光装置、光学打印头以及图像形成装置 Active CN101546800B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008080907 2008-03-26
JP2008-080907 2008-03-26
JP2008080907 2008-03-26
JP2008-315630 2008-12-11
JP2008315630A JP4595012B2 (ja) 2008-03-26 2008-12-11 半導体発光装置、光プリントヘッド、および画像形成装置
JP2008315630 2008-12-11

Publications (2)

Publication Number Publication Date
CN101546800A CN101546800A (zh) 2009-09-30
CN101546800B true CN101546800B (zh) 2013-05-01

Family

ID=40736023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810187432.2A Active CN101546800B (zh) 2008-03-26 2008-12-29 半导体发光装置、光学打印头以及图像形成装置

Country Status (4)

Country Link
US (1) US8304792B2 (zh)
EP (1) EP2106003A3 (zh)
JP (1) JP4595012B2 (zh)
CN (1) CN101546800B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664400B2 (ja) * 2011-03-25 2015-02-04 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、及び画像形成装置
JP5932398B2 (ja) * 2011-07-13 2016-06-08 キヤノン株式会社 Led素子、led素子アレイおよびその駆動方法
JP5857569B2 (ja) * 2011-09-15 2016-02-10 富士ゼロックス株式会社 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US9818912B2 (en) 2011-12-12 2017-11-14 Sensor Electronic Technology, Inc. Ultraviolet reflective contact
WO2013090310A1 (en) * 2011-12-12 2013-06-20 Sensor Electronic Technology, Inc. Ultraviolet reflective contact
JP6264837B2 (ja) * 2013-10-25 2018-01-24 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、及び画像形成装置
JP6435700B2 (ja) * 2014-08-11 2018-12-12 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、および画像形成装置
JP6738610B2 (ja) * 2016-01-29 2020-08-12 株式会社沖データ 発光素子装置及び光プリントヘッド
JP2018018950A (ja) * 2016-07-28 2018-02-01 株式会社沖データ 半導体装置、発光素子アレイ、光プリントヘッド、及び半導体装置の製造方法
US10818823B2 (en) 2016-08-26 2020-10-27 Stanley Electric Co., Ltd. Group III nitride semiconductor light-emitting element and wafer including such element configuration
JP7268972B2 (ja) * 2017-09-07 2023-05-08 キヤノン株式会社 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置
CN109473510B (zh) * 2017-09-07 2022-05-13 佳能株式会社 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备
JP2019110230A (ja) * 2017-12-19 2019-07-04 株式会社沖データ 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置
JP7259592B2 (ja) * 2019-06-27 2023-04-18 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP7395983B2 (ja) * 2019-11-21 2023-12-12 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501187A (zh) * 2002-11-11 2004-06-02 ������������ʽ���� 具有半导体薄膜的半导体装置
CN1586016A (zh) * 2001-12-13 2005-02-23 日本板硝子株式会社 自扫描型发光元件阵列芯片
CN1941440A (zh) * 2005-09-30 2007-04-04 冲数据株式会社 复合半导体器件、打印头以及成像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757174A (en) * 1972-07-31 1973-09-04 Sharp Kk Light emitting four layer semiconductor
DE3782232T2 (de) * 1986-12-22 1993-02-25 Nec Corp Pnpn-thyristor.
JPH02155263A (ja) * 1988-12-07 1990-06-14 Nec Corp 半導体光メモリ
JPH02288273A (ja) * 1989-04-27 1990-11-28 Nec Corp 発光ダイオード
JPH0479274A (ja) * 1990-07-20 1992-03-12 Sharp Corp 発光素子
JP2710171B2 (ja) * 1991-02-28 1998-02-10 日本電気株式会社 面入出力光電融合素子
JPH08153890A (ja) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
US5955747A (en) * 1996-07-25 1999-09-21 Oki Electric Industry Co., Ltd. High-density light-emitting-diode array utilizing a plurality of isolation channels
JP4023893B2 (ja) * 1997-06-06 2007-12-19 沖電気工業株式会社 発光素子アレイ及び発光素子
CN1322597C (zh) * 1999-08-23 2007-06-20 日本板硝子株式会社 发光闸流晶体管及自扫描型发光装置
JP2001068726A (ja) * 1999-08-25 2001-03-16 Nippon Sheet Glass Co Ltd 発光サイリスタ
KR100844004B1 (ko) * 2002-03-15 2008-07-04 엘지디스플레이 주식회사 유기전계발광 소자용 투명 도전막의 제조 방법
US6954473B2 (en) * 2002-10-25 2005-10-11 Opel, Inc. Optoelectronic device employing at least one semiconductor heterojunction thyristor for producing variable electrical/optical delay
JP4148764B2 (ja) * 2002-12-03 2008-09-10 株式会社沖データ 半導体発光装置用半導体エピタキシャル構造および半導体発光装置
US20060017055A1 (en) * 2004-07-23 2006-01-26 Eastman Kodak Company Method for manufacturing a display device with low temperature diamond coatings
US7300731B2 (en) * 2004-08-10 2007-11-27 E.I. Du Pont De Nemours And Company Spatially-doped charge transport layers
JP2006216726A (ja) * 2005-02-03 2006-08-17 Sumitomo Chemical Co Ltd 半導体発光素子
JP4817774B2 (ja) * 2005-09-14 2011-11-16 株式会社沖データ 半導体複合装置光プリントヘッドおよび画像形成装置
JP4967538B2 (ja) * 2006-08-30 2012-07-04 富士ゼロックス株式会社 面発光素子、面発光素子を用いた画像読取装置及び画像書込装置、並びに面発光素子の製造方法
JP4893573B2 (ja) * 2007-10-03 2012-03-07 セイコーエプソン株式会社 発光素子、表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1586016A (zh) * 2001-12-13 2005-02-23 日本板硝子株式会社 自扫描型发光元件阵列芯片
CN1501187A (zh) * 2002-11-11 2004-06-02 ������������ʽ���� 具有半导体薄膜的半导体装置
CN1941440A (zh) * 2005-09-30 2007-04-04 冲数据株式会社 复合半导体器件、打印头以及成像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-68726A 2001.03.16

Also Published As

Publication number Publication date
EP2106003A2 (en) 2009-09-30
JP4595012B2 (ja) 2010-12-08
JP2009260246A (ja) 2009-11-05
US8304792B2 (en) 2012-11-06
US20090242904A1 (en) 2009-10-01
CN101546800A (zh) 2009-09-30
EP2106003A3 (en) 2010-06-02

Similar Documents

Publication Publication Date Title
CN101546800B (zh) 半导体发光装置、光学打印头以及图像形成装置
US11978825B2 (en) LED with internally confined current injection area
EP3243223B1 (en) Led structures for reduced non-radiative sidewall recombination
KR101571577B1 (ko) 모놀리식 광전자 반도체 본체 및 그 제조 방법
KR101577846B1 (ko) 광전자 반도체 몸체 및 이의 제조 방법
CN101714606A (zh) 具有电流阻挡结构的发光器件及制造具有电流阻挡结构的发光器件的方法
CN101771120B (zh) 半导体发光元件
KR100903103B1 (ko) 화합물 반도체를 이용한 발광소자
KR100252000B1 (ko) 반도체 발광 소자
KR20070068303A (ko) Led 구조
CN109155345A (zh) 用于减少的非辐射侧壁复合的led结构
JP4023893B2 (ja) 発光素子アレイ及び発光素子
JP3813010B2 (ja) 発光ダイオード素子及び発光ダイオード素子アレイ
US6881978B2 (en) Semiconductor epitaxial structure and semiconductor light-emitting device
KR100495004B1 (ko) 발광다이오드 및 그 제조방법
JP2000004047A (ja) 半導体発光装置及びその製造方法
US6063644A (en) Light-emitting element and array with etched surface, and fabrication method thereof
KR102599275B1 (ko) 수직 적층 구조를 가지는 마이크로 디스플레이의 화소
JP3638413B2 (ja) 半導体発光装置とその製造方法
US6407410B1 (en) Semiconductor optical device
KR20060100638A (ko) 발광 다이오드 장치 제조 방법
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법
JP4184521B2 (ja) 半導体発光装置
JPH10335703A (ja) 半導体発光装置
JP2003168819A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220801

Address after: Tokyo, Japan

Patentee after: Oki Electric Industry Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Data Corp.

TR01 Transfer of patent right