JP2006216726A

JP2006216726A - 半導体発光素子

Info

Publication number: JP2006216726A
Application number: JP2005027118A
Authority: JP
Inventors: Hiroyuki Sazawa; 洋幸佐沢; Noboru Fukuhara; 昇福原
Original assignee: Sumitomo Chemical Co Ltd
Current assignee: Sumitomo Chemical Co Ltd
Priority date: 2005-02-03
Filing date: 2005-02-03
Publication date: 2006-08-17

Abstract

【課題】Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を活性層とする半導体発光素子であって、内部発光効率の高い半導体発光素子を提供すること。
【解決手段】Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）で構成された少なくとも一つの活性層と該活性層に隣接または近接して設けられるクラッド層とを備えて成る半導体発光素子であって、前記クラッド層のうち少なくとも１層以上がＩｎ_yＧａ_1-yＰ（０＜ｙ＜１）で構成されていることを特徴とする半導体発光素子。前記活性層がｐｎ接合を有する２層以上の層からなる前記の半導体発光素子。
【選択図】図１

Description

本発明は、Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を活性層とする半導体発光素子に関する。

Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を活性層とする半導体発光素子が、従来において、表示用素子、ディスプレイ、光送信装置等に広く用いられている。

この従来の半導体発光素子は、一対のクラッド層によって活性層が狭まれた層構造を有しており、Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を活性層とする従来の半導体発光素子としては、クラッド層が活性層とは組成が異なるＡｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層からなる半導体発光素子が知られている（例えば、特許文献１、２参照）が、Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を活性層とする半導体発光素子において、さらに内部発光効率の高い半導体発光素子が求められていた。
特開平５−３３５６２５号公報特開平８−１１６１３９号公報

このため、従来において、クラッド層の厚みを厚くする等の提示がなされてきているが、未だ内部発光効率が充分高い半導体発光素子は得られていない。

本発明の目的は、Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を活性層とする半導体発光素子であって、内部発光効率の高い半導体発光素子を提供することにある。

上記課題を解決するため、本発明者らはＡｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を活性層とする半導体発光素子の半導体層各層について鋭意検討した結果、少なくとも１つのクラッド層が特定の化合物からなる層である場合に、Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を活性層とする半導体発光素子の内部発光効率が高くなることを見出し、本発明を完成させるに至った。

請求項１の発明によれば、Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）で構成された少なくとも１つの活性層と、該活性層に隣接または近接して形成されるクラッド層とを備えてなる半導体発光素子であって、前記クラッド層のうち少なくとも１層以上がＩｎ_yＧａ_1-yＰ（０＜ｙ＜１）で構成されていることを特徴とする半導体発光素子が提案される。

請求項２の発明によれば、請求項１の発明において、前記活性層がｐｎ接合層を有する２層以上の層からなる半導体発光素子が提案される。

請求項３の発明によれば、請求項２の発明において、前記半導体発光素子が発光サイリスタ構造を有している半導体発光素子が提案される。

本発明によれば、内部発光効率を改善した半導体発光素子を提供することができるので、本発明は工業的にきわめて有用なものである。

以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。

図１は、本発明による半導体発光素子の実施の形態の一例を示す層構造図である。図１中の（ａ）に示した半導体発光素子１は、基板１１上に、半導体発光素子としての機能を実現するのに必要な複数の半導体層が基板１１と略平行になるように積層されてなり、Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）からなる活性層を有し、該活性層に隣接してクラッド層が形成されている半導体発光素子である。

以下、図１中の（ａ）の半導体発光素子１について詳しく説明する。基板１１の上には、バッファ層１２が形成されており、バッファ層１２の上には、バッファ層１２とは別組成であるバッファ層１３が形成されている。

バッファ層１３の上には、第１導電型クラッド層１４が形成されている。そして、第１導電型クラッド層１４の上には、Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）からなる活性層１７が形成されている。

活性層１７の上には、Ｉｎ_yＧａ_1-yＰ（０＜ｙ＜１）層からなる第２導電型クラッド層１９が形成されており、第２導電型クラッド層１９の上にはコンタクト層２０が形成されている。

なお、第１導電型クラッド層１４の上には電極１８が形成されており、クラッド層１４と外部回路とを電気的に接続できるようになっている。また、コンタクト層２０の上には電極２１が形成されており、クラッド層１９は電極２１を介して外部回路と電気的に接続できるようになっている。

図１の（ｂ）には、図面（ａ）に示されているＡｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）からなる活性層１７の詳細構造が示されている。第１導電型クラッド層１４の上に形成されている活性層１７は、第２導電型Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）からなるゲート層１５及び第１導電型Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）からなるゲート層１６がこの順序で第１導電型クラッド層１４上に積層されているｐｎ接合を有する活性層である。この結果、半導体発光素子１は、２つの第１導電型半導体層と２つの第２導電型半導体層とが交互に積層されてなる発光サイリスタ構造となっている。

半導体発光素子１においては、活性層１７に隣接して、Ｉｎ_yＧａ_1-yＰ（０＜ｙ＜１）からなるクラッド層１９が形成されているので、駆動電圧の上昇を引き起こすことがないようにして、活性層へのキャリアの閉じ込め効率を上げて内部発光効率を改善することができる。

また、本実施の形態において、Ｉｎ_yＧａ_1-yＰ（０＜ｙ＜１）からなるクラッド層１９は、インジウム（Ｉｎ）の原子とガリウム（Ｇａ）の原子とがその格子中で一部又は全部が秩序化した状態となっていることが好ましい。秩序化することにより、サイリスタ構造とした場合においては活性層へのキャリア、とりわけホールの閉じ込め効率をさらに上げ、内部発光効率をさらに改善することができる。

本発明の実施の形態において、第１導電型半導体層がｐ型半導体層であるときは、第２導電型半導体層はｎ型半導体層であり、また第１導電型半導体層がｎ型半導体層であるときは、第２導電型半導体層はｐ型半導体層である。

また、本発明の実施の形態では、活性層が１つである場合について説明したが、本発明はこの実施の形態の一例に限定されるものではなく、活性層が複数形成されている構成の場合であってもよい。また、クラッド層１４は、Ｉｎ_yＧａ_1-yＰ（０＜ｙ＜１）からなる層であってもよい。

また、上記のｘは０．０５以上０．８以下の範囲が好ましく、０．１以上０．４以下の範囲がさらに好ましい。また、上記のｙは０．４５以上０．５１以下の範囲が好ましく、０．４７以上０．４９以下の範囲がさらに好ましい。

次に本発明による半導体発光素子を製造する方法について説明する。本発明による半導体発光素子は、従来から知られているエピタキシャル技術をはじめとするプロセス技術により、製造することができる。以下、本発明による半導体発光素子を構成する半導体層各層をエピタキシャル技術の一例である有機金属気相成長法（以下「ＭＯＶＰＥ法」）によって製造する場合の製造方法を説明するが、製造方法を限られるものではない。

本発明の半導体発光素子を製造するのに必要な３族元素を含有する原料のうち、ガリウムを含有する原料としては、例えばトリメチルガリウム、トリエチルガリウムなどのアルキルガリウムを用いることができ、アルミニウムを含有する原料としては、トリメチルアルミニウム、トリエチルアルミニウムなどのアルキルアルミニウムを用いることができ、またインジウムを含有する原料としては、トリメチルインジウムやトリエチルインジウムなどのアルキルインジウムを用いることができる。

５族元素を含有する原料のうち、ヒ素を含有する原料としては、例えばアルシンを用いることができ、リンを含有する原料としては、例えばホスフィンを用いることができる。

ドーパントを含有する原料のうち、シリコンを含有する原料としては、例えばジシランあるいはモノシランを用いることができ、亜鉛を含有する原料としては、例えばジエチルジンクやジメチルジンクを用いることができる。

半導体層を基板上に形成させるのに必要なキャリアガスとしては、例えば水素ガスを用いることができる。基板としては、ｎ型、ｐ型、または半絶縁性（ＳＩ）型のＧａＡｓ基板などを使用することができる。上記の原料、ガスまたは基板については、高純度の市販のものを用いることができる。

図４は、ＭＯＶＰＥ法を用いることにより半導体層各層を基板上に形成させるための装置の概略図である。図４に示した装置を用いて、本発明による半導体発光素子を構成する半導体層各層を基板上に形成させる方法について説明する。

ボンベ１０８に充填されたキャリアガスが、減圧弁１０９で減圧され、マスフローコントローラ（以下「ＭＦＣ」と称する）１０１により流量制御され、所望の組成の３族元素を含有する原料が入った容器１０３に導入される。このキャリアガスが、３族元素を含有する原料中でバブリングされることにより、３族元素を含有する原料ガスが反応炉１０７に導入される。なお、容器１０３中の３族元素を含有する原料を反応炉１０７に導入するときの導入速度は、恒温槽１０２により容器１０３を所望の温度に調節することによる３族元素を含有する原料の蒸気圧制御と、ＭＦＣ１０１によるキャリアガスの流量制御とにより、制御される。このようにして制御される３族元素を含有する原料の導入速度は通常１×１０^-4〜１×１０^-2mol ／分の範囲である。

一方、ボンベ１０４に充填された５族元素を含有する原料は、減圧弁１０５で減圧され、ついでＭＦＣ１０６で流量制御され、反応炉１０７に導入される。５族元素を含有する原料の導入速度は、３族元素を含有する原料の導入速度の５０倍〜４００倍が一般的である。またボンベ１０８に充填されたキャリアガスは、減圧弁１０９で減圧され、ついでＭＦＣ１００で流量制御されて反応炉１０７に導入される。キャリアガスの流量は１０ＳＬＭ〜２００ＳＬＭの範囲が一般的である。またドーパントを含有する原料は、３族元素を含有する原料または５族元素を含有する原料と同様の手法で反応炉１０７内に導入される。

反応炉１０７内には基板１１１を保持する基板ホルダー１１０が設置されており、この基板ホルダー１１０は回転機構を有している。また背面には抵抗加熱機が近接されており、基板ホルダー１１０を通して基板１１１を背面より加熱できる。このときの加熱温度は、基板１１１の表面温度が、通常６５０℃〜７５０℃程度となるように制御するのが一般的である。特に、秩序化したＩｎ_yＧａ_1-yＰ（０＜ｙ＜１）を形成させる場合は通常６３０℃〜６７０℃程度となるように制御するのが一般的である。反応炉１０７中に導入された原料ガスは、基板１１１の表面近傍で熱分解され、基板１１１上に半導体層として形成される。残渣ガスおよび未分解ガスは排気口１１２から排出される。

以上のように、反応炉１０７内に所望の組成の原料を導入することにより、基板１１１上に所望の組成の半導体層を形成することができる。

また図１に示すような積層構造とするときは、半導体層各層の組成がそれぞれ所望の組成となるように、容器１０３中の原料の組成やボンベ１０４中の原料の組成を切り替えながら、また基板ホルダー１１０の加熱温度を必要に応じ変更しながら所定時間加熱することにより積層構造とすることができる。

次に、本発明の一実施例につき、比較例と共に詳しく説明する。

（実施例１）
図１（ａ）および（ｂ）に示した層構造の半導体発光素子１を気相成長法を用い、半絶縁性（ＳＩ）基板１１上に、次のようにして作製した。

バッファ層１２として、ドーパントとして亜鉛（Ｚｎ）を用いてｐ型不純物濃度を２．０×１０¹⁷ｃｍ^-3としたｐ−ＧａＡｓ層を用い、半絶縁性（ＳＩ）基板１１上に形成し、層厚を１１０ｎｍとした。

バッファ層１３として、ドーパントとして亜鉛（Ｚｎ）を用いてｐ型不純物濃度を２．０×１０¹⁷ｃｍ^-3としたｐ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層で、ｘの値が０．２のｐ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を用い、バッファ層１２の上に形成し、層厚を２７５ｎｍとした。

第１導電型クラッド層１４として、ドーパントとして亜鉛（Ｚｎ）を用いてｐ型不純物濃度を３．０×１０¹⁷ｃｍ^-3としたｐ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層で、ｘの値が０．３３のｐ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を用い、バッファ層１３の上に形成し、層厚を４００ｎｍとした。

第２導電型Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）ゲート層１５として、ドーパントとしてシリコン（Ｓｉ）を用いてｎ型不純物濃度を３．０×１０¹⁷ｃｍ^-3としたｎ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層で、ｘの値が０．１３のｎ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を用い、クラッド層１４の上に形成し、膜厚を３００ｎｍとした。また、第１導電型Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）ゲート層１６として、ドーパントとして亜鉛（Ｚｎ）を用いてｐ型不純物濃度を７．０×１０¹⁶ｃｍ^-3としたｐ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層で、ｘの値が０．１３のｐ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を用い、ゲート層１５の上に形成し、膜厚を９００ｎｍとした。

第２導電型クラッド層１９として、ドーパントとしてシリコン（Ｓｉ）を用いてｎ型不純物濃度を３．０×１０¹⁷ｃｍ^-3としたｎ−Ｉｎ_yＧａ_1-yＰ（０＜ｙ＜１）層で、ゲート層１６の格子との整合が可能なｙの値が、０．４８のｎ−Ｉｎ_yＧａ_1-yＰ（０＜ｙ＜１）層を用い、ゲート層１６の上に形成し、膜厚を３００ｎｍとした。

コンタクト層２０として、ドーパントとしてシリコン（Ｓｉ）を用いてｎ型不純物濃度を１．５×１０¹⁸ｃｍ^-3としたｎ−ＧａＡｓ層を用い、クラッド層１９の上に形成し、膜厚を３０ｎｍとした。

クラッド層１４の上にＺｎ／Ａｕ電極をアノード電極１８として形成し、コンタクト層２０の上にＡｕＧｅ／Ｎｉ／Ａｕ電極をカソード電極２１として形成した。

以上のようにして得られた実施例１の試料につき順方向電流Ｉｆを変化させ、そのときの発光強度ＥＬがどう変化するのか測定した。その測定結果を図２に示した。図２から、例えばＩｆ＝１００ｍＡのときＥＬ＝１．１μＷ、Ｉｆ＝２００ｍＡのときＥＬ＝３μＷ、Ｉｆ＝３００ｍＡのときＥＬ＝５．２μＷであった。

さらに、実施例１の試料につき、順方向印加電圧Ｖｆを１．２Ｖ〜１．８Ｖにまで変化させて順方向電流Ｉｆの値を測定した。その結果が図３に示されている。

（比較例）
実施例１の試料による上述の各特性を評価するため比較試料を作製した。比較試料は、第２導電型クラッド層１９として、ドーパントとしてシリコン（Ｓｉ）を用いてｎ型不純物濃度を３．０×１０¹⁷ｃｍ^-3としたｎ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層で、ｘの値が０．３１のｎ−Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）層を用いた以外は、実施例１の試料と同一の構成である。

比較試料についても、順方向電流Ｉｆと発光強度ＥＬとの間の特性を得るための測定を行った。その測定結果は図２中に示されている。また、比較試料についても、順方向電圧Ｖｆと順方向電流Ｉｆとの間の特性を測定した。その結果は図３中に示されている。

図２、図３から判るように、実施例１の試料によれば、順方向電圧、電流特性は従来のＡｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）をクラッド層として用いたものと殆ど同一であるにも拘らず、発光強度が３割強も高く内部発光効率が改善されていることが確認できた。

（ａ）は本発明の実施の形態の一例を示す半導体発光素子の図、（ｂ）は本発明の実施の形態の一例を示す活性層の図。本発明の実施例１の発光特性を比較例と共に示すグラフ。本発明の実施例１の順方向電圧−電流特性を比較例と共に示すグラフ。ＭＯＶＰＥ法を用いることにより半導体層各層を基板上に形成させる装置の概略図。

符号の説明

１半導体発光素子
１１基板
１２、１３バッファ層
１４第１導電型クラッド層
１５第２導電型Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）ゲート層
１６第１導電型Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）ゲート層
１７Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）活性層
１８電極
１９第２導電型クラッド層
２０コンタクト層
２１電極
１００マスフローコントローラ
１０１マスフローコントローラ
１０２恒温槽
１０３容器
１０４ボンベ
１０５減圧弁
１０６マスフローコントローラ
１０７反応炉
１０８ボンベ
１０９減圧弁
１１０基板ホルダー
１１１基板
１１２排気口

Claims

Ａｌ_XＧａ_1-XＡｓ（０＜ｘ＜１）で構成された少なくとも一つの活性層と、該活性層に隣接または近接して設けられるクラッド層とを備えて成る半導体発光素子であって、前記クラッド層のうち少なくとも１層以上がＩｎ_yＧａ_1-yＰ（０＜ｙ＜１）で構成されていることを特徴とする半導体発光素子。
活性層がｐｎ接合を有する２層以上の層からなる請求項１記載の半導体発光素子。
半導体発光素子が発光サイリスタ構造を有している請求項２記載の半導体発光素子。