JP2016021460A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2016021460A JP2016021460A JP2014143962A JP2014143962A JP2016021460A JP 2016021460 A JP2016021460 A JP 2016021460A JP 2014143962 A JP2014143962 A JP 2014143962A JP 2014143962 A JP2014143962 A JP 2014143962A JP 2016021460 A JP2016021460 A JP 2016021460A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- concentration
- semiconductor
- semiconductor device
- acceptor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
A−1.半導体装置の構成
図1は、第1実施形態における半導体装置100の構成を模式的に示す断面図である。半導体装置100は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。本実施形態では、半導体装置100は、縦型トレンチMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。
図3は、第1実施形態における半導体装置100の製造方法を示す工程図である。まず、製造者は、基板110を用意する。本実施形態では、基板110は、窒化ガリウム(GaN)から主に成り、ケイ素(Si)をドナー元素として含有するn型半導体である。
<イオン注入の態様>
・1回目
イオン種:16O+
加速電圧:30keV(キロ電子ボルト)
ドーズ量:1×1015cm−2
・2回目
イオン種:16O+
加速電圧:50keV
ドーズ量:1×1015cm−2
<活性化アニールの条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:2分
図11は、第1評価試験に用いた半導体構造800の構成を模式的に示す断面図である。図11には、図1と同様に、XYZ軸が図示されている。半導体構造800は、基板810と、バッファ層811と、半導体層812と、半導体層814と、半導体層816とを備える。
・1回目
イオン種:28Si+
加速電圧:50keV
ドーズ量:1×1015cm−2
・2回目
イオン種:28Si+
加速電圧:100keV
ドーズ量:1×1015cm−2
イオン種:28Si+
加速電圧:50keV
ドーズ量:1×1015cm−2
・1回目
イオン種:16O+
加速電圧:30keV
ドーズ量:1×1015cm−2
・2回目
イオン種:16O+
加速電圧:50keV
ドーズ量:1×1015cm−2
・1回目
イオン種:16O+
加速電圧:50keV
ドーズ量:1×1015cm−2
・2回目
イオン種:16O+
加速電圧:100keV
ドーズ量:1×1015cm−2
<活性化アニールの条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:2分
図13は、第2評価試験におけるオン抵抗に関する評価結果を示すグラフである。第2評価試験では、試験者は、試料S5,S6を作製した。試料S5は、上述した半導体装置100と同様である。試料S6は、酸素(O)に代えてケイ素(Si)をイオン注入した点を除き、半導体装置100と同様である。試料S6を作製する際、試験者は、次の条件でイオン注入を行った。
<イオン注入の条件:試料S6>
・1回目
イオン種:28Si+
加速電圧:50keV
ドーズ量:1×1015cm−2
・2回目
イオン種:28Si+
加速電圧:100keV
ドーズ量:1×1015cm−2
以上説明した第1実施形態によれば、半導体層116における第2のドナー元素(酸素(O))の原子量が半導体層114におけるアクセプタ元素(マグネシウム(Mg))より小さいため、半導体層114から半導体層112へのアクセプタ元素(マグネシウム(Mg))の拡散を抑制できる。これによって、半導体層112の電気抵抗を低減できる。その結果、半導体装置100のオン抵抗を低減できる。半導体層112においてマグネシウム(Mg)の濃度が第1のドナー元素(ケイ素(Si))の濃度C1より高い領域によって、半導体装置100の耐圧を向上できる。
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
100a〜100g…半導体装置
110…基板
112…半導体層
114…半導体層
116…半導体層
121…コンタクトホール
122…トレンチ
124…コンタクトホール
128…トレンチ
130…絶縁膜
141…ソース電極
142…ゲート電極
143…ドレイン電極
144…ボディ電極
181…スルー膜
182…マスク
183…キャップ膜
800…半導体構造
810…基板
811…バッファ層
812…半導体層
814…半導体層
816…半導体層
Claims (10)
- 半導体装置であって、
第1の濃度で第1のドナー元素を含有する第1の半導体層と、
前記第1の半導体層の上に形成され、前記第1の濃度より高い第2の濃度でアクセプタ元素を含有し、p型の導電性を有する第2の半導体層と、
前記第2の半導体層の上に形成され、前記アクセプタ元素より小さい原子量を有する第2のドナー元素を含有し、n型の導電性を有する第3の半導体層と
を備え、
前記第1の半導体層は、前記第2の半導体層から離れるにしたがって減少する濃度で、前記第2の半導体層と同じ種類のアクセプタ元素を含有し、
前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる領域は、前記第2の半導体層から0.4μm以上0.8μm以下の範囲に存在する、半導体装置。 - 前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる前記領域は、前記第2の半導体層から0.5μm以上0.7μm以下の範囲に存在する、請求項1に記載の半導体装置。
- 前記第1の半導体層における前記アクセプタ元素の濃度は、前記第2の半導体層から0.1μmに位置する領域において、前記第2の濃度に対して1/10から1/10000である、請求項1または請求項2に記載の半導体装置。
- 前記第1の半導体層、前記第2の半導体層および第3の半導体層は、窒化ガリウム(GaN)から主に成る、請求項1から請求項3までのいずれか一項に記載の半導体装置。
- 請求項1から請求項4までのいずれか一項に記載の半導体装置であって、
前記アクセプタ元素は、マグネシウム(Mg)であり、
前記第2のドナー元素は、酸素(O)である、半導体装置。 - 請求項1から請求項4までのいずれか一項に記載の半導体装置であって、
前記アクセプタ元素は、亜鉛(Zn)およびカルシウム(Ca)の少なくとも1つであり、
前記第2のドナー元素は、酸素(O)およびケイ素(Si)の少なくとも1つである、半導体装置。 - 請求項1から請求項4までのいずれか一項に記載の半導体装置であって、
前記アクセプタ元素は、カドミウム(Cd)およびバリウム(Ba)の少なくとも1つであり、
前記第2のドナー元素は、酸素(O)、ケイ素(Si)およびゲルマニウム(Ge)の少なくとも1つである、半導体装置。 - 半導体装置の製造方法であって、
第1の濃度で第1のドナー元素を含有する第1の半導体層を、結晶成長によって形成し、
前記第1の半導体層の上に、前記第1の濃度より高い第2の濃度でアクセプタ元素を含有したp型の導電性を有する第2の半導体層を、結晶成長によって形成し、
前記第2の半導体層の上に、前記アクセプタ元素より小さい原子量を有する第2のドナー元素をイオン注入し、
前記第2の半導体層の上に前記第2のドナー元素をイオン注入した後、前記第1の半導体層および前記第2の半導体層を熱処理することによって、前記第2の半導体層の上に、前記第2のドナー元素を含有したn型の導電性を有する第3の半導体層を、形成するとともに、前記第2の半導体層から前記アクセプタ元素を前記第1の半導体層へと拡散させて、前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる領域を、前記第2の半導体層から0.4μm以上0.8μm以下の範囲に形成する、半導体装置の製造方法。 - 前記第2の半導体層の上に前記第2のドナー元素をイオン注入した後、前記第1の半導体層および前記第2の半導体層を熱処理することによって、前記第1の半導体層における前記アクセプタ元素の濃度を、前記第2の半導体層から0.1μmに位置する領域において、前記第2の濃度に対して1/10から1/10000にする、請求項8に記載の半導体装置の製造方法。
- 前記熱処理において前記第1の半導体層および前記第2の半導体層を800℃以上1250℃以下の温度まで加熱する、請求項8または請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143962A JP6183310B2 (ja) | 2014-07-14 | 2014-07-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143962A JP6183310B2 (ja) | 2014-07-14 | 2014-07-14 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016021460A true JP2016021460A (ja) | 2016-02-04 |
JP6183310B2 JP6183310B2 (ja) | 2017-08-23 |
Family
ID=55266139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014143962A Active JP6183310B2 (ja) | 2014-07-14 | 2014-07-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6183310B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017174989A (ja) * | 2016-03-24 | 2017-09-28 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2017174990A (ja) * | 2016-03-24 | 2017-09-28 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2017191918A (ja) * | 2016-04-15 | 2017-10-19 | 富士電機株式会社 | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法 |
JP6327378B1 (ja) * | 2017-04-03 | 2018-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018166150A (ja) * | 2017-03-28 | 2018-10-25 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置の終端構造 |
JP2019079930A (ja) * | 2017-10-24 | 2019-05-23 | 富士電機株式会社 | GaN系半導体装置の製造方法およびGaN系半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7413701B2 (ja) | 2019-10-03 | 2024-01-16 | 富士電機株式会社 | 窒化物半導体装置及び窒化物半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274557A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | p型窒化ガリウム系化合物半導体層の製造方法 |
JP2006066438A (ja) * | 2004-08-24 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008103636A (ja) * | 2006-10-20 | 2008-05-01 | Sumitomo Electric Ind Ltd | 縦型トランジスタ、および縦型トランジスタを作製する方法 |
JP2014063956A (ja) * | 2012-09-24 | 2014-04-10 | Toyoda Gosei Co Ltd | 半導体装置およびその製造方法 |
JP2014086698A (ja) * | 2012-10-26 | 2014-05-12 | Furukawa Electric Co Ltd:The | 窒化物半導体装置の製造方法 |
-
2014
- 2014-07-14 JP JP2014143962A patent/JP6183310B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274557A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | p型窒化ガリウム系化合物半導体層の製造方法 |
JP2006066438A (ja) * | 2004-08-24 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008103636A (ja) * | 2006-10-20 | 2008-05-01 | Sumitomo Electric Ind Ltd | 縦型トランジスタ、および縦型トランジスタを作製する方法 |
JP2014063956A (ja) * | 2012-09-24 | 2014-04-10 | Toyoda Gosei Co Ltd | 半導体装置およびその製造方法 |
JP2014086698A (ja) * | 2012-10-26 | 2014-05-12 | Furukawa Electric Co Ltd:The | 窒化物半導体装置の製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107393833B (zh) * | 2016-03-24 | 2020-09-29 | 丰田合成株式会社 | 半导体装置的制造方法以及半导体装置 |
JP2017174990A (ja) * | 2016-03-24 | 2017-09-28 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置 |
CN107393833A (zh) * | 2016-03-24 | 2017-11-24 | 丰田合成株式会社 | 半导体装置的制造方法以及半导体装置 |
JP2017174989A (ja) * | 2016-03-24 | 2017-09-28 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置 |
US10256323B2 (en) | 2016-03-24 | 2019-04-09 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer |
JP2017191918A (ja) * | 2016-04-15 | 2017-10-19 | 富士電機株式会社 | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法 |
US10879349B2 (en) | 2017-03-28 | 2020-12-29 | Toyoda Goset Co., Ltd. | Method for manufacturing semiconductor device and edge termination structure of semiconductor device |
JP2018166150A (ja) * | 2017-03-28 | 2018-10-25 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置の終端構造 |
JP2018181891A (ja) * | 2017-04-03 | 2018-11-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10366891B2 (en) | 2017-04-03 | 2019-07-30 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP6327378B1 (ja) * | 2017-04-03 | 2018-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019079930A (ja) * | 2017-10-24 | 2019-05-23 | 富士電機株式会社 | GaN系半導体装置の製造方法およびGaN系半導体装置 |
JP7024319B2 (ja) | 2017-10-24 | 2022-02-24 | 富士電機株式会社 | GaN系半導体装置の製造方法およびGaN系半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6183310B2 (ja) | 2017-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6183310B2 (ja) | 半導体装置およびその製造方法 | |
JP6520785B2 (ja) | 半導体装置の製造方法 | |
JP6394545B2 (ja) | 半導体装置およびその製造方法ならびに電力変換装置 | |
JP6341077B2 (ja) | 半導体装置の製造方法 | |
US9548204B2 (en) | Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage | |
US10256323B2 (en) | Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer | |
US9196706B2 (en) | Method for manufacturing P-type MOSFET | |
JP2016018888A (ja) | 半導体装置およびその製造方法 | |
US9905432B2 (en) | Semiconductor device, method for manufacturing the same and power converter | |
JP6809330B2 (ja) | 半導体装置の製造方法 | |
JP6226004B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019062140A (ja) | 半導体装置の製造方法 | |
CN108574001B (zh) | 半导体装置 | |
JP2019145693A (ja) | 半導体装置の製造方法 | |
US9852925B2 (en) | Method of manufacturing semiconductor device | |
US10153352B2 (en) | Semiconductor device | |
JP2019197751A (ja) | 半導体装置およびその製造方法 | |
JP7024761B2 (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
JP6693020B2 (ja) | 半導体装置の製造方法 | |
US9966447B2 (en) | Method of manufacturing semiconductor device by plasma treatment and heat treatment, and semiconductor device | |
US10170564B2 (en) | Manufacturing method of semiconductor device and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6183310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |