JP2016021460A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016021460A
JP2016021460A JP2014143962A JP2014143962A JP2016021460A JP 2016021460 A JP2016021460 A JP 2016021460A JP 2014143962 A JP2014143962 A JP 2014143962A JP 2014143962 A JP2014143962 A JP 2014143962A JP 2016021460 A JP2016021460 A JP 2016021460A
Authority
JP
Japan
Prior art keywords
semiconductor layer
concentration
semiconductor
semiconductor device
acceptor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014143962A
Other languages
English (en)
Other versions
JP6183310B2 (ja
Inventor
田中 成明
Shigeaki Tanaka
成明 田中
岡 徹
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2014143962A priority Critical patent/JP6183310B2/ja
Publication of JP2016021460A publication Critical patent/JP2016021460A/ja
Application granted granted Critical
Publication of JP6183310B2 publication Critical patent/JP6183310B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】イオン注入によってp型半導体層の上にn型半導体層を形成した半導体装置において、p型半導体層より下層に位置する他の半導体層へのアクセプタ元素の拡散を抑制する。【解決手段】半導体装置は、第1の濃度で第1のドナー元素を含有する第1の半導体層と;第1の半導体層の上に形成され、第1の濃度より高い第2の濃度でアクセプタ元素を含有し、p型の導電性を有する第2の半導体層と;第2の半導体層の上に形成され、アクセプタ元素より小さい原子量を有する第2のドナー元素を含有し、n型の導電性を有する第3の半導体層とを備える。第1の半導体層は、第2の半導体層から離れるにしたがって減少する濃度で、第2の半導体層と同じ種類のアクセプタ元素を含有し、第1の半導体層におけるアクセプタ元素の濃度が第1の濃度に等しくなる領域は、第2の半導体層から0.4μm以上0.8μm以下の範囲に存在する。【選択図】図1

Description

本発明は、半導体装置およびその製造方法に関する。
半導体装置(半導体デバイス、半導体素子)を製造する技術として、p型半導体層内の表面側にドナー元素をイオン注入した後、ドナー元素を活性化させるためにp型半導体層を熱処理(活性化アニール処理)することによって、p型半導体層の上にn型半導体層を形成する技術が提案されている(例えば、特許文献1,2を参照)。
特開2005−183668号公報 特開2008−103636号公報
本願の発明者は、イオン注入および熱処理によって、p型半導体層に含まれるアクセプタ元素がp型半導体層より下層に位置する他の半導体層へと拡散し、その結果、アクセプタ元素が拡散した他の半導体層における電気抵抗が増大するという課題を発見した。従来、このような課題が十分に認識されていないのが実情であった。そのため、イオン注入によってp型半導体層の上にn型半導体層を形成した半導体装置において、p型半導体層より下層に位置する他の半導体層へのアクセプタ元素の拡散を抑制できる技術が必要とされる。そのほか、半導体装置およびその製造方法においては、微細化、低コスト化、省資源化、製造の容易化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
(1)本発明の一形態によれば、半導体装置が提供される。この半導体装置は、第1の濃度で第1のドナー元素を含有する第1の半導体層と;前記第1の半導体層の上に形成され、前記第1の濃度より高い第2の濃度でアクセプタ元素を含有し、p型の導電性を有する第2の半導体層と;前記第2の半導体層の上に形成され、前記アクセプタ元素より小さい原子量を有する第2のドナー元素を含有し、n型の導電性を有する第3の半導体層とを備え、前記第1の半導体層は、前記第2の半導体層から離れるにしたがって減少する濃度で、前記第2の半導体層と同じ種類のアクセプタ元素を含有し、前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる領域は、前記第2の半導体層から0.4μm以上0.8μm以下の範囲に存在する。この形態によれば、第3の半導体層における第2のドナー元素の原子量が第2の半導体層におけるアクセプタ元素の原子量より小さいため、第2の半導体層から第1の半導体層へのアクセプタ元素の拡散を抑制できる。これによって、第1の半導体層の電気抵抗を低減できる。その結果、半導体装置のオン抵抗を低減できる。また、第1の半導体層においてアクセプタ元素の濃度が第1の濃度より高い領域によって、半導体装置の耐圧を向上できる。
(2)上記形態の半導体装置において、前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる前記領域は、前記第2の半導体層から0.5μm以上0.7μm以下の範囲に存在してもよい。この形態によれば、半導体装置の耐圧をいっそう向上できる。
(3)上記形態の半導体装置において、前記第1の半導体層における前記アクセプタ元素の濃度は、前記第2の半導体層から0.1μmに位置する領域において、前記第2の濃度に対して1/10から1/10000であってもよい。この形態によれば、第1の半導体層の電気抵抗を十分に低減できる。
(4)上記形態の半導体装置において、前記第1の半導体層、前記第2の半導体層および第3の半導体層は、窒化ガリウム(GaN)から主に成ってもよい。この形態によれば、GaN系の半導体装置において、第2の半導体層から拡散した第1の半導体層におけるアクセプタ元素の濃度を抑制できる。
(5)上記形態の半導体装置において、前記アクセプタ元素は、マグネシウム(Mg)であり、前記第2のドナー元素は、酸素(O)であってもよい。この形態によれば、アクセプタ元素の濃度を抑制した第1の半導体層を容易に実現できる。
(6)上記形態の半導体装置において、前記アクセプタ元素は、亜鉛(Zn)およびカルシウム(Ca)の少なくとも1つであり、前記第2のドナー元素は、酸素(O)およびケイ素(Si)の少なくとも1つであってもよい。この形態によれば、アクセプタ元素の濃度を抑制した第1の半導体層を容易に実現できる。
(7)上記形態の半導体装置において、前記アクセプタ元素は、カドミウム(Cd)およびバリウム(Ba)の少なくとも1つであり、前記第2のドナー元素は、酸素(O)、ケイ素(Si)およびゲルマニウム(Ge)の少なくとも1つであってもよい。この形態によれば、アクセプタ元素の濃度を抑制した第1の半導体層を容易に実現できる。
(8)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、第1の濃度で第1のドナー元素を含有する第1の半導体層を、結晶成長によって形成し;前記第1の半導体層の上に、前記第1の濃度より高い第2の濃度でアクセプタ元素を含有したp型の導電性を有する第2の半導体層を、結晶成長によって形成し;前記第2の半導体層の上に、前記アクセプタ元素より小さい原子量を有する第2のドナー元素をイオン注入し;前記第2の半導体層の上に前記第2のドナー元素をイオン注入した後、前記第1の半導体層および前記第2の半導体層を熱処理することによって、前記第2の半導体層の上に、前記第2のドナー元素を含有したn型の導電性を有する第3の半導体層を、形成するとともに、前記第2の半導体層から前記アクセプタ元素を前記第1の半導体層へと拡散させて、前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる領域を、前記第2の半導体層から0.4μm以上0.8μm以下の範囲に形成する。この形態によれば、第3の半導体層における第2のドナー元素の原子量が第2の半導体層におけるアクセプタ元素の原子量より小さいため、第2の半導体層から第1の半導体層へのアクセプタ元素の拡散を抑制できる。これによって、第1の半導体層の電気抵抗を低減できる。その結果、第1の半導体層のオン抵抗を低減できる。また、半導体装置の耐圧を向上できる。
(9)上記形態における半導体装置の製造方法において、前記第2の半導体層の上に前記第2のドナー元素をイオン注入した後、前記第1の半導体層および前記第2の半導体層を熱処理することによって、前記第1の半導体層における前記アクセプタ元素の濃度を、前記第2の半導体層から0.1μmに位置する領域において、前記第2の濃度に対して1/10から1/10000にしてもよい。この形態によれば、第1の半導体層の電気抵抗を十分に低減できる。
(10)上記形態における半導体装置の製造方法において、前記熱処理において前記第2の半導体層を800℃以上1250℃以下の温度まで加熱してもよい。この形態によれば、比較的に低温で加熱するため、熱処理に伴う各半導体層の損傷を抑制できる。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、上記形態の半導体装置が組み込まれた電気機器、上記形態の半導体装置を製造する製造装置などの形態で実現することができる。
本願発明の半導体装置によれば、第3の半導体層における第2のドナー元素の原子量が第2の半導体層におけるアクセプタ元素の原子量より小さいため、第2の半導体層から第1の半導体層へのアクセプタ元素の拡散を抑制できる。これによって、第1の半導体層の電気抵抗を低減できる。その結果、半導体装置のオン抵抗を低減できる。また、第1の半導体層においてアクセプタ元素の濃度が第1の濃度より高い領域によって、半導体装置の耐圧を向上できる。
本願発明における半導体装置の製造方法によれば、第3の半導体層における第2のドナー元素の原子量が第2の半導体層におけるアクセプタ元素の原子量より小さいため、第2の半導体層から第1の半導体層へのアクセプタ元素の拡散を抑制できる。これによって、第1の半導体層の電気抵抗を低減できる。その結果、第1の半導体層のオン抵抗を低減できる。また、半導体装置の耐圧を向上できる。
第1実施形態における半導体装置の構成を模式的に示す断面図である。 半導体層に含まれるMgの濃度分布を示すグラフである。 第1実施形態における半導体装置の製造方法を示す工程図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 製造途中にある半導体装置の構成を模式的に示す断面図である。 第1評価試験に用いた試料の構成を模式的に示す断面図である。 第1評価試験の結果として試料に含まれるマグネシウム(Mg)の濃度分布を示すグラフである。 第2評価試験におけるオン抵抗に関する評価結果を示すグラフである。
A.第1実施形態
A−1.半導体装置の構成
図1は、第1実施形態における半導体装置100の構成を模式的に示す断面図である。半導体装置100は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。本実施形態では、半導体装置100は、縦型トレンチMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。
図1には、相互に直交するXYZ軸が図示されている。図1のXYZ軸のうち、X軸は、図1の紙面左から紙面右に向かう軸である。+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸である。+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸である。+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。
半導体装置100は、基板110と、半導体層112と、半導体層114と、半導体層116とを備える。半導体装置100は、これらの半導体層112,114,116に形成された構造として、トレンチ122と、トレンチ128とを有する。半導体装置100は、更に、絶縁膜130と、ソース電極141と、ゲート電極142と、ドレイン電極143と、ボディ電極144とを備える。
半導体装置100の基板110は、X軸およびY軸に沿って広がる板状を成す半導体である。本実施形態では、基板110は、窒化ガリウム(GaN)から主に成る。本明細書の説明において、「窒化ガリウム(GaN)から主に成る」とは、モル分率において窒化ガリウム(GaN)を90%以上含有することを意味する。本実施形態では、基板110は、ケイ素(Si)をドナー元素として含有するn型半導体である。
半導体装置100の半導体層112は、基板110の+Z軸方向側に位置し、X軸およびY軸に沿って広がる第1の半導体層である。本実施形態では、半導体層112は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層112は、ケイ素(Si)を第1のドナー元素として含有するn型半導体である。本実施形態では、半導体層112に含まれるケイ素(Si)濃度の平均値(第1の濃度)は、約1×1016cm−3である。本実施形態では、半導体層112は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)によって基板110の上に形成された層である。本実施形態では、半導体層112の厚さ(Z軸方向の長さ)は、約10μm(マイクロメートル)である。
半導体装置100の半導体層114は、半導体層112の+Z軸方向側に位置し、X軸およびY軸に沿って広がる第2の半導体層である。本実施形態では、半導体層114は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層114は、マグネシウム(Mg)をアクセプタ元素として含有するp型半導体である。本実施形態では、半導体層114に含まれるマグネシウム(Mg)濃度の平均値(第2の濃度)は、約4×1018cm−3である。半導体層114のMg濃度は、半導体層112のSi濃度より高い。本実施形態では、半導体層114は、MOCVDによって半導体層112の上に形成された層である。本実施形態では、半導体層114の厚さ(Z軸方向の長さ)は、約1.2μmである。
半導体装置100の半導体層116は、半導体層114の+Z軸方向側の一部に位置し、X軸およびY軸に沿って広がる第3の半導体層である。本実施形態では、半導体層116は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層116は、酸素(O)を第2のドナー元素として含有するn型半導体である。半導体層116のドナー元素である酸素(O)の原子量は、半導体層114のアクセプタ元素であるマグネシウム(Mg)の原子量より小さい。本実施形態では、半導体層116は、半導体層114の+Z軸方向側の一部に対するイオン注入によって形成された層である。本実施形態では、半導体層116は、1×1018cm−3以上の濃度で、ドナー元素である酸素(O)を含有する領域である。半導体層116の厚さ(Z軸方向の長さ)は、0.1μmから0.5μmまでの範囲であればよく、本実施形態では、約0.2μmである。
図2は、半導体層112,114,116に含まれるマグネシウム(Mg)の濃度分布を示すグラフである。図2の横軸は、半導体層116の+Z軸方向側からの深さを示す。図2の縦軸は、半導体層112,114,116の各領域に含まれるマグネシウム(Mg)の濃度を示す。図2の曲線Lは、半導体層112,114,116に含まれるマグネシウム(Mg)の濃度分布を示す。
半導体層114におけるMg濃度は、半導体層116から半導体層112の手前にかけて濃度C2でほぼ一定であり、半導体層112の手前で急減する。濃度C2は、半導体層114に含まれるマグネシウム(Mg)濃度の平均値(第2の濃度)であり、本実施形態では、約4×1018cm−3である。
半導体層112は、半導体層114から離れるにしたがって減少する濃度で、半導体層114のアクセプタ元素であるマグネシウム(Mg)を含有する。半導体層112に含まれるマグネシウム(Mg)は、半導体層114から半導体層112へと拡散したものである。
半導体層112におけるマグネシウム(Mg)濃度は、半導体層114から0.1μmに位置する領域P1において、半導体層114における濃度C2に対して1/10から1/10000であることが好ましい。本実施形態では、領域P1における濃度C3は、濃度C2に対して約1/100である。
半導体層112における領域P2は、マグネシウム(Mg)濃度が濃度C1に等しくなる領域である。濃度C1は、半導体層112に含まれるケイ素(Si)濃度の平均値(第1の濃度)であり、本実施形態では、約1×1016cm−3である。半導体装置100において耐圧の向上およびオン抵抗増大の抑制を図る観点から、半導体層112における領域P2は、半導体層114から0.4μm以上0.8μm以下の範囲に存在することが好ましく、半導体層114から0.5μm以上0.7μm以下の範囲に存在することがより好ましい。本実施形態では、領域P2は、半導体層114から約0.6μmに位置する。
図1の説明に戻り、半導体装置100のトレンチ122は、半導体層112,114,116に形成され、半導体層112,114,116の厚さ方向(−Z軸方向)に落ち込んだ溝部である。トレンチ122は、半導体層116の+Z軸方向側から半導体層114を貫通し半導体層112に至る。本実施形態では、トレンチ122は、半導体層112,114,116に対するドライエッチングによって形成された構造である。
半導体装置100のトレンチ128は、半導体層114,116に形成され、半導体層114,116の厚さ方向(−Z軸方向)に落ち込んだ溝部である。トレンチ128は、半導体層114の+Z軸方向側から半導体層112に至る。これによって、トレンチ128は、基板110上に形成された他の素子から半導体装置100を分離する。本実施形態では、トレンチ128は、半導体層116より−X軸方向側に位置する。本実施形態では、トレンチ128は、半導体層114,116に対するドライエッチングによって形成された構造である。
半導体装置100の絶縁膜130は、電気絶縁性を有する膜である。絶縁膜130は、トレンチ122の外側から内側にわたって形成されている。本実施形態では、絶縁膜130は、トレンチ122の外側から内側に加え、半導体層114および半導体層116における+Z軸方向側の界面、並びに、トレンチ128の外側から内側にわたって形成されている。本実施形態では、絶縁膜130は、二酸化ケイ素(SiO)から主に成る。本実施形態では、絶縁膜130は、原子層堆積法(ALD:Atomic Layer Deposition)によって形成された膜である。
絶縁膜130は、コンタクトホール121と、コンタクトホール124とを有する。コンタクトホール121は、絶縁膜130を貫通して半導体層116に至る貫通孔である。コンタクトホール124は、絶縁膜130を貫通して半導体層114に至る貫通孔である。本実施形態では、コンタクトホール121,124は、絶縁膜130に対するウェットエッチングによって形成された構造である。
半導体装置100のソース電極141は、コンタクトホール121に形成された電極である。ソース電極141は、半導体層116に対してオーミック接触する。本実施形態では、ソース電極141は、チタン(Ti)から成る層にアルミニウム(Al)から成る層を積層した後にアニール処理(熱処理)した電極である。
半導体装置100のゲート電極142は、絶縁膜130を介してトレンチ122に形成された電極である。本実施形態では、ゲート電極142は、アルミニウム(Al)から主に成る。ゲート電極142に電圧が印加された場合、半導体層114に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極141とドレイン電極143との間に導通経路が形成される。
半導体装置100のドレイン電極143は、基板110の−Z軸方向側の界面に形成された電極である。ドレイン電極143は、基板110に対してオーミック接触する。本実施形態では、ドレイン電極143は、チタン(Ti)から成る層にアルミニウム(Al)から成る層を積層した後にアニール処理(熱処理)した電極である。
半導体装置100のボディ電極144は、コンタクトホール124に形成された電極である。ボディ電極144は、半導体層114にオーミック接触する。本実施形態では、ボディ電極144は、半導体層114の上にパラジウム(Pd)から成る層を積層した後にアニール処理(熱処理)した電極である。
A−2.半導体装置の製造方法
図3は、第1実施形態における半導体装置100の製造方法を示す工程図である。まず、製造者は、基板110を用意する。本実施形態では、基板110は、窒化ガリウム(GaN)から主に成り、ケイ素(Si)をドナー元素として含有するn型半導体である。
製造者は、基板110の上に半導体層112を結晶成長によって形成する(工程P112)。本実施形態では、製造者は、MOCVDを用いて半導体層112を形成する。本実施形態では、半導体層112は、窒化ガリウム(GaN)から主に成り、ケイ素(Si)を第1のドナー元素として含有するn型半導体である。本実施形態では、半導体層112に含まれるケイ素(Si)濃度の平均値(第1の濃度C1)は、約1×1016cm−3である。本実施形態では、半導体層112の厚さは、約10μmである。
半導体層112を形成した後(工程P112)、製造者は、半導体層112の上に半導体層114を結晶成長によって形成する(工程P114)。本実施形態では、製造者は、MOCVDを用いて半導体層114を形成する。本実施形態では、半導体層114は、窒化ガリウム(GaN)から主に成り、マグネシウム(Mg)をアクセプタ元素として含有するp型半導体である。本実施形態では、半導体層114に含まれるマグネシウム(Mg)濃度の平均値(第2の濃度C2)は、約4×1018cm−3であり、半導体層112に含まれるケイ素(Si)濃度の平均値(第1の濃度C1)より高い。本実施形態では、半導体層114の厚さは、約1.2μmである。
図4は、製造途中にある半導体装置100aの構成を模式的に示す断面図である。製造者は、半導体層112,114の形成(工程P112,P114)を経て半導体装置100aを得る。半導体装置100aでは、基板110の上に半導体層112が形成され、半導体層112の上に半導体層114が形成されている。
図3の説明に戻り、半導体層114を形成した後(工程P114)、製造者は、半導体層114に含まれるアクセプタ元素より小さい原子量を有する第2のドナー元素を、半導体層114の上にイオン注入する(工程P122)。本実施形態では、製造者は、第2のドナー元素として酸素(O)を半導体層114の上にイオン注入する。
図5は、製造途中にある半導体装置100bの構成を模式的に示す断面図である。製造者は、イオン注入(工程P122)において半導体装置100bを作製する。製造者は、半導体装置100aの半導体層114の上にスルー膜181を形成した後、スルー膜181の上にマスク182を形成する。これによって、製造者は、半導体装置100bを得る。
半導体装置100bのスルー膜181は、イオン注入に伴う半導体層114における表面の損傷を防止するとともに、半導体層114に注入されるドナー元素を半導体層114の表面近傍に集める。本実施形態では、製造者は、プラズマCVD(化学気相成長:Chemical Vapor Deposition)によってスルー膜181を形成する。本実施形態では、スルー膜181は、二酸化ケイ素(SiO)から主に成る。本実施形態では、スルー膜181の膜厚は、約30nm(ナノメートル)である。
半導体装置100bのマスク182は、半導体層114におけるドナー元素を注入させない領域を保護する。本実施形態では、製造者は、フォトレジスト(Photoresist)によってマスク182を形成する。本実施形態では、マスク182の膜厚は、約2μmである。
図6は、製造途中にある半導体装置100cの構成を模式的に示す断面図である。製造者は、イオン注入(工程P122)において、半導体装置100bの半導体層114に対してドナー元素を注入することによって半導体装置100cを得る。本実施形態では、製造者は、半導体層114の表面から0.2μmまでの領域においてドナー元素である酸素(O)の濃度が1×1018cm−3以上となるように、半導体層114に対して酸素(O)をイオン注入する。本実施形態では、イオン注入の回数は、2回である。
<イオン注入の態様>
・1回目
イオン種:16
加速電圧:30keV(キロ電子ボルト)
ドーズ量:1×1015cm−2
・2回目
イオン種:16
加速電圧:50keV
ドーズ量:1×1015cm−2
半導体装置100cでは、スルー膜181のうちマスク182に覆われていない部分の下に、半導体層114にドナー元素が注入された領域として半導体層116が形成されている。半導体装置100cにおける半導体層116は、ドナー元素が活性化されていないため、n型の導電性を有していない。
図7は、製造途中にある半導体装置100dの構成を模式的に示す断面図である。イオン注入(工程P122)において、製造者は、半導体層114にドナー元素を注入した後、半導体装置100cからスルー膜181およびマスク182を除去することによって半導体装置100dを得る。本実施形態では、製造者は、ウェットエッチングによってマスク182を除去した後、ウェットエッチングによってスルー膜181を除去する。
半導体装置100dでは、ドナー元素が注入された領域として半導体層116が半導体層114の上に形成されている。半導体装置100dにおける半導体層116は、半導体装置100cと同様に、n型の導電性を有していない。
図3の説明に戻り、イオン注入(工程P122)を行った後、製造者は、半導体層116におけるドナー元素を活性化させるために活性化アニール(工程P124)を行う。活性化アニール(工程P124)において、製造者は、半導体層114を加熱することによって、n型の導電性を有する半導体層116を半導体層114の上に形成する。活性化アニール(工程P124)に伴って、半導体層114に含まれるアクセプタ元素の一部は、半導体層112へと拡散する。これによって、半導体層112における半導体層114から0.4μm以上0.8μm以下の範囲において、半導体層112におけるアクセプタ元素は、半導体層112におけるドナー元素の濃度に等しくなる。
図8は、製造途中にある半導体装置100eの構成を模式的に示す断面図である。製造者は、活性化アニール(工程P124)において半導体装置100eを作成する。製造者は、半導体装置100dにおける半導体層114,116の上にキャップ膜183を形成することによって半導体装置100eを得る。
半導体装置100eのキャップ膜183は、加熱に伴う半導体層114,116における表面の損傷を防止する。本実施形態では、製造者は、プラズマCVDによってキャップ膜183を形成する。本実施形態では、キャップ膜183は、二酸化ケイ素(SiO)から主に成る。本実施形態では、キャップ膜183の膜厚は、約50nmである。
活性化アニール(工程P124)において、製造者は、半導体装置100eの半導体層114,116を、キャップ膜183を介して加熱する。半導体層114,116を加熱する温度は、800℃以上1250℃以下であることが好ましい。本実施形態では、製造者は、次の条件で活性化アニール(工程P124)を行う。
<活性化アニールの条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:2分
活性化アニール(工程P124)において、製造者は、半導体層114,116を加熱した後、半導体装置100eからキャップ膜183を除去する。本実施形態では、製造者は、ウェットエッチングによってキャップ膜183を除去する。
図3の説明に戻り、活性化アニール(工程P124)を行った後、製造者は、ドライエッチングによってトレンチ122,128を形成する(工程P160)。本実施形態では、製造者は、塩素系ガスを用いたドライエッチングによってトレンチ122,128を形成する。
図9は、製造途中にある半導体装置100fの構成を模式的に示す断面図である。製造者は、ドライエッチングによってトレンチ122,128を形成することによって半導体装置100fを得る。
図3の説明に戻り、トレンチ122,128を形成した後(工程P160)、製造者は、絶縁膜130を形成する(工程P170)。本実施形態では、製造者は、半導体装置100fの+Z軸方向側に露出した表面に対して、ALDによって絶縁膜130を成膜する。
図10は、製造途中にある半導体装置100gの構成を模式的に示す断面図である。製造者は、半導体装置100fに対して絶縁膜130を形成することによって半導体装置100gを得る。
図3の説明に戻り、絶縁膜130を形成した後(工程P170)、製造者は、ソース電極141と、ゲート電極142と、ドレイン電極143と、ボディ電極144とを形成する(工程P180)。本実施形態では、製造者は、半導体装置100gの絶縁膜130にコンタクトホール121,124をウェットエッチングによって形成する。その後、製造者は、コンタクトホール121にソース電極141を形成し、コンタクトホール124にボディ電極144を形成する。ソース電極141およびボディ電極144を形成した後、製造者は、トレンチ122の上に絶縁膜130を介してゲート電極142を形成する。ゲート電極142を形成した後、製造者は、基板110の上にドレイン電極143を形成する。これらの工程を経て、半導体装置100が完成する。
A−3.第1評価試験
図11は、第1評価試験に用いた半導体構造800の構成を模式的に示す断面図である。図11には、図1と同様に、XYZ軸が図示されている。半導体構造800は、基板810と、バッファ層811と、半導体層812と、半導体層814と、半導体層816とを備える。
半導体構造800の基板810は、サファイアから主に成る。半導体構造800のバッファ層811は、基板810の上にMOCVDによって形成された層である。
半導体構造800の半導体層812は、バッファ層811の上にMOCVDによって形成された第1の半導体である。半導体層812は、窒化ガリウム(GaN)から主に成る真性半導体(i型半導体)である。半導体層812の厚さは、約2.3μmである。
半導体構造800の半導体層814は、半導体層812の上にMOCVDによって形成された第2の半導体である。半導体層814は、窒化ガリウム(GaN)から主に成り、マグネシウム(Mg)をアクセプタ元素として含有するp型半導体である。半導体層814の厚さは、約1.0μmである。半導体層814に含まれるマグネシウム(Mg)濃度の平均値(濃度C2)は、約4×1018cm−3である。
半導体構造800の半導体層816は、半導体層814に対するイオン注入によって形成された第3の半導体層である。半導体層816は、窒化ガリウム(GaN)から主に成るn型半導体である。半導体層816の厚さは、約0.2μmである。
試験者は、イオン注入の態様が異なる4種類の半導体構造800として、試料S1,S2,S4,S5を作製した。イオン注入の回数は、試料S1,S3,S4において2回であり、試料S2において1回である。
<イオン注入の条件:試料S1>
・1回目
イオン種:28Si
加速電圧:50keV
ドーズ量:1×1015cm−2
・2回目
イオン種:28Si
加速電圧:100keV
ドーズ量:1×1015cm−2
<イオン注入の条件:試料S2>
イオン種:28Si
加速電圧:50keV
ドーズ量:1×1015cm−2
<イオン注入の条件:試料S3>
・1回目
イオン種:16
加速電圧:30keV
ドーズ量:1×1015cm−2
・2回目
イオン種:16
加速電圧:50keV
ドーズ量:1×1015cm−2
<イオン注入の条件:試料S4>
・1回目
イオン種:16
加速電圧:50keV
ドーズ量:1×1015cm−2
・2回目
イオン種:16
加速電圧:100keV
ドーズ量:1×1015cm−2
試験者は、試料S1,S2,S3,S4に対するイオン注入を行う前に、半導体層814の上にスルー膜(材質:SiO、膜厚30nm)を形成した。試験者は、試料S1,S2,S3,S4に対するイオン注入を行った後、スルー膜をフッ酸系のウェットエッチングによって除去した。
試験者は、試料S1,S2,S3,S4に対して活性化アニールを次の条件で行った。
<活性化アニールの条件>
雰囲気ガス:窒素
加熱温度:1150℃
加熱時間:2分
試験者は、試料S1,S2,S3,S4に対する活性化アニールを行う前に、半導体層816の上にキャップ膜(材質:SiO、膜厚50nm)を形成した。試験者は、試料S1,S2,S3,S4に対する活性化アニールを行った後、キャップ膜をフッ酸系のウェットエッチングによって除去した。
試験者は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)によって、試料S1,S2,S3,S4に分布するマグネシウム(Mg)の濃度を測定した。
図12は、第1評価試験の結果として試料S1,S2,S3,S4に含まれるマグネシウム(Mg)の濃度分布を示すグラフである。図12の横軸は、半導体層816の+Z軸方向側からの深さを示す。図12の縦軸は、半導体層812,814,816の各領域に含まれるマグネシウム(Mg)の濃度を示す。
図12の曲線Lpは、イオン注入を施す前の試料に含まれるマグネシウム(Mg)の濃度分布を示す。曲線Lpは、活性化アニールを施す前の試料S1,S2,S3,S4に含まれるマグネシウム(Mg)の濃度分布と同じである。
図12の曲線Ls1は、試料S1に含まれるマグネシウム(Mg)の濃度分布を示す。図12の曲線Ls2は、試料S2に含まれるマグネシウム(Mg)の濃度分布を示す。図12の曲線Ls3は、試料S3に含まれるマグネシウム(Mg)の濃度分布を示す。図12の曲線Ls4は、試料S4に含まれるマグネシウム(Mg)の濃度分布を示す。
第1評価試験の結果によれば、イオン注入のイオン種は、半導体層814から半導体層812へのマグネシウム(Mg)の拡散量に対して、イオン注入の加速電圧およびドーズ量より大きく影響を与えることが分かる。また、マグネシウム(Mg)より小さい原子量を有する酸素(O)イオンを注入した試料S3,S4では、マグネシウム(Mg)より大きい原子量を有するケイ素(Si)イオンを注入した試料S1,S2より、半導体層814から半導体層812へのマグネシウム(Mg)の拡散量が大幅に抑制されていることが分かる。
A−4.第2評価試験
図13は、第2評価試験におけるオン抵抗に関する評価結果を示すグラフである。第2評価試験では、試験者は、試料S5,S6を作製した。試料S5は、上述した半導体装置100と同様である。試料S6は、酸素(O)に代えてケイ素(Si)をイオン注入した点を除き、半導体装置100と同様である。試料S6を作製する際、試験者は、次の条件でイオン注入を行った。
<イオン注入の条件:試料S6>
・1回目
イオン種:28Si
加速電圧:50keV
ドーズ量:1×1015cm−2
・2回目
イオン種:28Si
加速電圧:100keV
ドーズ量:1×1015cm−2
試験者は、試料S5,S6のオン抵抗を測定した。試験者は、試料S5のオン抵抗の平均値と、試料S6のオン抵抗の平均値との比(オン抵抗比)を算出し、図13の評価結果を得た。第2評価試験によれば、マグネシウム(Mg)より小さい原子量を有する酸素(O)イオンを注入した試料S5では、マグネシウム(Mg)より大きい原子量を有するケイ素(Si)イオンを注入した試料S6より、オン抵抗が大幅に抑制されることが分かる。
A−5.効果
以上説明した第1実施形態によれば、半導体層116における第2のドナー元素(酸素(O))の原子量が半導体層114におけるアクセプタ元素(マグネシウム(Mg))より小さいため、半導体層114から半導体層112へのアクセプタ元素(マグネシウム(Mg))の拡散を抑制できる。これによって、半導体層112の電気抵抗を低減できる。その結果、半導体装置100のオン抵抗を低減できる。半導体層112においてマグネシウム(Mg)の濃度が第1のドナー元素(ケイ素(Si))の濃度C1より高い領域によって、半導体装置100の耐圧を向上できる。
また、半導体層112におけるマグネシウム(Mg)の濃度は、半導体層114から0.1μmに位置する領域P1において、半導体層114におけるマグネシウム(Mg)の濃度C2に対して1/10から1/10000であるため、半導体層112の電気抵抗を十分に低減できる。
また、活性化アニール(工程P124)において半導体層114,116を加熱する温度は、比較的に低温である800℃以上1250℃以下であるため、活性化アニール(工程P124)に伴う半導体層114,116の損傷を抑制できる。
B.他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチMOSFETに限られず、制御電極を有する半導体装置であればよく、例えば、プレーナMOSトランジスタ、接合型トランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ(IGBT)およびサイリスタなどであってもよい。
上述の実施形態において、基板の材質は、窒化ガリウム(GaN)に限らず、ケイ素(Si)、サファイア(Al)および炭化ケイ素(SiC)などのいずれであってもよい。上述の実施形態において、各半導体層の材質は、窒化ガリウム(GaN)に限らず、ケイ素(Si)、炭化ケイ素(SiC)およびヒ化ガリウム(GaAs)などのいずれであってもよい。
上述の実施形態において、半導体層114,214に含まれるアクセプタ元素は、亜鉛(Zn)およびカルシウム(Ca)の少なくとも1つであってもよく、この場合、イオン注入される第2のドナー元素は、酸素(O)およびケイ素(Si)の少なくとも1つであればよい。
上述の実施形態において、半導体層114,214に含まれるアクセプタ元素は、カドミウム(Cd)およびバリウム(Ba)の少なくとも1つであってもよく、この場合、イオン注入される第2のドナー元素は、酸素(O)、ケイ素(Si)およびゲルマニウム(Ge)の少なくとも1つであればよい。
上述の実施形態において、イオン注入(工程P114,P214)の回数は、1回であってもよいし、2回であってもよいし、3回以上であってもよい。イオン注入(工程P114,P214)の条件(例えば、加速電圧およびドーズ量など)は、ドナー元素を注入する具合に応じて適宜調整できる。スルー膜181の膜厚は、イオン注入(工程P114,P214)の条件に応じて、30nm未満であってもよいし、30nm超過であってもよい。スルー膜181の材質は、二酸化ケイ素(SiO)に限らず、SiN、SiON、Alであってもよい。
上述の実施形態において、活性化アニール(工程P124,P224)の条件(例えば、加熱温度および加熱時間)は、ドナー元素を活性化させる具合に応じて適宜調整できる。キャップ膜183の膜厚は、活性化アニール(工程P124,P224)の条件に応じて、50nm未満であってもよいし、50nm超過であってもよい。キャップ膜183の材質は、二酸化ケイ素(SiO)に限らず、SiN、SiON、Al、SiC、グラファイトであってもよい。
上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素(SiO2)の他、窒化ケイ素(SiNx)、酸化アルミニウム(Al2O3)、窒化アルミニウム(AlN)、酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)、酸窒化ケイ素(SiON)、酸窒化アルミニウム(AlON)、酸窒化ジルコニウム(ZrON)、酸窒化ハフニウム(HfON)などの少なくとも1つであってもよい。絶縁膜は、単層であってもよいし、2層以上であってもよい。絶縁膜を形成する手法は、ALDに限らず、ECRスパッタであってもよいし、ECR−CVDであってもよい。
上述の実施形態において、各電極の材質は、上述の材質に限らず、他の材質であってもよい。
100…半導体装置
100a〜100g…半導体装置
110…基板
112…半導体層
114…半導体層
116…半導体層
121…コンタクトホール
122…トレンチ
124…コンタクトホール
128…トレンチ
130…絶縁膜
141…ソース電極
142…ゲート電極
143…ドレイン電極
144…ボディ電極
181…スルー膜
182…マスク
183…キャップ膜
800…半導体構造
810…基板
811…バッファ層
812…半導体層
814…半導体層
816…半導体層

Claims (10)

  1. 半導体装置であって、
    第1の濃度で第1のドナー元素を含有する第1の半導体層と、
    前記第1の半導体層の上に形成され、前記第1の濃度より高い第2の濃度でアクセプタ元素を含有し、p型の導電性を有する第2の半導体層と、
    前記第2の半導体層の上に形成され、前記アクセプタ元素より小さい原子量を有する第2のドナー元素を含有し、n型の導電性を有する第3の半導体層と
    を備え、
    前記第1の半導体層は、前記第2の半導体層から離れるにしたがって減少する濃度で、前記第2の半導体層と同じ種類のアクセプタ元素を含有し、
    前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる領域は、前記第2の半導体層から0.4μm以上0.8μm以下の範囲に存在する、半導体装置。
  2. 前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる前記領域は、前記第2の半導体層から0.5μm以上0.7μm以下の範囲に存在する、請求項1に記載の半導体装置。
  3. 前記第1の半導体層における前記アクセプタ元素の濃度は、前記第2の半導体層から0.1μmに位置する領域において、前記第2の濃度に対して1/10から1/10000である、請求項1または請求項2に記載の半導体装置。
  4. 前記第1の半導体層、前記第2の半導体層および第3の半導体層は、窒化ガリウム(GaN)から主に成る、請求項1から請求項3までのいずれか一項に記載の半導体装置。
  5. 請求項1から請求項4までのいずれか一項に記載の半導体装置であって、
    前記アクセプタ元素は、マグネシウム(Mg)であり、
    前記第2のドナー元素は、酸素(O)である、半導体装置。
  6. 請求項1から請求項4までのいずれか一項に記載の半導体装置であって、
    前記アクセプタ元素は、亜鉛(Zn)およびカルシウム(Ca)の少なくとも1つであり、
    前記第2のドナー元素は、酸素(O)およびケイ素(Si)の少なくとも1つである、半導体装置。
  7. 請求項1から請求項4までのいずれか一項に記載の半導体装置であって、
    前記アクセプタ元素は、カドミウム(Cd)およびバリウム(Ba)の少なくとも1つであり、
    前記第2のドナー元素は、酸素(O)、ケイ素(Si)およびゲルマニウム(Ge)の少なくとも1つである、半導体装置。
  8. 半導体装置の製造方法であって、
    第1の濃度で第1のドナー元素を含有する第1の半導体層を、結晶成長によって形成し、
    前記第1の半導体層の上に、前記第1の濃度より高い第2の濃度でアクセプタ元素を含有したp型の導電性を有する第2の半導体層を、結晶成長によって形成し、
    前記第2の半導体層の上に、前記アクセプタ元素より小さい原子量を有する第2のドナー元素をイオン注入し、
    前記第2の半導体層の上に前記第2のドナー元素をイオン注入した後、前記第1の半導体層および前記第2の半導体層を熱処理することによって、前記第2の半導体層の上に、前記第2のドナー元素を含有したn型の導電性を有する第3の半導体層を、形成するとともに、前記第2の半導体層から前記アクセプタ元素を前記第1の半導体層へと拡散させて、前記第1の半導体層における前記アクセプタ元素の濃度が前記第1の濃度に等しくなる領域を、前記第2の半導体層から0.4μm以上0.8μm以下の範囲に形成する、半導体装置の製造方法。
  9. 前記第2の半導体層の上に前記第2のドナー元素をイオン注入した後、前記第1の半導体層および前記第2の半導体層を熱処理することによって、前記第1の半導体層における前記アクセプタ元素の濃度を、前記第2の半導体層から0.1μmに位置する領域において、前記第2の濃度に対して1/10から1/10000にする、請求項8に記載の半導体装置の製造方法。
  10. 前記熱処理において前記第1の半導体層および前記第2の半導体層を800℃以上1250℃以下の温度まで加熱する、請求項8または請求項9に記載の半導体装置の製造方法。
JP2014143962A 2014-07-14 2014-07-14 半導体装置およびその製造方法 Active JP6183310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014143962A JP6183310B2 (ja) 2014-07-14 2014-07-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014143962A JP6183310B2 (ja) 2014-07-14 2014-07-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016021460A true JP2016021460A (ja) 2016-02-04
JP6183310B2 JP6183310B2 (ja) 2017-08-23

Family

ID=55266139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014143962A Active JP6183310B2 (ja) 2014-07-14 2014-07-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6183310B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174989A (ja) * 2016-03-24 2017-09-28 豊田合成株式会社 半導体装置の製造方法及び半導体装置
JP2017174990A (ja) * 2016-03-24 2017-09-28 豊田合成株式会社 半導体装置の製造方法及び半導体装置
JP2017191918A (ja) * 2016-04-15 2017-10-19 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法
JP6327378B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018166150A (ja) * 2017-03-28 2018-10-25 豊田合成株式会社 半導体装置の製造方法及び半導体装置の終端構造
JP2019079930A (ja) * 2017-10-24 2019-05-23 富士電機株式会社 GaN系半導体装置の製造方法およびGaN系半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413701B2 (ja) 2019-10-03 2024-01-16 富士電機株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274557A (ja) * 1998-03-19 1999-10-08 Toshiba Corp p型窒化ガリウム系化合物半導体層の製造方法
JP2006066438A (ja) * 2004-08-24 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008103636A (ja) * 2006-10-20 2008-05-01 Sumitomo Electric Ind Ltd 縦型トランジスタ、および縦型トランジスタを作製する方法
JP2014063956A (ja) * 2012-09-24 2014-04-10 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2014086698A (ja) * 2012-10-26 2014-05-12 Furukawa Electric Co Ltd:The 窒化物半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274557A (ja) * 1998-03-19 1999-10-08 Toshiba Corp p型窒化ガリウム系化合物半導体層の製造方法
JP2006066438A (ja) * 2004-08-24 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008103636A (ja) * 2006-10-20 2008-05-01 Sumitomo Electric Ind Ltd 縦型トランジスタ、および縦型トランジスタを作製する方法
JP2014063956A (ja) * 2012-09-24 2014-04-10 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2014086698A (ja) * 2012-10-26 2014-05-12 Furukawa Electric Co Ltd:The 窒化物半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393833B (zh) * 2016-03-24 2020-09-29 丰田合成株式会社 半导体装置的制造方法以及半导体装置
JP2017174990A (ja) * 2016-03-24 2017-09-28 豊田合成株式会社 半導体装置の製造方法及び半導体装置
CN107393833A (zh) * 2016-03-24 2017-11-24 丰田合成株式会社 半导体装置的制造方法以及半导体装置
JP2017174989A (ja) * 2016-03-24 2017-09-28 豊田合成株式会社 半導体装置の製造方法及び半導体装置
US10256323B2 (en) 2016-03-24 2019-04-09 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer
JP2017191918A (ja) * 2016-04-15 2017-10-19 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法
US10879349B2 (en) 2017-03-28 2020-12-29 Toyoda Goset Co., Ltd. Method for manufacturing semiconductor device and edge termination structure of semiconductor device
JP2018166150A (ja) * 2017-03-28 2018-10-25 豊田合成株式会社 半導体装置の製造方法及び半導体装置の終端構造
JP2018181891A (ja) * 2017-04-03 2018-11-15 富士電機株式会社 半導体装置および半導体装置の製造方法
US10366891B2 (en) 2017-04-03 2019-07-30 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6327378B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019079930A (ja) * 2017-10-24 2019-05-23 富士電機株式会社 GaN系半導体装置の製造方法およびGaN系半導体装置
JP7024319B2 (ja) 2017-10-24 2022-02-24 富士電機株式会社 GaN系半導体装置の製造方法およびGaN系半導体装置

Also Published As

Publication number Publication date
JP6183310B2 (ja) 2017-08-23

Similar Documents

Publication Publication Date Title
JP6183310B2 (ja) 半導体装置およびその製造方法
JP6520785B2 (ja) 半導体装置の製造方法
JP6394545B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6341077B2 (ja) 半導体装置の製造方法
US9548204B2 (en) Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage
US10256323B2 (en) Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer
US9196706B2 (en) Method for manufacturing P-type MOSFET
JP2016018888A (ja) 半導体装置およびその製造方法
US9905432B2 (en) Semiconductor device, method for manufacturing the same and power converter
JP6809330B2 (ja) 半導体装置の製造方法
JP6226004B2 (ja) 半導体装置および半導体装置の製造方法
JP2019062140A (ja) 半導体装置の製造方法
CN108574001B (zh) 半导体装置
JP2019145693A (ja) 半導体装置の製造方法
US9852925B2 (en) Method of manufacturing semiconductor device
US10153352B2 (en) Semiconductor device
JP2019197751A (ja) 半導体装置およびその製造方法
JP7024761B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP6693020B2 (ja) 半導体装置の製造方法
US9966447B2 (en) Method of manufacturing semiconductor device by plasma treatment and heat treatment, and semiconductor device
US10170564B2 (en) Manufacturing method of semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6183310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150