CN205122589U - 一种环形栅半导体功率器件 - Google Patents
一种环形栅半导体功率器件 Download PDFInfo
- Publication number
- CN205122589U CN205122589U CN201520781795.4U CN201520781795U CN205122589U CN 205122589 U CN205122589 U CN 205122589U CN 201520781795 U CN201520781795 U CN 201520781795U CN 205122589 U CN205122589 U CN 205122589U
- Authority
- CN
- China
- Prior art keywords
- drift region
- field plate
- type
- source electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开了一种环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的Trench？LDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
Description
技术领域
本实用新型涉及功率器件技术领域，尤其涉及一种环形栅半导体功率器件。
背景技术
功率LDMOS器件工艺相对简单，生产成本较低，工作频率较高，非常适合中等功率器件应用的场合，为了进一步提高器件性能，业内提出了TrenchLDMOS器件结构，有效的提高了半导体功率器件性能。传统TrenchLDMOS器件是在漂移区中部插入一层深的氧Trench层，可以有效的减小漂移区长度，降低器件导通电阻，但是器件处于关态时，电场大部分都聚集于器件表面，体内电场较小，器件容易在表面提前击穿，限制了击穿电压的进一步提高，本实用新型在此结构的基础上进行了优化设计，进一步提高了器件性能。
实用新型内容
本实用新型的目的在于提出了一种环形栅半导体功率器件，在传统的TrenchLDMOS的N型漂移区插入一层N型重掺杂多晶硅使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
为达此目的，本实用新型采用以下技术方案：
一种环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极。
其中，所述两层栅氧层呈U形，对称分布在所述场板的两侧，且所述两层栅氧层的厚度相同。
其中，所述源极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别同时连接P+N+高低结，两个所述P+N+高低结的下表面分别设置有相对所述场板对称设置的P阱区，所述P阱区与所述N型漂移区键合。
其中，所述漏极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别连接相对所述场板对称设置的N+型掺杂区，所述N+型掺杂区与所述N型漂移区键合。
其中，还包括P型衬底和埋氧层，所述埋氧层与所述下漂移区键合，所述P型衬底和所述埋氧层键合。
其中，所述N型漂移区的环形槽内设置有Trench层。
其中，所述两层栅氧层的厚度形同，均为50～80nm。
本实用新型提供的技术方案带来的有益效果：
本实用新型的环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的TrenchLDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
附图说明
图1是本实用新型提供的环形栅半导体功率器件的结构示意图。
图2是本实用新型提供的环形栅半导体功率器件当UGS<0时的电荷布局图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
参见图1和图2，图1和图2是本实用新型提供的环形栅半导体功率器件的结构示意图和当UGS<0时的电荷布局图。
在该实施例中，环形栅半导体功率器件包括源极1，漏极2和U形的N型漂移区3，其特征在于，所述N型漂移区连接所述源极1和漏极2，所述N型漂移区内插入了一层U形场板4，所述场板4将所述源极1、漏极2和N型漂移区3分隔成上漂移区和下漂移区，所述场板4与所述上漂移区和下漂移区之间设置有两层栅氧层5，所述场板4靠近源极1的一端连接栅极11。
所述场板4为N型重掺杂多晶硅。
在传统的TrenchLDMOS器件的N型漂移区3插入一层N型重掺杂多晶硅的环形场板4，该场板4的两端同时穿过器件的源极1和漏极2分别与从栅极11的电极引出的两个端子连接，在该场板的环形槽内和环形槽外形成两个相同的导通沟道，在该场板4的两侧填充有绝缘的栅氧层5，将两个导通沟道隔离开来，将器件变成了双沟道双导通器件。
该场板4采用N型重掺杂多晶硅，增强栅极的导电性能，当UGS>0时，双沟道和双通道大大增加了漂移区的电流，当栅压增加时，会在栅氧层5表面即N型漂移区3靠近场板4的一侧形成电子积累层，从而形成低阻的电流通道，提高漂移区电流，降低器件的导通电阻，其中重掺杂的N型多晶硅浓度大约为1018～1019cm-3，位于场板4内侧的上漂移区平行于P型衬底6的部分厚度约为1.5～1.7μm。
当UGS<0时，源极1和栅极11之间接入反向电压，N型重掺杂多晶硅的场板4中感应出大量的负电荷并沿场板均匀分布，N型漂移区3靠近场板4的一侧感应出大量的正电荷沿其边缘均匀分布，该正电荷为不活跃的带正电的原子，N型漂移区3不能形成导电沟道，UGS持续减小时，上漂移区和下漂移区全耗尽后会在N型漂移区3靠近场板4的一侧，即栅氧层5表面留下了大量的正电荷，而N型重掺杂的多晶硅中分布着大量的电子，根据高斯定理，栅氧层5的电场会大大提高，从而提高漂移区电场，增加器件的击穿电压。
在场板4与N型漂移区3之间起隔离作用的两层栅氧层5呈U形，对称分布在所述场板4的两侧，且所述两层栅氧层5的厚度相同，该栅氧层5为厚度50～80nm的薄SiO2层。
所述源极1的电极包括两个相对所述场板4对称设置的端子，两个所述端子分别同时连接P+N+高低结8，两个所述P+N+高低结8的下表面分别设置有相对所述场板对称设置的P阱区9，所述P阱区9与所述N型漂移区3键合。
所述漏极2的电极包括两个相对所述场板4对称设置的端子，两个所述端子对应连接两个相对所述场板4对称设置的N+型掺杂区10，所述N+型掺杂区10与所述N型漂移区3键合。
当UGS＝0时，源极1和漏极2形成一个背靠背的PN结，N形漂移区没有自由电子形成导电沟道，器件不能产生电流，即使加上UDS而且不论极性如何，总有一个PN结处于反偏状态，器件不能导通，这时漏极电流iD≈0；
UGS>0时，随着栅压的增加，会在N型漂移区3靠近场板4的一侧，即栅氧层5表面形成电子积累层从而形成低阻的电流通道，加上UDS之后器件导通，随着UDS的增大，漏极电流随之增大。
所述栅极11的电极包括两个端子，所述端子分别连接所述场板4的两端。场板4将N型漂移区3分成上漂移区和下漂移区，在上漂移区和下漂移区的一端形成相对所述场板4对称设置的P+N+高低结8，两个所述P+N+高低结8分别连接源极1的金属电极的两个导电端子，在上漂移区和下漂移区的另一端形成相对所述场板4对称设置的N+型掺杂区11，两个所述N+型掺杂区10分别连接漏极2的金属电极的两个导电端子。
该器件还包括P型衬底6和埋氧层7，所述埋氧层7与所述下漂移区键合，所述P型衬底6和所述埋氧层7键合。埋氧层7将器件与其他器件隔离开来，保护器件的性能不受干扰。
N型漂移区3的环形槽内设置有Trench层12。该Trench层12为SiO2，Trench层12与栅氧层5连通共同构成绝缘结构，保护器件内部结构之间互不干扰。
综上，本实用新型的环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的TrenchLDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。
Claims (7)
1.一种环形栅半导体功率器件，其特征在于，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极。
2.根据权利要求1所述的器件，其特征在于，所述两层栅氧层呈U形，对称分布在所述场板的两侧，且所述两层栅氧层的厚度相同。
3.根据权利要求1所述的器件，其特征在于，所述源极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别同时连接P+N+高低结，两个所述P+N+高低结的下表面分别设置有相对所述场板对称设置的P阱区，所述P阱区与所述N型漂移区键合。
4.根据权利要求1所述的器件，其特征在于，所述漏极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别连接相对所述场板对称设置的N+型掺杂区，所述N+型掺杂区与所述N型漂移区键合。
5.根据权利要求1所述的器件，其特征在于，还包括P型衬底和埋氧层，所述埋氧层与所述下漂移区键合，所述P型衬底和所述埋氧层键合。
6.根据权利要求1所述的器件，其特征在于，所述N型漂移区的环形槽内设置有Trench层。
7.根据权利要求1所述的器件，其特征在于，所述两层栅氧层的厚度形同，均为50～80nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520781795.4U CN205122589U (zh) | 2015-10-10 | 2015-10-10 | 一种环形栅半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520781795.4U CN205122589U (zh) | 2015-10-10 | 2015-10-10 | 一种环形栅半导体功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205122589U true CN205122589U (zh) | 2016-03-30 |
Family
ID=55578170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520781795.4U Active CN205122589U (zh) | 2015-10-10 | 2015-10-10 | 一种环形栅半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205122589U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185819B (zh) * | 2015-10-10 | 2018-05-29 | 工业和信息化部电子第五研究所华东分所 | 一种环形栅半导体功率器件和制备方法 |
-
2015
- 2015-10-10 CN CN201520781795.4U patent/CN205122589U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185819B (zh) * | 2015-10-10 | 2018-05-29 | 工业和信息化部电子第五研究所华东分所 | 一种环形栅半导体功率器件和制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683403B (zh) | 一种沟槽栅电荷存储型igbt | |
| CN108198851A (zh) | 一种具有增强载流子存储效应的超结igbt | |
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| CN209183552U (zh) | 一种复合栅双极型晶体管器件 | |
| CN105932042A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN103035641A (zh) | 半导体装置 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN103325835B (zh) | 一种具有结型场板的soi功率ldmos器件 | |
| CN105185819A (zh) | 一种环形栅半导体功率器件和制备方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN205122589U (zh) | 一种环形栅半导体功率器件 | |
| CN102157550B (zh) | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN201374335Y (zh) | 集成纵向沟道soi ldmos器件单元 | |
| CN103035714A (zh) | 超级结mosfet的元胞结构 | |
| CN106992208A (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 | |
| CN202058737U (zh) | 具有p埋层的横向沟道soi ligbt器件单元 | |
| CN208444842U (zh) | 一种绝缘栅底场效应管 | |
| CN202018966U (zh) | 具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN201904342U (zh) | 一种中压大电流n通道增强型功率mos管 | |
| CN102169893B (zh) | 一种具有p埋层的横向沟道soi ligbt器件单元 | |
| CN203179895U (zh) | 一种具有场截止结构的igbt | |
| CN105140279B (zh) | 具备载流子存储的平面栅igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |