CN207425862U - 一种基于深槽工艺的高压分离栅器件结构 - Google Patents
一种基于深槽工艺的高压分离栅器件结构 Download PDFInfo
- Publication number
- CN207425862U CN207425862U CN201721121071.2U CN201721121071U CN207425862U CN 207425862 U CN207425862 U CN 207425862U CN 201721121071 U CN201721121071 U CN 201721121071U CN 207425862 U CN207425862 U CN 207425862U
- Authority
- CN
- China
- Prior art keywords
- type
- conduction type
- conductive
- source
- interarea
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提出一种基于深槽工艺的高压分离栅器件结构，第一导电类型外延层位于第一导电类型衬底上且邻接，第一导电类型外延层内设有沟槽，第一导电类型源区和第二导电类型第一阱区位于沟槽两侧且邻接，且第一导电类型源区设于第二导电类型第一阱区内，且沟槽内填充有源极导电多晶硅和位于其上方的栅极导电多晶硅，源极导电多晶硅的外圈设有源极氧化层，栅极导电多晶硅的两侧设有栅氧化层，其特征在于，沟槽下方设有第二导电类型第二阱区，所述第二导电类型第二阱区设于第一导电类型外延层内；本实用新型通过在沟槽下方的第一导电类型外延层内设置第二导电类型阱区，能有效提高器件的耐高压特性，适应范围广，安全可靠。
Description
技术领域
本发明涉及一种分离栅MOSFET器件结构，尤其一种基于深槽工艺的高压分离栅MOSFET器件结构，属于MOSFET技术领域。
背景技术
金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。目前，普通分离栅MOSFET结构为实现源极导电多晶硅（source poly）和栅极导电多晶硅（gatepoly）的隔离，使栅极导电多晶硅延伸到漂移区，并在栅极和底部的漏极中间通过接地的源区达到屏蔽的作用，这种器件结构可以获得很低的栅漏电容Cgd（或者说是栅漏电荷Qgd），提高器件的工作速度，降低开关损耗，如图1所示，为现有普通分离栅MOSFET器件的剖面结构示意图；
但是对于分离栅MOS器件来说，器件的耐压能力有限，限制了分离栅器件的适用范围，因此，设计一款适用于高压器件的分离栅器件是非常必要的。
发明内容
本发明的目的在于克服现有分离栅MOSFET器件缺点的基础上，提出一种基于深槽工艺的高压分离栅MOSFET器件结构，通过在深沟槽下方的第一导电类型外延层内设置第二导电类型阱区，能有效提高器件的耐高压特性，适应范围广，安全可靠。
为实现以上技术目的，本实用新型的技术方案是：一种基于深槽工艺的高压分离栅MOSFET器件结构，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区由若干个MOSFET器件单元体并联而成，所述MOSFET器件单元体包括半导体基板，所述半导体基板具有两个相对应的主面，两个主面包括第一主面以及与第一主面相对应的第二主面，第一主面与第二主面间包括第一导电类型外延层与第一导电类型衬底，所述第一导电类型衬底位于第一导电类型外延层的下方且邻接，所述第一主面为第一导电类型外延层的上表面，所述第二主面为第一导电类型衬底的下表面，所述第一导电类型外延层表面设有第二导电类型第一阱区，所述第二导电类型第一阱区内设有若干个均匀分布的沟槽，所述沟槽从第二导电类型第一阱区的表面沿着第一主面指向第二主面的方向延伸到第一导电类型外延层内，且沟槽内填充有源极导电多晶硅和栅极导电多晶硅，所述栅极导电多晶硅位于源极导电多晶硅的上方，且所述源极导电多晶硅的外圈设有源极氧化层，所述栅极导电多晶硅的两侧设有栅氧化层，所述第二导电类型第一阱区内设有两个第一导电类型源区，所述第一导电类型源区与沟槽邻接，所述半导体基板的第一主面上设有绝缘介质层，所述绝缘介质层内设有接触孔，所述绝缘介质层上设有源极金属，所述源极金属通过接触孔与第二导电类型第一阱区及第一导电类型源区欧姆接触，所述源极金属与源极导电多晶硅电连接，其特征在于，所述沟槽下方设有第二导电类型第二阱区，所述第二导电类型第二阱区设于第一导电类型外延层内。
进一步地，所述第二导电类型第二阱区的深度为10~30μm，宽度为0.5~5μm。
进一步地，所述第二导电类型第二阱区是浮空的，不需要接金属。
进一步地，所述源极金属和栅极导电多晶硅之间通过绝缘介质层隔开，所述栅极导电多晶硅与栅极金属电连接，所述栅极金属设置在绝缘介质层上。
进一步地，对于N型半导体器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型半导体器件，第一导电类型为P型导电，第二导电类型为N型导电。
从以上描述可以看出，本实用新型的有益效果在于：对于高压分离栅器件，本实用新型通过在沟槽下方的第一导电外延层内设置第二导电类型阱区，相当于在分离栅器件的基础上增加了超结结构，在不影响分离栅器件的参数特性（即保证器件很低的栅漏电容Cgd，降低器件的开关损耗）的基础上，进一步地提高了器件的耐压能力，适应范围广，安全可靠。
附图说明
图1为现有技术的分离栅MOSFET单元体的剖面结构示意图。
图2为本实用新型的分离栅MOSFET单元体的剖面结构示意图。
附图说明：1-第一导电类型衬底、2-第一导电类型外延层、3-沟槽、4-源极氧化层、5-源极导电多晶硅、6-栅极导电多晶硅、7-栅氧化层、8-第二导电类型第一阱区、9-第一导电类型源区、10-绝缘介质层、11-接触孔、12-源极金属、13-第二导电类型第二阱区、14-漏极金属、001-第一主面、002-第二主面。
具体实施方式
下面结合具体附图对本实用新型作进一步说明。
根据附图2所述，为了能有效提高高压分离栅器件的耐高压特性，提高适应范围，本实用新型提出了一种基于深槽工艺的高压分离栅MOSFET器件结构，以N型深沟槽高压分离栅MOSFET器件为例，第一导电类型为N型导电，第二导电类型为P型导电，一种基于深槽工艺的高压分离栅MOSFET器件结构，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区由若干个MOSFET器件单元体并联而成，所述MOSFET器件单元体包括半导体基板，所述半导体基板具有两个相对应的主面，两个主面包括第一主面001以及与第一主面001相对应的第二主面002，第一主面001与第二主面002间包括第一导电类型外延层2与第一导电类型衬底1，所述第一导电类型衬底1位于第一导电类型外延层2的下方且邻接，所述第一主面001为第一导电类型外延层2的上表面，所述第二主面002为第一导电类型衬底1的下表面，所述第一导电类型外延层2表面设有第二导电类型第一阱区8，所述第二导电类型第一阱区8内设有若干个均匀分布的沟槽3，所述沟槽3从第二导电类型第一阱区8的表面沿着第一主面001指向第二主面002的方向延伸到第一导电类型外延层2内，且沟槽3内填充有源极导电多晶硅5和栅极导电多晶硅6，所述栅极导电多晶硅6位于源极导电多晶硅5的上方，且所述源极导电多晶硅5的外圈设有源极氧化层4，所述栅极导电多晶硅6的两侧设有栅氧化层7，所述第二导电类型第一阱区8内设有两个第一导电类型源区9，所述第一导电类型源区9与沟槽3邻接，所述半导体基板的第一主面001上设有绝缘介质层10，所述绝缘介质层10内设有接触孔11，所述绝缘介质层10上设有源极金属12，所述源极金属12通过接触孔11与第二导电类型第一阱区8及第一导电类型源区9欧姆接触，所述源极金属12与源极导电多晶硅5电连接，所述源极金属12和栅极导电多晶硅6之间通过绝缘介质层10隔开，所述栅极导电多晶硅6与栅极金属电连接，所述栅极金属设置在绝缘介质层10上，其特征在于，所述沟槽3下方设有第二导电类型第二阱区13，所述第二导电类型第二阱区13设于第一导电类型外延层2内，所述第二导电类型第二阱区13的深度为10~30μm，宽度为0.5~5μm，且第二导电类型第二阱区13是浮空的，不需要接金属。
本实用新型的特点在于，在分离栅MOSFET器件结构的基础上设置类似超结结构，即在N型外延层2内的沟槽3下方设置P型第二阱区13，P型阱区与N型外延层交替排布，形成类似超结结构；当器件承受耐压时，在漏极金属14上加高电压，源极金属12与栅极金属接地，P型第二阱区13的存在有效增强了其周围N型外延层2的耗尽，耗尽区域向各个方面延伸，包括水平方向，随着漏极金属14上电压的增加，相邻两个沟槽3底部下方所产生的耗尽层在水平方向逐渐相连，形成横向电场，有效提高了器件的耐压能力；该器件结构在不影响分离栅器件特性的基础上，有效提高了器件的耐压特性，适应范围广（200V~700V的高压MOS器件），安全可靠。
以上对本实用新型及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本实用新型创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于实用新型的保护范围。
Claims (5)
1.一种基于深槽工艺的高压分离栅MOSFET器件结构，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区由若干个MOSFET器件单元体并联而成，所述MOSFET器件单元体包括半导体基板，所述半导体基板具有两个相对应的主面，两个主面包括第一主面（001）以及与第一主面（001）相对应的第二主面（002），第一主面（001）与第二主面（002）间包括第一导电类型外延层（2）与第一导电类型衬底（1），所述第一导电类型衬底（1）位于第一导电类型外延层（2）的下方且邻接，所述第一主面（001）为第一导电类型外延层（2）的上表面，所述第二主面（002）为第一导电类型衬底（1）的下表面，所述第一导电类型外延层（2）表面设有第二导电类型第一阱区（8），所述第二导电类型第一阱区（8）内设有若干个均匀分布的沟槽（3），所述沟槽（3）从第二导电类型第一阱区（8）的表面沿着第一主面（001）指向第二主面（002）的方向延伸到第一导电类型外延层（2）内，且沟槽（3）内填充有源极导电多晶硅（5）和栅极导电多晶硅（6），所述栅极导电多晶硅（6）位于源极导电多晶硅（5）的上方，且所述源极导电多晶硅（5）的外圈设有源极氧化层（4），所述栅极导电多晶硅（6）的两侧设有栅氧化层（7），所述第二导电类型第一阱区（8）内设有两个第一导电类型源区（9），所述第一导电类型源区（9）与沟槽（3）邻接，所述半导体基板的第一主面（001）上设有绝缘介质层（10），所述绝缘介质层（10）内设有接触孔（11），所述绝缘介质层（10）上设有源极金属（12），所述源极金属（12）通过接触孔（11）与第二导电类型第一阱区（8）及第一导电类型源区（9）欧姆接触，所述源极金属（12）与源极导电多晶硅（5）电连接，其特征在于，所述沟槽（3）下方设有第二导电类型第二阱区（13），所述第二导电类型第二阱区（13）设于第一导电类型外延层（2）内。
2.根据权利要求1所述的一种基于深槽工艺的高压分离栅MOSFET器件结构，其特征在于：所述第二导电类型第二阱区（13）的深度为10~30μm，宽度为0.5~5μm。
3.根据权利要求1所述的一种基于深槽工艺的高压分离栅MOSFET器件结构，其特征在于：所述第二导电类型第二阱区（13）是浮空的，不需要接金属。
4.根据权利要求1所述的一种基于深槽工艺的高压分离栅MOSFET器件结构，其特征在于：所述源极金属（12）和栅极导电多晶硅（6）之间通过绝缘介质层（10）隔开，所述栅极导电多晶硅（6）与栅极金属电连接，所述栅极金属设置在绝缘介质层（10）上。
5.根据权利要求1所述的一种基于深槽工艺的高压分离栅MOSFET器件结构，其特征在于：对于N型半导体器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型半导体器件，第一导电类型为P型导电，第二导电类型为N型导电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721121071.2U CN207425862U (zh) | 2017-09-01 | 2017-09-01 | 一种基于深槽工艺的高压分离栅器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721121071.2U CN207425862U (zh) | 2017-09-01 | 2017-09-01 | 一种基于深槽工艺的高压分离栅器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207425862U true CN207425862U (zh) | 2018-05-29 |
Family
ID=62315617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721121071.2U Active CN207425862U (zh) | 2017-09-01 | 2017-09-01 | 一种基于深槽工艺的高压分离栅器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207425862U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021082159A1 (zh) * | 2019-10-28 | 2021-05-06 | 苏州东微半导体有限公司 | 半导体功率器件终端结构 |
-
2017
- 2017-09-01 CN CN201721121071.2U patent/CN207425862U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021082159A1 (zh) * | 2019-10-28 | 2021-05-06 | 苏州东微半导体有限公司 | 半导体功率器件终端结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
| CN103733344B (zh) | 半导体装置 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| WO2018164817A1 (en) | Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands | |
| US9825158B2 (en) | Insulated gate bipolar transistor | |
| CN108352402A (zh) | 半导体装置和半导体装置的制造方法 | |
| CN105633137B (zh) | 一种槽栅功率mosfet器件 | |
| JP2015523723A (ja) | 高電圧接合型電界効果トランジスタ | |
| US8829563B2 (en) | Power semiconductor device and method for manufacturing such a power semiconductor device | |
| JP2014135367A (ja) | 半導体装置 | |
| CN108604603A (zh) | 功率半导体装置 | |
| CN103681826A (zh) | 功率用半导体元件 | |
| CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
| CN104091824B (zh) | 半导体装置 | |
| CN109148591A (zh) | 一种集成肖特基二极管的碳化硅槽栅mos器件 | |
| CN109166923A (zh) | 一种屏蔽栅mosfet | |
| CN109087952A (zh) | 具有低比导通电阻的分离栅vdmos器件及制造方法 | |
| CN207425862U (zh) | 一种基于深槽工艺的高压分离栅器件结构 | |
| CN107799602A (zh) | 能节省终端面积的屏蔽栅mosfet器件及其制备方法 | |
| CN208045509U (zh) | 低漏电流深沟槽功率mos器件 | |
| CN110534558A (zh) | 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| US9356100B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |