CN109166923A - 一种屏蔽栅mosfet - Google Patents
一种屏蔽栅mosfet Download PDFInfo
- Publication number
- CN109166923A CN109166923A CN201810991157.3A CN201810991157A CN109166923A CN 109166923 A CN109166923 A CN 109166923A CN 201810991157 A CN201810991157 A CN 201810991157A CN 109166923 A CN109166923 A CN 109166923A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- gate electrode
- cellular
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 129
- 230000001413 cellular effect Effects 0.000 claims abstract description 96
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000003068 static effect Effects 0.000 abstract description 7
- 238000006073 displacement reaction Methods 0.000 abstract description 5
- 230000024241 parasitism Effects 0.000 abstract description 5
- 238000011982 device technology Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种屏蔽栅MOSFET，属于半导体功率器件技术领域。器件包括从下至上依次层叠设置的漏极、衬底、漂移区和金属化源极，在漂移区中设置有工作元胞区和泄流元胞区；泄流元胞区位于工作元胞旁侧，由于其不含有源极区，并且泄流元胞中屏蔽栅电极与金属化源极之间具有电阻R，使得器件动态过程中泄流元胞区的屏蔽栅电极和漂移区构成电容CDS1与电阻R形成RC回路，产生位移电流，以此使得泄流元胞相比工作元胞的静态雪崩击穿电压更低，从而将雪崩击穿点固定在泄流元胞处，故使得雪崩电流将通过泄流元胞上方的源电极流出，同时因为不存在寄生BJT，故完全杜绝了寄生BJT导通的可能性。因此，本发明能够避免寄生BJT开启所造成的二次击穿，有效提高了器件的可靠性。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种屏蔽栅MOSFET。
背景技术
DC/DC研究人员一直面临着提高效率和功率密度的挑战。而功率MOSFET技术的不断进步帮助他们得以实现这一目标。导通阻抗Rds(on)和栅极电荷Qg中，一般总是一个减小则另一个增大，故功率MOSFET设计人员必须考虑到二者之间的权衡。而屏蔽栅MOSFET(Shielded Gate Trench MOSFET)作为一种基于传统沟槽式MOSFET(U-MOSFET)的改进型MOSFET，可以做到减小Rds(on)的同时不影响Qg。相比U-MOSFET，屏蔽栅MOSFET的开关速度更快，开关损耗更低；同时，屏蔽栅MOSFET利用其屏蔽栅多晶层作为“体内场板”来降低漂移区的电场，由此获得了更高的击穿电压。
功率DMOS在电路应用中，当其漏极电压变化率(dv/dt)过大、漏极电压过冲过高时，会带来可靠性问题，甚至造成器件失效。这是因为漏源之间存在PN结势垒电容(CDS)，而漏极电压的变化会造成CDS的充放电，以N沟道器件为例，其中的空穴电流将流经N+源区下方的P-body区到达P+接触区，将在寄生BJT的基区电阻Rb上产生正向压降。当漏极电压过冲过高时，还有可能发生漏源PN结的雪崩击穿，雪崩电流和CDS充放电电流叠加在一起，将使寄生BJT基区电阻Rb上的正向压降更高，如果产生的压降大于寄生BJT的正向导通压降时，寄生BJT的发射极正偏，进入正向放大工作区，可能会造成器件的热烧毁。屏蔽栅MOSFET作为一类功率DMOS器件，在动态过程中也必然需要考虑由于dv/dt过大、漏极电压过冲过高带来的失效问题。
发明内容
鉴于上文所述，本发明的目的在于提供一种防止寄生双极型晶体管BJT开启的一种屏蔽栅MOSFET。通过在传统屏蔽栅MOSFET工作元胞旁侧设置不具有源极区的泄流元胞，并在泄流元胞中屏蔽栅电极与金属化源极之间引入电阻R，使得器件动态过程中泄流元胞区的屏蔽栅电极和漂移区构成电容CDS1与电阻R形成RC回路，产生位移电流，以此抬高屏蔽栅电位，从而将雪崩击穿点固定在泄流元胞处，以此防止寄生BJT开启。
本发明采用的技术方案如下：
一种屏蔽栅MOSFET，包括从下至上依次层叠设置的金属化漏极1、第一导电类型半导体衬底2。第一导电类型半导体漂移区3和金属化源极12；其特征在于，第一导电类型半导体漂移区3中设置有工作元胞区和泄流元胞区；
所述工作元胞区包括：第二导电类型半导体体区一4、第一导电类型半导体重掺杂源区一5、第二导电类型半导体重掺杂接触区一6、第一屏蔽栅结构和第一控制栅结构；所述第二导电类型半导体体区一4设置在第一导电类型半导体漂移区3顶层两侧；所述第一导电类型半导体重掺杂源区一5和第二导电类型半导体重掺杂接触区一6并排设置在第二导电类型半导体体区一4的顶层并且与其上方的金属化源极12相接触；所述第一控制栅结构设置在第一屏蔽栅结构的上方且二者均设置在两侧的第二导电类型半导体体区一4之间的第一沟槽7内部，所述第一沟槽7自器件顶层垂直穿入第一导电类型半导体漂移区3中；所述第一控制栅结构包括第一控制栅电极10及其周围的控制栅介质层11，所述第一控制栅电极10的深度大于第二导电类型半导体体区一4的结深，第一控制栅电极10通过控制栅介质层11与其上方的金属化源极12以及其周侧的第二导电类型半导体体区一4和第一导电类型半导体重掺杂源区一5相接触；所述第一屏蔽栅结构包括第一屏蔽栅电极9及其周围的第一屏蔽栅介质层8；所述第一屏蔽栅电极9的深度小于第一导电类型半导体漂移区3的结深，第一屏蔽栅电极9通过第一屏蔽栅介质层8与其上方的第一控制栅电极10以及其周侧的第一导电类型半导体漂移区3相接触；
所述泄流元胞区包括：第二导电类型半导体体区二41、第二导电类型半导体重掺杂接触区二61和第二屏蔽栅结构；所述第二导电类型半导体体区二41设置在第一导电类型半导体漂移区3顶层两侧；所述第二导电类型半导体重掺杂接触区二61设置在第二导电类型半导体体区二41的顶层；第二导电类型半导体体区二41和第二导电类型半导体重掺杂接触区二61与其上方的金属化源极12相接触；所述第二屏蔽栅结构设置在两侧的第二导电类型半导体体区二41之间的第二沟槽71内部，所述第二沟槽71自器件顶层垂直穿入第一导电类型半导体漂移区3中；所述第二屏蔽栅结构包括第二屏蔽栅电极91及其周围的第二屏蔽栅介质层81；第二屏蔽栅电极91的深度小于第一导电类型半导体漂移区3的结深，第二屏蔽栅电极91通过第二屏蔽栅介质层81与其上方的金属化源极12、周侧的第二导电类型半导体体区二41和第一导电类型半导体漂移区3相接触；工作元胞区的第一屏蔽栅电极9与金属化源极12等电位，泄流元胞区的第二屏蔽栅电极91与金属化源极12之间具有电阻。
进一步地，所述电阻能够在器件动态过程中与泄流元胞区的第二屏蔽栅电极91和第一导电类型半导体漂移区3所构成的电容CDS1形成RC回路。
进一步地，所述电阻具体通过在泄流元胞的第二屏蔽栅电极91的多晶走线末端与金属化源极12之间增加多晶硅区或者金属区来实现，或者在第二屏蔽栅电极91的上表面设置多晶硅区13或者金属区，所述多晶硅区13或者金属区的上方通过介质层与金属化源极12隔离。
进一步地，所述第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体，此时形成N沟道MOSFET，或者第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体，此时形成P沟道MOSFET。
进一步地，任意两个相邻两个泄流元胞区之间至少间隔一个工作元胞。
进一步地，所述第二屏蔽栅结构包括相互独立的第一分裂屏蔽栅电极911、第二分裂屏蔽栅电极912和设置在第一分裂屏蔽栅电极911及第二分裂屏蔽栅电极912周围的第二屏蔽栅介质层81；第一分裂屏蔽栅电极911设置在第二分裂屏蔽栅电极912的上方，第一分裂屏蔽栅电极911与第二分裂屏蔽栅电极912之间直接接触或者通过介质层相隔离，并且第一分裂屏蔽栅电极911的深度大于第二导电类型半导体体区二41的结深。
进一步地，所述第二导电类型半导体体区一4的掺杂浓度等于第二导电类型半导体体区二41。
进一步地，所述第二导电类型半导体体区4的结深等于第二导电类型半导体体区41的结深。
进一步地，本发明器件所用半导体的材料为硅、碳化硅、砷化镓、磷化铟或锗硅半导体材料。
本发明的原理及有益效果具体如下：
本发明通过在传统屏蔽栅MOSFET的工作元胞旁侧设置泄流元胞，泄流元胞中不含有源极区且并在泄流元胞中屏蔽栅电极与金属化源极之间引入电阻，电阻在器件动态过程中能够与泄流元胞区的第二屏蔽栅电极和第一导电类型半导体漂移区所构成的电容CDS1形成RC回路，产生位移电流。由于位移电流的存在，降低了屏蔽栅对N型漂移区的横向辅助耗尽作用，使得泄流元胞相比工作元胞的静态雪崩击穿电压更低，从而将雪崩击穿点固定在泄流元胞处，因此雪崩电流将通过泄流元胞上方的源电极流出；但由于泄流元胞中不含有源极区，相应也就不存在寄生BJT，这样就完全杜绝了寄生BJT导通的可能性。因此，本发明能够避免寄生BJT开启所造成的二次击穿，有效提高了器件的可靠性。
附图说明
图1是传统屏蔽栅MOSFET的元胞剖面示意图。
图2是本发明实施例1提供的一种屏蔽栅MOSFET的元胞剖面示意图，其中，Ⅰ表示工作元胞区，Ⅱ表示泄流元胞区。
图3是本发明实施例2提供的一种屏蔽栅MOSFET的元胞剖面示意图，其中，Ⅰ表示工作元胞区，Ⅱ表示泄流元胞区。
图4是本发明实施例2提供的一种屏蔽栅MOSFET中工作元胞和泄流元胞的版图布局示意图，其中，Ⅰ表示工作元胞区，Ⅱ表示泄流元胞区，工作元胞区和泄流元胞区的数目比为1∶1。
图5是图4所示版图布局中沿AA’线的剖面示意图。
图6是图4所示版图布局中沿BB’线的剖面示意图。
图7是本发明实施例3提供的一种屏蔽栅MOSFET的元胞剖面示意图，其中，Ⅰ表示工作元胞区，Ⅱ表示泄流元胞区。
图中，1为金属化漏极，2为第一导电类型半导体衬底，3为第一导电类型半导体漂移区，4为第二导电类型半导体体区一，41为第二导电类型半导体体区二，5为第一导电类型半导体源极区一，51为第一导电类型半导体源极区二，6为第二导电类型半导体接触区一，61为第二导电类型半导体接触区二，7为第一沟槽，71为第二沟槽，8为第一屏蔽栅介质层，81为第二屏蔽栅介质层，9为第一屏蔽栅电极，91为第二屏蔽栅电极，911为第一分裂屏蔽栅电极，912为第二分裂屏蔽栅电极，10为第一控制栅电极，11为控制栅介质层，12为金属化源极，13为多晶硅区。
具体实施方式
为了使得所属领域技术人员能够更加清楚本发明方案及原理，下面结合附图和具体实施例进行详细描述。本发明的内容不局限于任何具体实施例，也不代表是最佳实施例，本领域技术人员所熟知的一般替代也涵盖在本发明的保护范围内。
实施例1；
本实施例提供一种屏蔽栅MOSFET，如图2所示，包括从下至上依次层叠设置的金属化漏极1、第一导电类型半导体衬底2。第一导电类型半导体漂移区3和金属化源极12；其特征在于，第一导电类型半导体漂移区3中设置有工作元胞区和泄流元胞区；
所述工作元胞区包括：第二导电类型半导体体区一4、第一导电类型半导体重掺杂源区一5、第二导电类型半导体重掺杂接触区一6、第一屏蔽栅结构和第一控制栅结构；所述第二导电类型半导体体区一4设置在第一导电类型半导体漂移区3顶层两侧；所述第一导电类型半导体重掺杂源区一5和第二导电类型半导体重掺杂接触区一6并排设置在第二导电类型半导体体区一4的顶层并且与其上方的金属化源极12相接触；所述第一控制栅结构设置在第一屏蔽栅结构的上方且二者均设置在两侧的第二导电类型半导体体区一4之间的第一沟槽7内部，所述第一沟槽7自器件顶层垂直穿入第一导电类型半导体漂移区3中；所述第一控制栅结构包括第一控制栅电极10及其周围的控制栅介质层11，所述第一控制栅电极10的深度大于第二导电类型半导体体区一4的结深，第一控制栅电极10通过控制栅介质层11与其上方的金属化源极12以及其周侧的第二导电类型半导体体区一4和第一导电类型半导体重掺杂源区一5相接触；所述第一屏蔽栅结构包括第一屏蔽栅电极9及其周围的第一屏蔽栅介质层8；所述第一屏蔽栅电极9的深度小于第一导电类型半导体漂移区3的结深，第一屏蔽栅电极9通过第一屏蔽栅介质层8与其上方的第一控制栅电极10以及其周侧的第一导电类型半导体漂移区3相接触；
所述泄流元胞区包括：第二导电类型半导体体区二41、第二导电类型半导体重掺杂接触区二61和第二屏蔽栅结构；所述第二导电类型半导体体区二41设置在第一导电类型半导体漂移区3顶层两侧；所述第二导电类型半导体重掺杂接触区二61设置在第二导电类型半导体体区二41的顶层；第二导电类型半导体体区二41和第二导电类型半导体重掺杂接触区二61与其上方的金属化源极12相接触；所述第二屏蔽栅结构设置在两侧的第二导电类型半导体体区二41之间的第二沟槽71内部，所述第二沟槽71自器件顶层垂直穿入第一导电类型半导体漂移区3中；所述第二屏蔽栅结构包括第二屏蔽栅电极91及其周围的第二屏蔽栅介质层81；第二屏蔽栅电极91的深度小于第一导电类型半导体漂移区3的结深，第二屏蔽栅电极91通过第二屏蔽栅介质层81与其上方的金属化源极12、周侧的第二导电类型半导体体区二41和第一导电类型半导体漂移区3相接触；工作元胞区的第一屏蔽栅电极9与金属化源极12等电位，泄流元胞区的第二屏蔽栅电极91的上表面还设置有多晶硅区13，多晶硅区13的存在可以第二屏蔽栅电极91与金属化源极12之间引入电阻，通过调整多晶硅区的掺杂浓度来改变其电阻率，其余实施例中多晶硅区13也可以采用金属区来实现。
本实施例中泄流元胞区不存在控制栅电极，第二屏蔽栅电极91直接延伸到第二导电类型半导体体区41中，这是因为泄流元胞区中无N+源区，即使存在控制栅电极也不具备开启功能，因此可省略控制栅电极，通过合理调整第二屏蔽栅电极91的物理尺寸和掺杂浓度来达到本发明的效果。
下面结合实施例对本发明器件的工作原理进行详细说明：
在此以N沟道器件为例，在N沟道器件原理公开的基础上，本领域技术人员应当能够轻易得知P沟道器件的工作原理。
当金属化源极12接低电位，金属化漏极1接高电位，控制栅电极10接高电位时，本实施例屏蔽栅MOSFET中工作元胞区处于正向导通状态，此时第一屏蔽栅电极9与金属化源极12的电位相同。当施加在第一控制栅电极10上的正偏电压达到阈值电压时，在P型体区4中靠近第一沟槽7的侧壁形成反型沟道。因此，电子作为载流子从重掺杂N+源区5经过P型体区4中的反型沟道注入N型漂移区3，形成正向导通电流。
当金属化源极12接低电位，金属化漏极1接高电位，控制栅电极10接低电位，本实施例屏蔽栅MOSFET工作元胞区和泄流元胞区均处于反向阻断状态，此时屏蔽栅电极9、91与金属化源极12电位相同。由于屏蔽栅电极9、91接低电位，N型漂移区3与金属化漏极1电位相同，因此N型漂移区3与屏蔽栅电极9、91之间将分别产生横向电场用以横向辅助耗尽N型漂移区3，这样增大了横向电场的斜率，减小了纵向电场的斜率，使得纵向电场与耗尽区所围面积增大，提高了元胞的静态击穿电压。
当本实施例屏蔽栅MOSFET处在动态过程中，当器件发生静态雪崩击穿时，泄流元胞的第二屏蔽栅电极91与第N型漂移区3构成的电容CDS1将与外加电阻形成RC回路，产生位移电流，位移电流从屏蔽栅流经电阻，会在电阻的两端产生电势差，抬升第二屏蔽栅电极91的电位，从而降低第二屏蔽栅电极91对N型漂移区的横向辅助耗尽作用，减小了横向电场的斜率，提高了纵向电场的斜率，使得纵向电场与耗尽区所围面积减小，降低了泄流元胞的静态击穿电压。由于泄流元胞区中静态雪崩击穿电压低于工作元胞区的静态雪崩击穿电压，静态雪崩击穿点将被限定在泄流元胞处，同时由于泄流元胞区的P型体区二41内部没有设置N+源极区5，故不存在寄生BJT。因此当雪崩电流流经泄流元胞时，不会造成寄生BJT开启，由此防止了寄生BJT开启所造成的二次击穿。
实施例2：
本实施例提供一种屏蔽栅MOSFET，如图3所示，本实施例相比实施例1的区别在于：泄流元胞中第二屏蔽栅电极91可以设计为两个相互独立的第一分裂屏蔽栅电极911和第二分裂屏蔽栅电极912，第一分裂屏蔽栅电极911设置在第二分裂屏蔽栅电极912的上方，并且第一分裂屏蔽栅电极911的深度大于第二导电类型半导体体区二41的结深。此时泄流元胞的第二屏蔽栅电极91与金属化源极12之间的电阻通过器件版图设计实现，具体方法是在泄流元胞的屏蔽栅电极91的多晶走线末端与金属化源极12之间增加多晶区13或者金属电阻，以实现本发明的功能。本实施例中第一分裂屏蔽栅电极911结构上相当于工作元胞区中第一控制栅电极10，但由于泄流元胞区中不存在源区，故第一分裂屏蔽栅电极911并不具备开启功能，第一分裂屏蔽栅电极911和第二分裂屏蔽栅电极912之间可采用介质层相隔离，其工作原理与实施例1相近。
本发明泄流元胞区可以间隔一个或多个工作元胞区，即工作元胞与泄流元胞的数目比可以为1∶1或n∶1n>1，n的数目本领域技术人员具体可依据器件所需的导通电阻和电流能力进行设计。如图4所示提供了一种基于本发明实施例的器件版图布局，具体是工作元胞区和泄流元胞区的数目比为1∶1即工作元胞和泄流元胞交替设置情况下的版图布局，其中泄流元胞的AA’剖面示意图如图5所示，第二屏蔽栅电极91与金属化源极12之间还间隔着一层多晶硅区13来实现在第二屏蔽栅电极91和金属化源极12之间引入多晶电阻，在其余实施例中也可以采用金属电阻；工作元胞的BB’剖面示意图如图6所示，第一屏蔽栅电极9与金属化源极12直接通过接触孔连接。
实施例3：
本实施例提供一种屏蔽栅MOSFET，如图7所示，本实施例相比实施例1的区别在于：泄流元胞的第二屏蔽栅电极91可以设计为两个相互独立的第一分裂屏蔽栅电极911和第二分裂屏蔽栅电极912，第一分裂屏蔽栅电极911设置在第二分裂屏蔽栅电极912的上表面，并且第一分裂屏蔽栅电极911的深度大于第二导电类型半导体体区二41的结深。其中第一分裂屏蔽栅电极911结构上相当于工作元胞区中第一控制栅电极10，但由于泄流元胞区中不存在源区，故第一分裂屏蔽栅电极911并不具备开启功能，也正是因为这样，第一分裂屏蔽栅电极911和第二分裂屏蔽栅电极912可直接相接触，其工作原理与实施例1相近。
以上结合附图对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。
Claims (10)
1.一种屏蔽栅MOSFET，包括从下至上依次层叠设置的金属化漏极(1)、第一导电类型半导体衬底(2)。第一导电类型半导体漂移区(3)和金属化源极(12)；其特征在于，第一导电类型半导体漂移区(3)中设置有工作元胞区和泄流元胞区；
所述工作元胞区包括：第二导电类型半导体体区一(4)、第一导电类型半导体重掺杂源区一(5)、第二导电类型半导体重掺杂接触区一(6)、第一屏蔽栅结构和第一控制栅结构；所述第二导电类型半导体体区一(4)设置在第一导电类型半导体漂移区(3)顶层两侧；所述第一导电类型半导体重掺杂源区一(5)和第二导电类型半导体重掺杂接触区一(6)并排设置在第二导电类型半导体体区一(4)的顶层并且与其上方的金属化源极(12)相接触；所述第一控制栅结构设置在第一屏蔽栅结构的上方且二者均设置在两侧的第二导电类型半导体体区一(4)之间的第一沟槽(7)内部，所述第一沟槽(7)自器件顶层垂直穿入第一导电类型半导体漂移区(3)中；所述第一控制栅结构包括第一控制栅电极(10)及其周围的第一控制栅介质层(11)，所述第一控制栅电极(10)的深度大于第二导电类型半导体体区一(4)的结深，第一控制栅电极(10)通过第一控制栅介质层(11)与其上方的金属化源极(12)以及其周侧的第二导电类型半导体体区一(4)和第一导电类型半导体重掺杂源区一(5)相接触；所述第一屏蔽栅结构包括第一屏蔽栅电极(9)及其周围的第一屏蔽栅介质层(8)；所述第一屏蔽栅电极(9)的深度小于第一导电类型半导体漂移区(3)的结深，第一屏蔽栅电极(9)通过第一屏蔽栅介质层(8)与其上方的第一控制栅电极(10)以及其周侧的第一导电类型半导体漂移区(3)相接触；
所述泄流元胞区包括：第二导电类型半导体体区二(41)、第二导电类型半导体重掺杂接触区二(61)和第二屏蔽栅结构；所述第二导电类型半导体体区二(41)设置在第一导电类型半导体漂移区(3)顶层两侧；所述第二导电类型半导体重掺杂接触区二(61)设置在第二导电类型半导体体区二(41)的顶层；第二导电类型半导体体区二(41)和第二导电类型半导体重掺杂接触区二(61)与其上方的金属化源极(12)相接触；所述第二屏蔽栅结构设置在两侧的第二导电类型半导体体区二(41)之间的第二沟槽(71)内部，所述第二沟槽(71)自器件顶层垂直穿入第一导电类型半导体漂移区(3)中；所述第二屏蔽栅结构包括第二屏蔽栅电极(91)及其周围的第二屏蔽栅介质层(81)；第二屏蔽栅电极(91)的深度小于第一导电类型半导体漂移区(3)的结深，第二屏蔽栅电极(91)通过第二屏蔽栅介质层(81)与其上方的金属化源极(12)、周侧的第二导电类型半导体体区二(41)和第一导电类型半导体漂移区(3)相接触；工作元胞区的第一屏蔽栅电极(9)与金属化源极(12)等电位，泄流元胞区的第二屏蔽栅电极(91)与金属化源极(12)之间具有电阻。
2.根据权利要求1所述的一种屏蔽栅MOSFET，其特征在于，任意两个相邻两个泄流元胞区之间至少间隔一个工作元胞。
3.根据权利要求2所述的一种屏蔽栅MOSFET，其特征在于，所述电阻具体通过在泄流元胞的第二屏蔽栅电极(91)的多晶走线末端与金属化源极(12)之间增加多晶硅区(13)或者金属区来实现；或者通过在第二屏蔽栅电极(91)的上表面设置多晶硅区(13)或者金属区来实现，所述多晶硅区(13)或者金属区的上方通过介质层与金属化源极(12)隔离。
4.根据权利要求2所述的一种屏蔽栅MOSFET，其特征在于，所述电阻能够在器件动态过程中与泄流元胞区的第二屏蔽栅电极(91)和第一导电类型半导体漂移区(3)所构成的电容CDS1形成RC回路。
5.根据权利要求2所述的一种屏蔽栅MOSFET，其特征在于，所述第二屏蔽栅结构包括第一分裂屏蔽栅电极(911)、第二分裂屏蔽栅电极(912)和设置在第一分裂屏蔽栅电极(911)及第二分裂屏蔽栅电极(912)周围的第二屏蔽栅介质层(81)；第一分裂屏蔽栅电极(911)设置在第二分裂屏蔽栅电极(912)的上方且二者直接接触或者通过介质层相隔离。
6.根据权利要求2所述的一种屏蔽栅MOSFET，其特征在于，所述第二导电类型半导体体区一(4)的掺杂浓度等于第二导电类型半导体体区二(41)。
7.根据权利要求2所述的一种屏蔽栅MOSFET，其特征在于，所述第二导电类型半导体体区(4)的结深等于第二导电类型半导体体区(41)的结深。
8.根据权利要求2所述的一种屏蔽栅MOSFET，其特征在于，本发明器件所用半导体的材料为硅、碳化硅、砷化镓、磷化铟或锗硅半导体材料。
9.根据权利要求1至8任一项所述的一种屏蔽栅MOSFET，其特征在于，所述第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体，此时形成N沟道MOSFET。
10.根据权利要求1至8任一项所述的一种屏蔽栅MOSFET，其特征在于，所述第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体，此时形成P沟道MOSFET。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810991157.3A CN109166923B (zh) | 2018-08-28 | 2018-08-28 | 一种屏蔽栅mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810991157.3A CN109166923B (zh) | 2018-08-28 | 2018-08-28 | 一种屏蔽栅mosfet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109166923A true CN109166923A (zh) | 2019-01-08 |
| CN109166923B CN109166923B (zh) | 2021-03-30 |
Family
ID=64893225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810991157.3A Active CN109166923B (zh) | 2018-08-28 | 2018-08-28 | 一种屏蔽栅mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109166923B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600371A (zh) * | 2019-08-23 | 2019-12-20 | 中芯集成电路制造(绍兴)有限公司 | 多晶硅填充方法、半导体器件制作方法及半导体器件 |
| CN110890427A (zh) * | 2019-09-09 | 2020-03-17 | 电子科技大学 | 可调电容的屏蔽栅mosfet器件 |
| CN113990929A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 一种半导体纵向器件及制备方法 |
| CN116913973A (zh) * | 2023-09-12 | 2023-10-20 | 成都蓉矽半导体有限公司 | 一种电流能力优化的沟槽碳化硅mosfet |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1364410A2 (en) * | 2001-02-15 | 2003-11-26 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their peripheral termination |
| CN1947261A (zh) * | 2004-03-31 | 2007-04-11 | 皇家飞利浦电子股份有限公司 | 沟槽半导体器件及其制造方法 |
| CN105957894A (zh) * | 2016-06-22 | 2016-09-21 | 电子科技大学 | 一种具有复合介质层结构的dmos |
-
2018
- 2018-08-28 CN CN201810991157.3A patent/CN109166923B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1364410A2 (en) * | 2001-02-15 | 2003-11-26 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their peripheral termination |
| CN1947261A (zh) * | 2004-03-31 | 2007-04-11 | 皇家飞利浦电子股份有限公司 | 沟槽半导体器件及其制造方法 |
| CN105957894A (zh) * | 2016-06-22 | 2016-09-21 | 电子科技大学 | 一种具有复合介质层结构的dmos |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600371A (zh) * | 2019-08-23 | 2019-12-20 | 中芯集成电路制造(绍兴)有限公司 | 多晶硅填充方法、半导体器件制作方法及半导体器件 |
| CN110890427A (zh) * | 2019-09-09 | 2020-03-17 | 电子科技大学 | 可调电容的屏蔽栅mosfet器件 |
| CN110890427B (zh) * | 2019-09-09 | 2021-07-27 | 电子科技大学 | 可调电容的屏蔽栅mosfet器件 |
| CN113990929A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 一种半导体纵向器件及制备方法 |
| CN113990929B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 一种半导体纵向器件及制备方法 |
| CN116913973A (zh) * | 2023-09-12 | 2023-10-20 | 成都蓉矽半导体有限公司 | 一种电流能力优化的沟槽碳化硅mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109166923B (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2942816B1 (en) | Semiconductor device | |
| CN102751329B (zh) | 半导体装置 | |
| US4963951A (en) | Lateral insulated gate bipolar transistors with improved latch-up immunity | |
| US8735974B2 (en) | Semiconductor devices | |
| CN109166923A (zh) | 一种屏蔽栅mosfet | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| US11211485B2 (en) | Trench power transistor | |
| US8264015B2 (en) | Semiconductor device wherein a first insulated gate field effect transistor is connected in series with a second field effect transistor | |
| CN108899370A (zh) | 集成电阻区的vdmos器件 | |
| CN109166921A (zh) | 一种屏蔽栅mosfet | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN104518017B (zh) | 具有降低的反馈电容的igbt | |
| KR20080033361A (ko) | 향상된 하이 사이드 효율을 갖는 고 전압 트랜지스터 | |
| CN109103257A (zh) | 高可靠性深沟槽功率mos器件 | |
| WO2019085850A1 (zh) | Igbt功率器件 | |
| CN109755303B (zh) | 一种igbt功率器件 | |
| CN108346701A (zh) | 一种屏蔽栅功率dmos器件 | |
| JP3284120B2 (ja) | 静電誘導トランジスタ | |
| JP4014659B2 (ja) | 半導体装置 | |
| CN109244128A (zh) | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 | |
| CN103441151A (zh) | 一种低正向压降的二极管 | |
| CN103872052B (zh) | 半导体器件 | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN208548354U (zh) | 集成电阻区的vdmos器件 | |
| RU2230394C1 (ru) | Биполярно-полевой транзистор с комбинированным затвором |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |