CN101673763A - Ldmos晶体管及其制备方法 - Google Patents

Abstract

本发明公开了一种LDMOS晶体管，包括在栅极靠近漏极的一侧下硅区域到漏极重掺杂区之间有高压浅掺杂区，高压浅掺杂区内嵌有被氧化硅包围的多晶硅结构。本发明的高压浅掺杂区上设置的浮置的多晶硅，使LDMOS器件工作时的位降线弯曲，在不增加器件尺寸同时提高器件的耐压。本发明还公开了上述LDMOS晶体管的制备方法。

Description

LDMOS晶体管及其制备方法

技术领域

本发明涉及一种LDMOS晶体管。本发明还涉及LDMOS晶体管的制备方法。

背景技术

随着半导体技术的发展，各行各业都出现了半导体的应用，这就对于半导体有了进一步的要求。其中，高压(工作电压大于15V)场合要求半导体可以忍受超过正常工作环境的工作电压，在这样的场合下，LDMOS(横向扩散金属氧化物半导体晶体管)是一种常用的高压MOS晶体管结构。常见的LDMOS晶体管结构如图1(a)-(d)和图2(a)所示，为栅极靠近漏极一侧下硅区域到漏极重掺杂区之间有高压浅掺杂区，从五个图上可知，该区域的大小在不同实施例中可以不同，可以直接设计为在衬底上的深阱结构(见图1(b))，或者设计为在外延衬底上的阱结构(见图1(c)和(d))，也可以通过局部的浅掺杂注入形成(图1(a)和(图2(a))。

以其中一种的施主型LDMOS(以下简称LDNMOS)为例，如图2(a)的截面示意图和图2(b)的设计版图所示(图中N表示半导体施主型杂质，P表示半导体受主型杂质，“+”和“-”表示浓度的高低，即N+表示浓施主型掺杂，N-表示浅施主型掺杂，以下含义相同)。当器件工作时，栅和漏极都施加正的电位，衬底和源极接地，这样耗尽区就产生了，如图2(c)所示。在传统的方法中，耐压的能力与浅掺杂区域(N-)的尺寸成正比，设计的耐压越高，需要的尺寸越大，器件占地面积越大。对于器件的耐压(即器件的最大工作电压)，主要从耗尽区着手，耗尽区有以下几个特点，第一是耐压与耗尽区的宽度成正比，耗尽区越宽，耐压越大；第二是耗尽区的宽度与掺杂区的浓度成反比，浓度越高，耗尽区越窄；第三，耗尽区的宽度与电位成正比，对于LDNMOS，正电位越大，耗尽区越宽，即越深入硅片内部，耐压越大；另外，耐压的大小与位降距离成正比，位降距离越长，耐压越大。

如图2(c)所示，器件的电压耐压一般沿方向B施加在高压浅掺杂区的耗尽区之上，更具体而言，耐压几乎都由N-区和周边的耗尽区以及线条B的长短决定。所以为了提高LDMOS的耐压，需要尽量地降低区域A的杂质浓度和增加周围耗尽区宽度，常用的方法有直接降低N-区和P型衬底的浓度，但是这会带来高的器件的开启电阻，还要面对掺杂的物理极限，提高的耐压程度有限。所以，必须要找另外的方法进一步提高耐压。

那么剩下的方法就是增加B的长度。最为直接的方法就是增加高耐压浅掺杂区域的设计长度，但是，显而易见这样带来的问题就是器件面积上升，成本大大增加，而这是最不希望的。另一种方法就是提高B的长度，就是使B尽可能的弯曲，那可以大大加强器件的耐压程度。

发明内容

本发明要解决的技术问题是提供一种LDMOS晶体管，该LDMOS晶体管能提高器件的耐压。

为解决上述技术问题，本发明的LDMOS晶体管，包括位于栅极靠近漏极的一侧下硅区域到漏极重掺杂区之间的高压浅掺杂区，高压浅掺杂区内嵌有氧化硅包围的多晶硅结构。

本发明的LDMOS晶体管结构的制备方法，LDMOS晶体管包括一高压浅掺杂区，所述LDMOS晶体管制备流程包括：在原始硅片上光刻定义有源区和隔离区；在隔离区刻蚀形成隔离沟槽，接着隔离沟槽内淀积氧化层形成隔离结构；栅氧和栅极制备，之后高压浅掺杂区形成；侧墙形成；重掺杂源漏区形成；其特征在于：所述在隔离区刻蚀形成隔离沟槽步骤中和隔离沟槽内淀积氧化层形成隔离结构，包括如下步骤：

1)在淀积有氧化层和氮化硅的硅片上刻蚀用作器件隔离的隔离沟槽的同时，在预定形成高压浅掺杂区的硅区域中刻蚀沟槽；

2)在步骤一所刻蚀出的沟槽侧壁和底部均淀积一层氧化硅；

3)淀积多晶硅填充沟槽，而后回刻法去除沟槽以外多余的多晶硅，并将沟槽内的多晶硅回刻至硅平面之下；

4)接着淀积另一氧化层以覆盖沟槽内的多晶硅并完全填充沟槽；

5)CMP法平整化去氮化硅上的氧化层并停在氮化硅内；

6)紧接着用化学药液腐蚀法去除氮化硅和以及氮化硅下的氧化硅至硅平面，形成内嵌的氧化硅包围的多晶硅结构。

本发明的LDMOS晶体管结构，由于在高压浅掺杂区中内嵌浮置的多晶硅，使器件在工作时承受电压降的路径变长，耗尽区扩大，提高了器件的耐压。也可用于保持同样耐压参数的状态下，减小了器件的设计尺寸。同时本发明的LDMOS晶体管制备中兼容现有的LDMOS制作工艺方法，不需要额外增加任何光刻掩模版，故能极大地降低费用。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1(a)-(d)为常见的几种LDMOS晶体管截面示意图；

图2(a)-(c)分别为常见的另一种LDMOS晶体管截面示意图、设计版图和工作状态示意图；

图3为常见的LDMOS晶体管制备流程图；

图4为本发明的LDMOS晶体管制备流程示意图；

图5为本发明的LDMOS晶体管制备方法中刻蚀沟槽后的截面示意图；

图6为本发明的LDMOS晶体管制备方法中填充多晶硅后的截面示意图；

图7为本发明的LDMOS晶体管制备方法中去除沟槽外面多余多晶硅后的截面示意图；

图8为本发明的LDMOS晶体管制备方法中淀积另一氧化层后的截面示意图；

图9为本发明的LDMOS晶体管制备方法中用化学机械抛光去除氧化层并且停在氮化硅内的截面示意图；

图10为本发明的LDMOS晶体管制备方法中用化学药液腐蚀去除氮化硅后的截面示意图；

图11为本发明的LDMOS晶体管制备方法中用化学药液腐蚀去除氮化硅之下的氧化层后的截面示意图；

图12(a)-(c)分别为本发明的LDMOS晶体管的截面示意图、设计版图和工作状态示意图。

具体实施方式

本发明的LDMOS晶体管结构，从电学的角度着手，在垂直于位降的方向施加一个电场，使位降线B不得不在横向电场的作用下转弯从而亦达到增加位降电场的目的。

如图12(a)和图11所示，在传统的LDMOS器件的高压浅掺杂区(也称耐压区)形成内嵌的被氧化硅包围的多晶硅结构(也称浮置多晶硅结构)。本发明的LDMOS晶体管结构，包括源极重掺杂区，源浅掺杂区、栅极以及栅极侧墙，漏极重掺杂区，在栅极靠近漏极的一侧下硅区域到漏极重掺杂区之间有高压浅掺杂区，高压浅掺杂区内嵌有被氧化硅包围的多晶硅结构，作为浮置多晶硅，其在器件工作时，可产生一内建电场，增加位降线的距离。

本发明的LDMOS器件工作时的工作电位和耗尽区分布示意图如图12(c)所示，以LDNMOS为例，从栅极到漏极都是接正电位，相应的，此时浮置的多晶硅也会由于感应作用而呈现正电位，由于这个感应电位的存在，相对于衬底(接地)，电位从表面到体内由高到低降低，因此在垂直于耐压方向的增加了一个内建电场，在这个内建电场的作用下，原来位降线B不得不绕路转弯，增加了位降的距离，从而提高了器件的耐压。同时还有一个附加的优点，就是由于位降线B是向体内弯曲，当电流流过高压浅掺杂区域时，电流更加远离表面，从而减少了靠近表面引起的电流损耗，与同样耐压的LDMOS相比，增加了电流密度，降低了工作电阻。

现有常规的深亚微米LDMOS晶体管的制作流程如图3，以LDNMOS的浅槽隔离工艺为例，整个过程包括先在原始硅片上依次淀积氧化层和氮化硅；利用光刻和刻蚀定义出有源区和隔离区；隔离区填充氧化层形成STI隔离；之后栅极制作；高压浅掺杂区(以离子注入掺杂为例，一般掺杂剂注入范围为e¹¹/cm²到e¹³/cm²数量级(11次到13次方离子/cm²)，相当于体浓度在从e¹⁵/cm³到e¹⁷/cm³数量级(15次到17次方离子/cm³)的范围内；)形成，栅极侧墙形成，然后制作重掺杂的源漏区域(以离子注入掺杂为例，注入离子浓度一般在e¹⁵/cm²到5e¹⁶/cm²数量级(10的15次到5的16次离子/cm²)的范围内，相当于体浓度在e¹⁹/cm³到5e²⁰/cm³数量级(10的19次方到5的20次方离子/cm³)的范围内。)等。而本发明的LDMOS的制备方法(见图4)，基本工艺与上述相同，主要不同点在于：

1、在定义隔离区和刻蚀步骤中，除了要定义和刻蚀作为器件隔离的沟槽外，在预定形成高压浅掺杂区的硅区域中同时也定义和刻蚀沟槽(见图5)，沟槽的数量可在实施中根据耐压要求进行设定。

2、在沟槽填充中，先在沟槽侧壁和底部淀积一层氧化硅，后淀积多晶硅填充整个沟槽(见图6)，而后进行多余多晶硅的去除，并将沟槽内的多晶硅回刻至硅平面之下，紧接着再淀积另一层氧化层(见图7)，最后去除硅平面上的氧化层，形成内嵌的氧化硅包围的多晶硅结构(见图11，图12(a))，本发明的LDMOS晶体管中用作隔离的STI区也为内置多晶硅的氧化硅填充的结构。

本发明的LDMOS的制备方法，在传统的LDMOS制备流程中不需要增加任何光刻掩模版，只需对光刻掩膜版按照设计要求作调整，兼容现有的LDMOS制作工艺方法，大大降低器件的占地面积，使成本大大降低。

本发明与现有常见的LDMOS晶体管结构的最大差异在于，在高压浅掺杂区域增加了填充有内置多晶硅的氧化硅，完全集成在隔离区的刻蚀和填充步骤中，仅需增加几道淀积和刻蚀的步骤。

根据本发明的方法制作的器件，由于高压浅掺杂区浮置多晶硅的存在，使器件工作时的耗尽区在施加的内建电场作用下变宽，增加了位降的距离，从而大大提高了器件的耐压。

本发明的实施步骤较详细的流程如下(见图4，以LDNMOS为例，对于LDPMOS，只需将杂质从施主型改为受主型)：

1.原始硅片，在其上依次淀积垫氧层和氮化硅，用作后续刻蚀的掩膜层；

2.通过光刻定义出隔离区和有源区，特别的在预定的高压浅掺杂区需要定义出沟槽隔离区，在具体实施中，只需要修改相应的光刻掩膜版的图形就可以；

3.硅基板上刻蚀出沟槽，在隔离区的沟槽为隔离结构准备，而在预定制备浅掺杂区的沟槽为浮置多晶硅作准备(见图5)；

4.接下来是沟槽的填充，先在淀积一层氧化硅，使沟槽侧壁和底部覆盖有氧化硅，之后淀积多晶硅以填充整个沟槽(见图6)；

5.接着用回刻法(一般使用干法刻蚀)去除沟槽以外多余的多晶硅，并将沟槽内的多晶硅刻至硅平面之下(见图7)；

6.紧接着再淀积另一层氧化层以覆盖沟槽内的多晶硅并完全填充沟槽(见图8)；

7.然后使用化学机械抛光CMP工艺去除氮化硅上的氧化层，并停止在氮化硅内(见图9)；

8.紧接着用化学药液腐蚀方法去除氮化硅(见图10)以及氮化硅下的氧化硅至硅平面(见图11)，形成内嵌的被氧化硅包围的多晶硅结构，位于隔离区的该结构用作隔离，而高压浅掺杂区中为浮置多晶硅，其中氮化硅的腐蚀的化学药液和氧化硅的化学腐蚀药液均为现有常用的，与现有技术中的相同；

9.栅氧生长以及栅极制作，与原有工艺相同；

10.高压浅掺杂区的形成，与原有工艺相同，具体实施中，如以离子注入掺杂法形成高压浅掺杂区，掺杂剂注入范围为e¹¹/cm²到e¹³/cm²数量级(11到13次方离子/cm²)，相当于体浓度在从e¹⁵/cm³到e¹⁷/cm³数量级(15到17次方离子/cm³)的范围内；

11.侧墙的形成；

12.重掺杂源漏区的形成，与原有工艺相同，具体实施中，离子注入掺杂中，掺杂剂的注入浓度一般在e¹⁵/cm²到5e¹⁶/cm²数量级(10的15次到5的16次离子/cm²)的范围内，相当于体浓度在e¹⁹/cm³到5e²⁰/cm³数量级(10的19次方到5的20次方离子/cm³)的范围内；13.LDMOS晶体管基本结构完成，后续的金属化与现有工艺相同。

Claims (2)

1、一种LDMOS晶体管，所述LDMOS晶体管包括位于栅极靠近漏极的一侧侧墙下的硅区域到漏极重掺杂区之间的高压浅掺杂区，其特征在于：所述高压浅掺杂区内嵌有被氧化硅包围的多晶硅结构。

2、一种LDMOS晶体管的制备方法，所述LDMOS晶体管包括一高压浅掺杂区，所述LDMOS晶体管制备流程包括：在原始硅片上光刻定义有源区和隔离区；在隔离区刻蚀形成隔离沟槽，接着隔离沟槽内淀积氧化层形成隔离结构；栅氧和栅极制备，之后高压浅掺杂区形成；侧墙形成；重掺杂源漏区形成；其特征在于：所述在隔离区刻蚀形成隔离沟槽步骤中和隔离沟槽内淀积氧化层形成隔离结构，包括如下步骤：

1)在淀积有氧化层和氮化硅的硅片上刻蚀用作器件隔离的隔离沟槽的同时，在预定形成高压浅掺杂区的硅区域中刻蚀沟槽；

2)在步骤一所刻蚀出的沟槽侧壁和底部均淀积氧化硅；

3)淀积多晶硅填充沟槽，而后回刻法去除沟槽以外多余的多晶硅，并将沟槽内的多晶硅回刻至硅平面之下；

4)接着淀积另一氧化层以覆盖沟槽内的多晶硅并完全填充沟槽；

5)CMP法平整化去氮化硅上的氧化层并停在氮化硅内；

6)紧接着用化学药液腐蚀法去除氮化硅和以及氮化硅下的氧化硅至硅平面，形成内嵌的氧化硅包围的多晶硅结构。

Images