CN103579079A - 抑制浅沟槽隔离工艺中双峰效应的方法 - Google Patents

抑制浅沟槽隔离工艺中双峰效应的方法 Download PDF

Info

Publication number
CN103579079A
CN103579079A CN201210271232.1A CN201210271232A CN103579079A CN 103579079 A CN103579079 A CN 103579079A CN 201210271232 A CN201210271232 A CN 201210271232A CN 103579079 A CN103579079 A CN 103579079A
Authority
CN
China
Prior art keywords
active area
hard mask
shallow trench
outside
shallow groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210271232.1A
Other languages
English (en)
Other versions
CN103579079B (zh
Inventor
陈瑜
罗啸
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210271232.1A priority Critical patent/CN103579079B/zh
Publication of CN103579079A publication Critical patent/CN103579079A/zh
Application granted granted Critical
Publication of CN103579079B publication Critical patent/CN103579079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明公开了一种抑制浅沟槽隔离工艺中双峰效应的方法，包括步骤：依次形成硬质掩模层；定义有源区并将有源区外部的硬质掩模层去除；进行离子注入将离子注入到有源区周侧的硅衬底中；进行热推阱将离子从有源区外部扩散到有源区的边缘区域中；进行浅沟槽刻蚀；在浅沟槽的表面形成第三氧化层；填充浅沟槽氧化层；对浅沟槽氧化层进行化学机械研磨。本发明方法通过在用硬质掩模层定义出有源区后，进行离子注入并进行热推阱工艺将注入在有源区外部的离子扩散到有源区的边缘区域中，能提高有源区边缘的掺杂浓度，从而能提高有源区边缘处的金属氧化物半导体器件的阈值电压，降低有源区边缘处器件漏电，能有效抑制浅沟槽隔离工艺中双峰效应。

Description

抑制浅沟槽隔离工艺中双峰效应的方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种抑制浅沟槽隔离工艺中双峰效应的方法。
背景技术
在用浅沟槽隔离的金属氧化物半导体工艺中，现有制备浅沟槽隔离工艺包括如下步骤：
在硅衬底表面形成依次形成牺牲氧化层和氮化硅；由牺牲氧化层和氮化硅组成硬质掩模层。
采用光刻工艺定义出有源区。
采用刻蚀工艺将有源区外部的硬质掩模层去除。
进行浅沟槽刻蚀，在有源区外部形成的硅衬底中形成浅沟槽。
进行浅沟槽氧化，在浅沟槽的底部表面和侧壁表面形成氧化层。
进行浅沟槽填充，在浅沟槽中填充浅沟槽氧化层。
进行浅沟槽化学机械研磨，对浅沟槽氧化层进行化学机械研磨。
之后去除有源区上部的硬质掩模层，形成由浅沟槽氧化层隔离出有源区的结构。
当采用上述现有工艺形成的浅沟槽隔离结构，并在有源区中形成金属氧化物半导体时,会存在如下问题：
如图1所示，有源区有浅沟槽氧化层103隔离，金属氧化物半导体的多晶硅栅极104覆盖于有源区上方，被多晶硅栅104覆盖的区域为沟道区。源区101和漏区102分别形成于多晶硅栅极104两侧的有源区中，从源区101到漏区102的方向为沟道的长度方向，和沟道长度垂直的方向为沟道的宽度方向。在虚线105所示的区域处，该区域为有源区和浅沟槽氧化层103交界的边缘区域，在虚线105中的有源区的边缘位置处，该处的有源区的掺杂浓度会受到浅沟槽氧化层103的影响而变小，同时该处的有源区上方形成的栅氧化层也会受到浅沟槽氧化层103的影响而变薄。有源区边缘位置处的掺杂浓度的变小以及其上方的栅氧化层的变薄最终都会造成该边缘处的开启电压偏低，即在有源区边缘处的器件的开启电压小于未受到浅沟槽氧化层103影响的有源区中间区域处的器件的开启电压，也即在有源区边缘处会形成一个开启电压较小的寄生金属半导体场效应管。开启电压的变小，会使有源区边缘处的漏电增大。当器件的沟道宽度越来越小时，这种寄生金属半导体场效应管形成的影响会加大，最后会使得窄沟道器件的一致性变差。由于寄生金属半导体场效应管的存在，最后在金属半导体场效应管开启过程中，寄生金属半导体场效应管会先开启，形成一个电流峰；接着当栅极电压到达有源区中间区域的金属半导体场效应管的开启电压时，有源区中间区域的金属半导体场效应管开启，形成第二电流峰，所以现有浅沟槽隔离工艺中会存在双峰效应。
如图2所示，是现有浅沟槽隔离工艺中5VNMOS器件的源漏电流和栅极电压曲线；其中NMOS器件的沟道宽度为10微米，沟道长度为0.8微米，两条曲线对应的衬底偏压Vsub分别为-2.5V和-3V；如虚线框16所对应的区域可知，器件在开启过程中，曲线出现了双峰效应，即器件出现了两次开启，第一次开启对应于寄生金属半导体场效应管的开启，开启电压较小；第二次开启对应于中间区域的金属氧化物半导体的开启，开启电压较大。其中寄生金属半导体场效应管的开启电压较小，使得在金属氧化物半导体未开启时是器件产生漏电。随着金属氧化物半导体器件的沟道宽度（W）从10微米减小到0.42微米，器件的开启电压会明显降低，漏电显著增大。尤其是在衬底偏置电压（Vb）增加的条件下，漏电增加更大。
发明内容
本发明所要解决的技术问题是提供一种抑制浅沟槽隔离工艺中双峰效应的方法，能提高浅沟槽隔离中的金属氧化物半导体器件在有源区边缘处的阈值电压，降低有源区边缘处器件的漏电，能抑制浅沟槽隔离工艺中双峰效应。
为解决上述技术问题，本发明提供的抑制浅沟槽隔离工艺中双峰效应的方法，其特征在于，包括如下步骤：
步骤一、在硅衬底表面形成依次形成第一层二氧化硅和第二层氮化硅；由所述第一层二氧化硅和所述第二层氮化硅组成硬质掩模层；
步骤二、采用光刻工艺定义出有源区，采用刻蚀工艺将有源区外部的所述硬质掩模层去除，所述有源区表面上方的所述硬质掩模层保留；
步骤三、以保留的所述硬质掩模层为掩模进行离子注入，该离子注入将离子注入到所述有源区周侧的所述硅衬底中，该离子注入的离子类型和形成金属氧化物半导体器件的沟道区的杂质类型相同；
步骤四、进行热推阱，将步骤三注入的离子从所述有源区外部扩散到所述有源区的边缘区域中；
步骤五、采用刻蚀工艺对所述有源区外部的所述硅衬底中的硅进行刻蚀，在所述有源区外部形成浅沟槽，所述有源区中的硅受所述硬质掩模层的保护而不被刻蚀；
步骤六、在浅沟槽的底部表面和侧壁表面形成第三氧化层；
步骤七、在所述浅沟槽中填充浅沟槽氧化层；
步骤八、对所述浅沟槽氧化层进行化学机械研磨。
本发明方法通过在用硬质掩模层定义出有源区后，直接以硬质掩模层为掩模进行离子注入，并进行热推阱工艺将注入在有源区外部的离子扩散到有源区的边缘区域中，该离子的类型和沟道区的注入离子类型相同，这样就能够最后实现提高有源区边缘的掺杂浓度，从而能提高有源区边缘处的金属氧化物半导体器件的阈值电压，降低有源区边缘处器件漏电，即本发明消除了浅沟槽氧化层对有源区边缘处的掺杂浓度降低、以及有源区边缘处上方的栅氧化层变薄的影响，从而能有效抑制浅沟槽隔离工艺中双峰效应。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有浅沟槽隔离工艺中有源区边缘的寄生金属半导体场效应管的示意图；
图2是现有浅沟槽隔离工艺中不同沟道宽度的5VNMOS源漏电流和栅极电压曲线；
图3是本发明实施例方法的流程图；
图4A-图4H是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图3所示，是本发明实施例方法的流程图。本发明实施例抑制浅沟槽隔离工艺中双峰效应的方法包括如下步骤：
步骤一、如图4A所示，在硅衬底1表面形成依次形成第一层二氧化硅2和第二层氮化硅3；由所述第一层二氧化硅2和所述第二层氮化硅3组成硬质掩模层。其中所述第一层二氧化硅2是作为牺牲氧化层。
步骤二、如图4B所示，采用光刻工艺定义出有源区，采用刻蚀工艺将有源区外部的所述硬质掩模层去除，所述有源区表面上方的所述硬质掩模层保留。
步骤三、如图4C所示，以保留的所述硬质掩模层为掩模进行离子注入，该离子注入将离子注入到所述有源区周侧的所述硅衬底1中，即形成离子注入区4。该离子注入的离子类型和形成金属氧化物半导体器件的沟道区的杂质类型相同。
步骤四、如图4D所示，进行热推阱，将步骤三注入的离子从所述有源区外部扩散到所述有源区的边缘区域中。即图4C离子注入区4热推阱后成为图4D中的离子注入区4a，离子注入区4a扩散到所述有源区的边缘区域中。
步骤五、如图4E所示，采用刻蚀工艺对所述有源区外部的所述硅衬底1中的硅进行刻蚀，在所述有源区外部形成浅沟槽4，所述有源区中的硅受所述硬质掩模层的保护而不被刻蚀。即由浅沟槽4所围成的所述硅衬底1作为所述有源区。离子注入区4a位于所述有源区的边缘区域中的部分为离子注入区4b，形成浅沟槽后，离子注入区4b保留。离子注入区4b会提高有源区边缘的掺杂浓度，从而能提高有源区边缘处形成的金属氧化物半导体器件的阈值电压，降低有源区边缘处器件漏电，抑制浅沟槽隔离工艺中双峰效应。
步骤六、如图4F所示，在浅沟槽4的底部表面和侧壁表面形成第三氧化层5；本步骤中可以采用热氧化工艺形成所述第三氧化层5。
步骤七、如图4G所示，在所述浅沟槽4中填充浅沟槽氧化层6。
步骤八、对所述浅沟槽氧化层6进行化学机械研磨，化学机械研磨直到所述浅沟槽氧化层6的表面和所述第二层氮化硅3相平。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (1)

1.一种抑制浅沟槽隔离工艺中双峰效应的方法，其特征在于，包括如下步骤：
步骤一、在硅衬底表面形成依次形成第一层二氧化硅和第二层氮化硅；由所述第一层二氧化硅和所述第二层氮化硅组成硬质掩模层；
步骤二、采用光刻工艺定义出有源区，采用刻蚀工艺将有源区外部的所述硬质掩模层去除，所述有源区表面上方的所述硬质掩模层保留；
步骤三、以保留的所述硬质掩模层为掩模进行离子注入，该离子注入将离子注入到所述有源区周侧的所述硅衬底中，该离子注入的离子类型和形成金属氧化物半导体器件的沟道区的杂质类型相同；
步骤四、进行热推阱，将步骤三注入的离子从所述有源区外部扩散到所述有源区的边缘区域中；
步骤五、采用刻蚀工艺对所述有源区外部的所述硅衬底中的硅进行刻蚀，在所述有源区外部形成浅沟槽，所述有源区中的硅受所述硬质掩模层的保护而不被刻蚀；
步骤六、在浅沟槽的底部表面和侧壁表面形成第三氧化层；
步骤七、在所述浅沟槽中填充浅沟槽氧化层；
步骤八、对所述浅沟槽氧化层进行化学机械研磨。
CN201210271232.1A 2012-07-31 2012-07-31 抑制浅沟槽隔离工艺中双峰效应的方法 Active CN103579079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210271232.1A CN103579079B (zh) 2012-07-31 2012-07-31 抑制浅沟槽隔离工艺中双峰效应的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210271232.1A CN103579079B (zh) 2012-07-31 2012-07-31 抑制浅沟槽隔离工艺中双峰效应的方法

Publications (2)

Publication Number Publication Date
CN103579079A true CN103579079A (zh) 2014-02-12
CN103579079B CN103579079B (zh) 2016-10-19

Family

ID=50050569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210271232.1A Active CN103579079B (zh) 2012-07-31 2012-07-31 抑制浅沟槽隔离工艺中双峰效应的方法

Country Status (1)

Country Link
CN (1) CN103579079B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990115A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 一种半导体器件及其制造方法、电子装置
CN106505107A (zh) * 2016-11-03 2017-03-15 中航（重庆）微电子有限公司 一种半导体结构及改善nmos双峰效应的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776813A (en) * 1997-10-06 1998-07-07 Industrial Technology Research Institute Process to manufacture a vertical gate-enhanced bipolar transistor
CN101154681A (zh) * 2006-09-27 2008-04-02 上海华虹Nec电子有限公司 采用非均匀栅氧化层的高压晶体管及其制造方法
CN101673763A (zh) * 2008-09-09 2010-03-17 上海华虹Nec电子有限公司 Ldmos晶体管及其制备方法
CN101783295A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 一种高压ldmos器件及其制造方法
CN102110636A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 改善反窄沟道效应及制作mos晶体管的方法
CN102412126A (zh) * 2011-11-04 2012-04-11 上海华虹Nec电子有限公司 超高压ldmos的工艺制作方法
CN102543727A (zh) * 2010-12-20 2012-07-04 上海华虹Nec电子有限公司 锗硅hbt结构、其赝埋层结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776813A (en) * 1997-10-06 1998-07-07 Industrial Technology Research Institute Process to manufacture a vertical gate-enhanced bipolar transistor
CN101154681A (zh) * 2006-09-27 2008-04-02 上海华虹Nec电子有限公司 采用非均匀栅氧化层的高压晶体管及其制造方法
CN101673763A (zh) * 2008-09-09 2010-03-17 上海华虹Nec电子有限公司 Ldmos晶体管及其制备方法
CN101783295A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 一种高压ldmos器件及其制造方法
CN102110636A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 改善反窄沟道效应及制作mos晶体管的方法
CN102543727A (zh) * 2010-12-20 2012-07-04 上海华虹Nec电子有限公司 锗硅hbt结构、其赝埋层结构及其制造方法
CN102412126A (zh) * 2011-11-04 2012-04-11 上海华虹Nec电子有限公司 超高压ldmos的工艺制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990115A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 一种半导体器件及其制造方法、电子装置
CN106505107A (zh) * 2016-11-03 2017-03-15 中航（重庆）微电子有限公司 一种半导体结构及改善nmos双峰效应的方法

Also Published As

Publication number Publication date
CN103579079B (zh) 2016-10-19

Similar Documents

Publication Publication Date Title
CN205177843U (zh) 集成电路
CN102646599A (zh) 一种大规模集成电路中FinFET的制备方法
CN105225935A (zh) 具有屏蔽栅的沟槽栅结构及其制造方法
CN102593038A (zh) 浅沟槽隔离的制造方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104517848A (zh) Ldmos晶体管结构及其形成方法
CN101621009A (zh) 一种制作部分耗尽soi器件体接触结构的方法
CN106158957A (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
CN105826189B (zh) Ldmos晶体管的形成方法及ldmos晶体管
US20120012931A1 (en) Soi mos device having bts structure and manufacturing method thereof
CN101673763B (zh) Ldmos晶体管及其制备方法
US20190019876A1 (en) High voltage transistor using buried insulating layer as gate dielectric
CN104103586B (zh) 半导体器件的形成方法
CN105097528A (zh) 一种finfet制造方法
CN103579079A (zh) 抑制浅沟槽隔离工艺中双峰效应的方法
US7205196B2 (en) Manufacturing process and structure of integrated circuit
CN103632970B (zh) 抑制nmos器件的双峰效应的方法
US8609509B2 (en) Superior integrity of high-k metal gate stacks by forming STI regions after gate metals
CN102376578A (zh) 实现双应力应变技术的方法
CN103579078A (zh) 抑制浅沟槽隔离工艺中反向窄沟道效应的方法
US10644103B2 (en) Semiconductor devices having charged punch-through stopper layer to reduce punch-through and methods of manufacturing the same
CN105448734A (zh) 一种改善器件双峰效应的方法和半导体器件
CN104576532A (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
CN105870021A (zh) 金属氧化物半导体晶体管的制作方法
CN112309853A (zh) 屏蔽栅极沟槽结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant