CN103632970B - 抑制nmos器件的双峰效应的方法 - Google Patents
抑制nmos器件的双峰效应的方法 Download PDFInfo
- Publication number
- CN103632970B CN103632970B CN201210300836.4A CN201210300836A CN103632970B CN 103632970 B CN103632970 B CN 103632970B CN 201210300836 A CN201210300836 A CN 201210300836A CN 103632970 B CN103632970 B CN 103632970B
- Authority
- CN
- China
- Prior art keywords
- active area
- trap
- type impurity
- nmos device
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000000694 effects Effects 0.000 title claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 49
- 239000002019 doping agent Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 7
- 230000003467 diminishing effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000000750 progressive effect Effects 0.000 description 2
- 241000826860 Trapezium Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种抑制NMOS器件的双峰效应的方法，本发明方法通过在P阱注入之后进行一次N型离子注入并在有源区的表面形成N型杂质层，N型杂质层和P阱都具有有源区表面的顶角边缘处的杂质浓度低的特征，故N型杂质层和相同位置处的P阱的P型杂质进行中和后，能使得有源区表面的顶角边缘处的P型杂质的净掺杂浓度会相对提高、而有源区表面的中间区域的P型杂质净掺杂浓度会相对降低，能使得后续形成的NMOS器件的位于所述有源区的边缘位置处的阈值电压大于等于所述有源区中间区域的阈值电压，从而能够消除在有源区边缘位置处存在的寄生NMOS器件，降低有源区边缘处器件漏电，从而能有效抑制NMOS器件中的双峰效应。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种抑制NMOS器件的双峰效应的方法。
背景技术
现有NMOS器件一般采用浅沟槽隔离工艺定义出有源区，NMOS器件的阈值电压通过在有源区中进行P阱注入进行调整。如图1所示，是现有方法形成的NMOS器件的剖面图；现有方法是先在硅衬底101上形成浅沟槽场氧103，由浅沟槽场氧103隔离出有源区，接着形成一牺牲氧化层104，进行P阱注入，该P阱注入穿过牺牲氧化层104进入到有源区中形成P阱102。在P阱注入的过程中，由于浅沟槽场氧103的影响，即由于浅沟槽场氧103有更厚的二氧化硅厚度，两个浅沟槽场氧103之间植入的P型离子呈梯形结构，退火之后，扩散到浅沟槽场氧103顶角的地方的P型杂质浓度少于沟道处P型杂质浓度，也即在有源区和浅沟槽场氧103交界的顶角位置处即虚线框105所示位置处的P阱的掺杂浓度小于有源区中间位置处的掺杂浓度。由于有源区的顶角位置处的P阱掺杂浓度较低，故最后形成的NMOS器件的在该有源区的顶角位置处的阈值电压也会较低，会导致NMOS器件的顶角位置处的沟道先开启，形成一寄生NMOS器件。
形成P阱之后，后续会去除牺牲氧化层104，并形成一栅极氧化层，以及形成栅极多晶硅和源漏区。同样由于浅沟槽场氧103的影响，在有源区的顶角位置处的栅极氧化层的厚度会小于有源区中心位置处的厚度，使得寄生NMOS器件的阈值电压进一步的降低。如图2所示，是现有方法形成的NMOS器件的俯视图；栅极多晶硅106覆盖的区域为沟道区。源区107和漏区108分别形成于栅极多晶硅106两侧的有源区中，从源区107到漏区108的方向为沟道的长度方向，和沟道长度垂直的方向为沟道的宽度方向。在虚线105所示的区域处，该区域为有源区和浅沟槽氧化层103交界的顶角边缘区域，在虚线105中的有源区的边缘位置处，该处的有源区的掺杂浓度会受到浅沟槽氧化层103的影响而变小，同时该处的有源区上方形成的栅氧化层也会受到浅沟槽氧化层103的影响而变薄，最终都会造成该边缘处的阈值电压偏低，即在有源区边缘处的器件的阈值电压小于未受到浅沟槽氧化层103影响的有源区中间区域处的器件的阈值电压，也即在有源区边缘处会形成一个阈值电压较小的寄生NMOS器件。阈值电压的变小，会使有源区边缘处的漏电增大。当器件的沟道宽度越来越小时，这种寄生NMOS器件形成的影响会加大，最后会使得窄沟道器件的一致性变差。由于寄生NMOS器件的存在，最后在NMOS器件开启过程中，寄生NMOS器件会先开启，形成一个电流峰；接着当栅极电压到达有源区中间区域的NMOS器件的开启电压时，有源区中间区域的NMOS器件开启，形成第二电流峰，所以现有NMOS器件都会存在双峰效应。
如图5所示，曲线109是现有方法形成的5VNMOS器件的源漏电流和栅极电压曲线；其中NMOS器件的沟道宽度为10微米，沟道长度为0.8微米，曲线109对应的衬底偏压Vsub分别为-2.5V；如虚线框109a所对应的区域可知，器件在开启过程中，曲线出现了双峰效应，即器件出现了两次开启，第一次开启对应于寄生NMOS器件的开启，开启电压即阈值电压较小；第二次开启对应于中间区域的NMOS器件的开启，开启电压较大。其中寄生NMOS器件的开启电压较小，使得在NMOS器件时使器件产生漏电。随着NMOS器件的沟道宽度(W)从10微米减小到0.42微米，器件的开启电压会明显降低，漏电显著增大。尤其是在衬底偏置电压(Vb)增加的条件下，漏电增加更大。
发明内容
本发明所要解决的技术问题是提供一种抑制NMOS器件的双峰效应的方法，能提高器件在有源区边缘处的阈值电压，降低有源区边缘处器件的漏电，能抑制NMOS器件中双峰效应。
为解决上述技术问题，本发明提供的抑制NMOS器件的双峰效应的方法包括如下步骤：
步骤一、利用光刻刻蚀工艺在硅衬底上形成浅沟槽，由所述浅沟槽定义出有源区；在所述浅沟槽中填充氧化硅形成浅沟槽场氧，由所述浅沟槽场氧对所述有源区进行隔离。
步骤二、在所述硅衬底的有源区表面生长一层牺牲氧化层。
步骤三、在所述硅衬底的正面进行P阱注入，在所述有源区中形成P阱，该P阱位于整个所述有源区中并延伸到所述有源区底部的所述硅衬底中；所述有源区的顶部边缘位置处的所述P阱的P型杂质浓度小于所述有源区中间区域的所述P阱的P型杂质浓度。
步骤四、在所述P阱形成之后，在所述硅衬底的正面进行N型离子注入，该N型离子注入在所述有源区的表面形成一N型杂质层，该N型杂质层位于所述有源区的顶部边缘位置处以及该顶部边缘位置之间的有源区中，所述N型杂质层和相同位置处的所述P阱的P型杂质进行中和，并使后续形成的NMOS器件的位于所述有源区的边缘位置处的阈值电压大于等于所述有源区中间区域的阈值电压。
进步一改进是，步骤三中的所述P阱注入分成两步，第一步的工艺条件为：注入杂质为硼，注入能量为120Kev～160Kev，注入剂量为1E13cm-2，第二步的工艺条件为：注入杂质为硼，注入能量为15Kev～25Kev，注入剂量为2E12cm-2～8E12cm-2。
进步一改进是，步骤四中的所述N型离子注入的工艺条件为：注入杂质为砷，注入能量为30Kev～50Kev，注入剂量为1E11cm-2～2E12cm-2。
本发明方法通过在P阱注入之后进行一次N型离子注入，使N型离子注入形成的N型杂质层位于有源区的表面，由于受到浅沟槽场氧的影响P阱注入形成的P阱在有源区的表面的顶角边缘处的P型杂质浓度要小于有源区中间区域的P型杂质浓度，同样原因，N型离子注入形成的N型杂质层在有源区的表面的顶角边缘处的N型杂质浓度要小于有源区中间区域的N型杂质浓度，这样N型杂质层和相同位置处的P阱的P型杂质进行中和后，能使得有源区表面的顶角边缘处的P型杂质的净掺杂浓度会相对提高、而有源区表面的中间区域的P型杂质净掺杂浓度会相对降低，能使得后续形成的NMOS器件的位于所述有源区的边缘位置处的阈值电压大于等于所述有源区中间区域的阈值电压，从而能够消除在有源区边缘位置处存在的寄生NMOS器件，降低有源区边缘处器件漏电，从而能有效抑制NMOS器件中的双峰效应。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有方法形成的NMOS器件的剖面图；
图2是现有方法形成的NMOS器件的俯视图；
图3是本发明实施例方法的流程图；
图4是本发明实施例方法形成的NMOS器件的结构图；
图5是本发明实施例方法和现有方法形成的NMOS器件的源漏电流和栅极电压曲线比较图。
具体实施方式
如图3所示，是本发明实施例方法的流程图；如图4所示，是本发明实施例方法形成的NMOS器件的结构图。本发明实施例抑制NMOS器件的双峰效应的方法包括如下步骤：
步骤一、利用光刻刻蚀工艺在硅衬底1上形成浅沟槽，由所述浅沟槽定义出有源区；在所述浅沟槽中填充氧化硅形成浅沟槽场氧3，由所述浅沟槽场氧3对所述有源区进行隔离。
步骤二、在所述硅衬底1的有源区表面生长一层牺牲氧化层4。
步骤三、在所述硅衬底1的正面进行P阱注入，所述P阱注入分成两步，第一步的工艺条件为：注入杂质为硼，注入能量为120Kev～160Kev，注入剂量为1E13cm-2，第二步的工艺条件为：注入杂质为硼，注入能量为15Kev～25Kev，注入剂量为2E12cm-2～8E12cm-2。所述P阱注入在所述有源区中形成P阱2，该P阱2位于整个所述有源区中并延伸到所述有源区底部的所述硅衬底1中。
由于受到浅沟槽场氧3的影响，P阱注入形成的P阱2在有源区的顶角边缘处的P型杂质浓度要小于有源区中间区域的所述P阱2的P型杂质浓度。所述P阱2会对最后形成的NMOS器件的阈值电压进行调节，由于在有源区的顶角边缘处的P型杂质浓度较小，较小的P型杂质浓度会使NMOS器件在有源区边缘位置处的阈值电压变小。
步骤四、在所述P阱2形成之后，在所述硅衬底1的正面进行N型离子注入，所述N型离子注入的工艺条件为：注入杂质为砷，注入能量为30Kev～50Kev，注入剂量为1E11cm-2～2E12cm-2。所述N型离子注入在所述有源区的表面形成一N型杂质层5，该N型杂质层5位于所述有源区的顶部边缘位置处以及该顶部边缘位置之间的有源区中，即N型杂质层5要覆盖到所述P阱2的位于有源区的顶部边缘位置处的低掺杂区以及位于低掺杂区之间的有源区。同样，由于受到浅沟槽场氧3的影响所述N型杂质层5在有源区的顶角边缘处的N型杂质浓度要小于有源区中间区域的所述N型杂质层5的N型杂质浓度。所述N型杂质层5也同样会对最后形成的NMOS器件的阈值电压进行调节，N型杂质浓度越高，阈值电压越低，故所述N型杂质层5会使NMOS器件在有源区边缘位置处的阈值电压变小量小于有源区中间区域的阈值电压的变小量。也即最后，所述N型杂质层和相同位置处的所述P阱的P型杂质会进行中和，中和后，能使得有源区表面的顶角边缘处的P型杂质的净掺杂浓度会相对提高、而有源区表面的中间区域的P型杂质净掺杂浓度会相对降低，能使得后续形成的NMOS器件的位于所述有源区的边缘位置处的阈值电压大于等于所述有源区中间区域的阈值电压，从而能够消除在有源区边缘位置处存在的寄生NMOS器件，降低有源区边缘处器件漏电，从而能有效抑制NMOS器件中的双峰效应。
如图5所示，曲线110是本发明实施例方法形成的5VNMOS器件的源漏电流和栅极电压曲线；其中NMOS器件的沟道宽度为10微米，沟道长度为0.8微米，曲线110对应的衬底偏压Vsub分别为-3V。可以看出，曲线110不存在双峰效应。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种抑制NMOS器件的双峰效应的方法，其特征在于，包括如下步骤：
步骤一、利用光刻刻蚀工艺在硅衬底上形成浅沟槽，由所述浅沟槽定义出有源区；在所述浅沟槽中填充氧化硅形成浅沟槽场氧，由所述浅沟槽场氧对所述有源区进行隔离；
步骤二、在所述硅衬底的有源区表面生长一层牺牲氧化层；
步骤三、在所述硅衬底的正面进行P阱注入，在所述有源区中形成P阱，该P阱位于整个所述有源区中并延伸到所述有源区底部的所述硅衬底中；所述有源区的顶部边缘位置处的所述P阱的P型杂质浓度小于所述有源区中间区域的所述P阱的P型杂质浓度；
步骤四、在所述P阱形成之后，在所述硅衬底的正面进行N型离子注入，该N型离子注入在所述有源区的表面形成一N型杂质层，该N型杂质层位于所述有源区的顶部边缘位置处以及该顶部边缘位置之间的有源区中，所述N型杂质层和相同位置处的所述P阱的P型杂质进行中和，并使后续形成的NMOS器件的位于所述有源区的边缘位置处的阈值电压大于等于所述有源区中间区域的阈值电压。
2.如权利要求1所述的方法，其特征在于：步骤三中的所述P阱注入分成两步，第一步的工艺条件为：注入杂质为硼，注入能量为120Kev～160Kev，注入剂量为1E13cm-2，第二步的工艺条件为：注入杂质为硼，注入能量为15Kev～25Kev，注入剂量为2E12cm-2～8E12cm-2。
3.如权利要求1所述的方法，其特征在于：步骤四中的所述N型离子注入的工艺条件为：注入杂质为砷，注入能量为30Kev～50Kev，注入剂量为1E11cm-2～2E12cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210300836.4A CN103632970B (zh) | 2012-08-22 | 2012-08-22 | 抑制nmos器件的双峰效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210300836.4A CN103632970B (zh) | 2012-08-22 | 2012-08-22 | 抑制nmos器件的双峰效应的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103632970A CN103632970A (zh) | 2014-03-12 |
| CN103632970B true CN103632970B (zh) | 2016-04-13 |
Family
ID=50213871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210300836.4A Active CN103632970B (zh) | 2012-08-22 | 2012-08-22 | 抑制nmos器件的双峰效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103632970B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033729B (zh) * | 2015-03-11 | 2019-04-02 | 上海凯世通半导体股份有限公司 | FinFET的掺杂方法 |
| CN112151616B (zh) * | 2020-08-20 | 2022-12-16 | 中国科学院微电子研究所 | 一种堆叠mos器件及其制备方法 |
| CN115083918B (zh) * | 2022-07-19 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 晶体管及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197288A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 高压mos晶体管的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0165457B1 (ko) * | 1995-10-25 | 1999-02-01 | 김광호 | 트렌치 소자분리 방법 |
| US8138051B2 (en) * | 2009-06-19 | 2012-03-20 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with high voltage transistor and method of manufacture thereof |
-
2012
- 2012-08-22 CN CN201210300836.4A patent/CN103632970B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197288A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 高压mos晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103632970A (zh) | 2014-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8592274B2 (en) | LDMOS with accumulation enhancement implant | |
| US20130020632A1 (en) | Lateral transistor with capacitively depleted drift region | |
| US8937354B2 (en) | PD SOI device with a body contact structure | |
| US10355088B2 (en) | Metal oxide semiconductor device having mitigated threshold voltage roll-off and threshold voltage roll-off mitigation method thereof | |
| US9853099B1 (en) | Double diffused metal oxide semiconductor device and manufacturing method thereof | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| US8354714B2 (en) | SOI MOS device having BTS structure and manufacturing method thereof | |
| CN103632970B (zh) | 抑制nmos器件的双峰效应的方法 | |
| EP3509102A1 (en) | Component integrated with depletion-mode junction field-effect transistor and method for manufacturing component | |
| CN103545346B (zh) | 隔离型n型ldmos器件及其制造方法 | |
| US8796100B2 (en) | Methods of manufacturing lateral diffused MOS devices with layout controlled body curvature and related devices | |
| US10249707B2 (en) | Laterally diffused metal oxide semiconductor field-effect transistor and manufacturing method therefor | |
| CN103579079B (zh) | 抑制浅沟槽隔离工艺中双峰效应的方法 | |
| US20110303990A1 (en) | Semiconductor Device and Method Making Same | |
| CN109119458B (zh) | 隔离结构及工艺方法 | |
| US9673278B2 (en) | Method of preventing drain and read disturbances in non-volatile memory device | |
| CN103456784B (zh) | 高压p型ldmos器件及制造方法 | |
| CN103050510B (zh) | Rfldmos工艺中的esd器件及其制造方法 | |
| CN102130163B (zh) | Esd高压dmos器件及其制造方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN103035637B (zh) | Rfldmos工艺中的esd器件及制造方法 | |
| CN107819035B (zh) | 改善的功率mos | |
| CN111599808A (zh) | 半导体装置及其制造方法 | |
| CN103426759B (zh) | Pldmos的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |