CN101197288A - 高压mos晶体管的制作方法 - Google Patents

高压mos晶体管的制作方法 Download PDF

Info

Publication number
CN101197288A
CN101197288A CNA2006101191622A CN200610119162A CN101197288A CN 101197288 A CN101197288 A CN 101197288A CN A2006101191622 A CNA2006101191622 A CN A2006101191622A CN 200610119162 A CN200610119162 A CN 200610119162A CN 101197288 A CN101197288 A CN 101197288A
Authority
CN
China
Prior art keywords
active area
expose
waiting
silicon substrate
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101191622A
Other languages
English (en)
Other versions
CN100539045C (zh
Inventor
蔡巧明
辛春艳
卢普生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101191622A priority Critical patent/CN100539045C/zh
Publication of CN101197288A publication Critical patent/CN101197288A/zh
Application granted granted Critical
Publication of CN100539045C publication Critical patent/CN100539045C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种高压MOS晶体管的制作方法,包括下列步骤:在待曝光有源区图形和待曝光隔离区图形相接处形成待曝光辅助有源区图形;将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至硅衬底上形成有源区、隔离区和辅助有源区;在有源区和辅助有源区的硅衬底中进行第一次p型离子注入;在硅衬底上形成光阻层,经过曝光和显影后,在光阻层上形成开口;以光阻层为掩膜,经由开口向辅助有源区的硅衬底中进行第二次p型离子注入;在有源区和辅助有源区的硅衬底上形成栅氧化层。经过上述步骤,在辅助有源区进行两次同类型离子注入,提高辅助有源区的阈值电压,双峰现象不会出现,从而可以降低器件功耗,增加器件工作的稳定性。

Description

高压MOS晶体管的制作方法
技术领域
本发明涉及半导体制造工艺,尤其涉及高压MOS晶体管的制作方法,特别在制作高压MOS晶体管的过程中防止双峰效应的方法。
背景技术
在半导体技术中,即使元件尺寸持续缩减,仍希望晶体管的性能可更为增进,也希望能制造出结合低、高、中电压应用范围的集成电路半导体装置。举例来说,用于驱动图像传感器、LCD以及印刷磁头等的集成电路(以下称为驱动IC),由具有在+V以上的电源电压下工作的漏极及源极间的耐压能力强的高压MOS晶体管的驱动输出单元,以及具有在数伏以下的电源电压下可以使用的漏极耐压能力差的低压MOS晶体管的控制驱动输出单元的逻辑单元构成。此类集成电路通常称作系统单晶片。尽管这类集成电路包含采用非常低电压(比方1.8V或2.5V)来操作的逻辑晶体管,但是位于相同集成电路上的其它晶体管是因高电压应用而设计的,因此是以高电压来操作,并且往往漏极至源极的压差可能有30V甚至40V之高,高电压晶体管元件比逻辑电路中的逻辑晶体管或周边晶体管有能力负载更多的电流。
现有制作高压MOS晶体管的制作方法请参考专利号为02146360的中国专利所公开的技术方案。举例NMOS晶体管的形成,如图1A所示,在硅衬底100中注入p型离子形成P阱,在硅衬底100上形成第一光阻层102,由光刻机将光罩101上的图形转移至第一光阻层102上,经过显影,在第一光阻层102上形成浅沟槽图形103。
如图1B所示,以第一光阻层102为掩膜,蚀刻硅衬底100,形成浅沟槽;去除第一光阻层102,在浅沟槽内填充满绝缘物质,形成浅沟槽隔离区104,浅沟槽隔离区104以外区域为有源区110。
如图1C所示,在炉管中通入氧气氧化有源区110处的硅衬底100,形成栅氧化层106。
如图1D所示,用化学气相沉积法在栅氧化层106上形成多晶硅层108;在多晶硅层108上旋涂第二光阻层(未图示),经过曝光和显影,在第二光阻层上形成栅极图形;以第二光阻层为掩膜,干法蚀刻多晶硅层108和栅氧化层106至硅衬底100,多晶硅层108作为栅极。
如图1E所示,去除第二光阻层;以栅极为自对准掩膜,在硅衬底100中注入n型离子,形成源极/漏极116;在多晶硅层108上形成金属硅化物层112,金属硅化物层112、多晶硅层108和栅氧化层106组成栅极结构114;在栅极结构114两侧形成间隙壁115。
如图1C’所示,对高压MOS晶体管来说,需要生长厚度在300埃至500埃的栅氧化层106,由于浅沟槽隔离区104内绝缘物质的形成过程中,绝缘物质会高出硅衬底100且会出现倒角(虚线椭圆表示);在有源区110的硅衬底100上形成栅氧化层106时,由于有源区110与浅沟槽隔离区104相接区倒角处提供的硅比非相接区的硅少,所以会导致栅氧化层106的边缘部分比中间部分薄,导致栅氧化层的边缘处阈值电压降低。
现有制作MOS晶体管栅氧化层过程中,由于高压MOS晶体管的栅氧化层比较厚且受到浅沟槽隔离区倒角的影响,在形成栅氧化层过程中很容易造成栅氧化层边缘部分比中间部分薄,导致栅氧化层的边缘处阈值电压降低,产生双峰现象,从而导致器件功耗高,器件工作的稳定性差。
发明内容
本发明解决的问题是提供一种半导体晶体管的制作方法,防止由于高压MOS晶体管的栅氧化层比较厚且受到浅沟槽隔离区倒角的影响,在形成栅氧化层过程中很容易造成栅氧化层边缘部分比中间部分薄,导致栅氧化层的边缘处阈值电压降低,产生双峰现象,从而导致器件功耗高,器件工作的稳定性差。
为解决上述问题,本发明提供一种高压MOS晶体管的制作方法,其特征在于,高压NMOS晶体管形成,包括下列步骤:
a.在待曝光有源区图形和待曝光隔离区图形相接处形成待曝光辅助有源区图形,所述待曝光辅助有源区图形与待曝光有源区图形连通向待曝光隔离区图形凸出;
b.将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至硅衬底上形成有源区、隔离区和辅助有源区;
c.在有源区和辅助有源区的硅衬底中进行第一次p型离子注入;
d.在硅衬底上形成光阻层,经过曝光和显影后,在光阻层上形成开口;
e.以光阻层为掩膜,经由开口向辅助有源区的硅衬底中进行第二次p型离子注入;
f.在有源区和辅助有源区的硅衬底上形成栅氧化层;
g.在硅衬底上形成栅极、源极和漏极,其中栅极与有源区的重叠部分为沟道。
待曝光辅助有源区图形的长为沟道长度的20%~30%,宽为沟道宽度的20%~30%。
所述p型离子为硼。第二次注入p型离子的剂量为5.0E11/cm2~1.0E13/cm2,第二次注入p型离子的能量为100keV~200keV。第一次注入p型离子的剂量为1.0E13/cm2~1.0E14/cm2,第一次注入p型离子的能量为500keV~1000keV。
步骤b包括:将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至光罩上,形成有源区图形、隔离区图形和辅助图形;将光罩上的有源区图形、隔离区图形和辅助图形转移至硅衬底上形成有源区、隔离区和辅助有源区。
用炉管氧化法形成栅氧化层,所述栅氧化层的厚度为300埃~600埃。
步骤g包括:在栅氧化层上形成多晶硅层,作为栅极;以栅极为掩膜,在栅极两侧的硅衬底中注入n型离子,形成源极和漏极;在多晶硅层上形成金属硅化物层,金属硅化物层、多晶硅层和栅氧化层组成栅极结构;在栅极结构两侧形成间隙壁。
本发明提供一种高压MOS晶体管的制作方法,其特征在于,高压PMOS晶体管形成,包括下列步骤:
A.在待曝光有源区图形和待曝光隔离区图形相接处形成待曝光辅助有源区图形,所述待曝光辅助有源区图形与待曝光有源区图形连通向待曝光隔离区图形凸出;
B.将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至硅衬底上形成有源区、隔离区和辅助有源区;
C.在有源区和辅助有源区的硅衬底中进行第一次n型离子注入;
D.在硅衬底上形成光阻层,经过曝光和显影后,在光阻层上形成开口;
E.以光阻层为掩膜,经由开口向辅助有源区的硅衬底中进行第二次n型离子注入;
F.在有源区和辅助有源区的硅衬底上形成栅氧化层;
G.在硅衬底上形成栅极、源极和漏极,其中栅极与有源区的重叠部分为沟道。
待曝光辅助有源区图形的长为沟道长度的20%~30%,宽为沟道宽度的20%~30%。
所述n型离子为磷。第二次注入n型离子的剂量为1.0E12/cm2~1.0E13/cm2,第二次注入n型离子的能量为200keV~600keV。第一次注入n型离子的剂量为1.0E13/cm2~1.0E14/cm2,第一次注入n型离子的能量为500keV~1000keV。
步骤B包括:将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至光罩上,形成有源区图形、隔离区图形和辅助图形;将光罩上的有源区图形、隔离区图形和辅助图形转移至硅衬底上形成有源区、隔离区和辅助有源区。
用炉管氧化法形成栅氧化层,所述栅氧化层的厚度为300埃~600埃。
步骤G包括:在栅氧化层上形成多晶硅层,作为栅极;以栅极为掩膜,在栅极两侧的硅衬底中注入p型离子,形成源极和漏极;在多晶硅层上形成金属硅化物层,金属硅化物层、多晶硅层和栅氧化层组成栅极结构;在栅极结构两侧形成间隙壁。
与现有技术相比,本发明具有以下优点:本发明在待曝光有源区图形和待曝光隔离区图形相接处形成与待曝光有源区图形连通向待曝光隔离区图形凸出的待曝光辅助有源区图形,并将待曝光图形转移至硅衬底上形成辅助有源区,同时在辅助有源区进行两次同类型离子注入,提高辅助有源区的阈值电压,使双峰现象不会出现,从而可以降低器件功耗,增加器件工作的稳定性。
附图说明
图1A至图1E是现有技术制作高压NMOS晶体管的示意图;
图2是本发明制作高压NMOS晶体管的流程图;
图3A至图3H是本发明形成高压NMOS晶体管栅氧化层的示意图;
图4是本发明制作高压PMOS晶体管的流程图;
图5A至图5H是本发明形成高压PMOS晶体管栅氧化层的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明制作高压NMOS晶体管的流程图。如图2所示,执行步骤S201在待曝光有源区图形和待曝光隔离区图形相接处形成待曝光辅助有源区图形,所述待曝光辅助有源区图形与待曝光有源区图形连通向待曝光隔离区图形凸出;S202将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至硅衬底上形成有源区、隔离区和辅助有源区;S203在有源区和辅助有源区的硅衬底中进行第一次p型离子注入;S204在硅衬底上形成光阻层,经过曝光和显影后,在光阻层上形成开口;S205以光阻层为掩膜,经由开口向辅助有源区的硅衬底中进行第二次p型离子注入;S206在有源区和辅助有源区的硅衬底上形成栅氧化层;S207在硅衬底上形成栅极、源极和漏极,其中栅极与有源区的重叠部分为沟道。
图3A至图3H是本发明制作高压NMOS晶体管的示意图。如图3A所示,用图形布局软件,在待曝光有源区图形220和待曝光隔离区图形221的相接处形成与待曝光有源区图形220连通向待曝光隔离区图形221凸出的待曝光辅助有源区图形222,待曝光辅助有源区图形222的宽度为X’,长度Y’。
如图3B所示,用电子束写入装置或激光束写入装置将图形布局软件中的待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至光罩224上,形成有源区图形225、隔离区图形223和辅助图形226。
如图3C所示,在硅衬底200上形成第一光阻层202,将图3B的光罩224上的有源区图形225、隔离区图形223和辅助图形226转移至第一光阻层202上,经过曝光和显影后,在第一光阻层202上形成浅沟槽隔离图形203。
如图3D所示,以第一光阻层202为掩膜,蚀刻硅衬底200,形成浅沟槽;去除第一光阻层202,在浅沟槽内填充满绝缘物质,形成浅沟槽隔离区204,浅沟槽隔离区204以外区域为有源区210和辅助有源区211;在有源区210和辅助有源区211的硅衬底200中进行第一次p型离子注入。
图3E是将图3D逆时针旋转30°,如图3E所示,用旋涂法在硅衬底200上形成第二光阻层205,经过曝光和显影后,在第二光阻层205上形成开口207,经由开口207向辅助有源区211处的硅衬底200中进行第二次p型离子注入。
如图3F所示,去除第二光阻层205,然后在炉管中通入氧气在温度为800℃~1000℃时氧化有源区210处的硅衬底200,形成厚度为300埃~600埃栅氧化层206。
如图3G所示,用化学气相沉积法在栅氧化层206上形成厚度为1000埃~1500埃的多晶硅层208;在多晶硅层208上旋涂第三光阻层(未图示),经过曝光和显影,在形成栅极图形;以第三光阻层为掩膜,用干法蚀刻法蚀刻多晶硅层208和栅氧化层206至硅衬底200,多晶硅层208作为栅极。
图3G’为图3G的俯视图,如图3G’所示,多晶硅层208所形成的栅极与有源区210的重叠部分为沟道209,沟道209的宽度为X”,长度为Y”。
如图3H所示,去除第三光阻层;以栅极为自对准确掩膜,在硅衬底200中注入n型离子,形成源极/漏极216;在多晶硅层208上形成金属硅化物层212,金属硅化物层212、多晶硅层208和栅氧化层206组成栅极结构214;在栅极结构214两侧形成间隙壁215。
本实施例中,待曝光辅助有源区图形222的长度Y’为沟道209长度Y”的20%~30%,宽度X’为沟道宽度X”的20%~30%。
所述p型离子为硼离子或氟化硼,本实施例优选硼离子;其中,第二次注入硼离子的剂量为5.0E11/cm2~1.0E13/cm2,具体剂量例如5.0E11/cm2、1.0E12/cm2、5.0E12/cm2或1.0E13/cm2;第二次注入硼离子的能量为100keV~200keV,具体能量例如100keV、120keV、140keV、160keV、180keV或200keV。第一次注入硼离子的剂量为1.0E13/cm2~1.0E14/cm2,具体例如1.0E13/cm2、5.0E13/cm2或1.0E14/cm2;第一次注入硼离子的能量为500keV~1000keV,具体例如500keV、600keV、700keV、800keV、900keV或1000keV。
本实施例中,氧化有源区210处的硅衬底200的温度具体例如800℃、850℃、900℃、950℃或1000℃。
本实施例中,栅氧化层206的厚度具体例如300埃、400埃、500埃或600埃。多晶硅层208的厚度具体例如1000埃、1100埃、1200埃、1300埃、1400埃或1500埃。
图4是本发明制作高压PMOS晶体管的流程图。如图4所示,执行步骤S301在待曝光有源区图形和待曝光隔离区图形相接处形成待曝光辅助有源区图形,所述待曝光辅助有源区图形与待曝光有源区图形连通向待曝光隔离区图形凸出;S302将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至硅衬底上形成有源区、隔离区和辅助有源区;S303在有源区和辅助有源区的硅衬底中进行第一次n型离子注入;S304在硅衬底上形成光阻层,经过曝光和显影后,在光阻层上形成开口;S305以光阻层为掩膜,经由开口向辅助有源区的硅衬底中进行第二次n型离子注入;S306在有源区和辅助有源区的硅衬底上形成栅氧化层;S307在硅衬底上形成栅极、源极和漏极,其中栅极与有源区的重叠部分为沟道。
图5A至图5H是本发明形成高压PMOS晶体管栅氧化层的示意图。如图5A所示,用图形布局软件,在待曝光有源区图形320和待曝光隔离区图形321的相接处形成与待曝光有源区图形320连通向待曝光隔离区图形321凸出的待曝光辅助有源区图形322,待曝光辅助有源区图形322的宽度为X’,长度Y’。
如图5B所示,用电子束写入装置或激光束写入装置将图形布局软件中的待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至光罩324上,形成有源区图形325、隔离区图形323和辅助图形326。
如图5C所示,在硅衬底300上形成第一光阻层302,将图5B的光罩324上的图形转移至第一光阻层302上,经过曝光和显影后,在第一光阻层302上形成浅沟槽隔离图形303。
如图5D所示,以第一光阻层302为掩膜,蚀刻硅衬底300,形成浅沟槽;去除第一光阻层302,在浅沟槽内填充满绝缘物质,形成浅沟槽隔离区304,浅沟槽隔离区304以外区域为有源区310和辅助有源区311;在有源区310和辅助有源区311的硅衬底300中进行第一次n型离子注入。
图5E是将图5D逆时针旋转30°,如图5E所示,用旋涂法在硅衬底300上形成第二光阻层305,经过曝光和显影后,在第二光阻层305上形成开口307,经由开口307向辅助有源区311处的硅衬底300中进行第二次n型离子注入。
如图5F所示,去除第二光阻层305,然后在炉管中通入氧气在温度为800℃~1000℃时氧化有源区310处的硅衬底300,形成厚度为300埃~600埃栅氧化层306。
5G是将图5F顺时针旋转30°,如图5G所示,用化学气相沉积法在栅氧化层306上形成厚度为1000埃~1500埃的多晶硅层308;在多晶硅层308上旋涂第三光阻层(未图示),经过曝光和显影,在形成栅极图形;以第三光阻层为掩膜,用干法蚀刻法蚀刻多晶硅层308和栅氧化层306至硅衬底300,多晶硅层308作为栅极。
图5G’为图5G的俯视图,多晶硅层308所形成的栅极与有源区310的重叠部分为沟道309,沟道309的宽度为X”,长度为Y”。
如图5H所示,去除第三光阻层;以栅极为自对准确掩膜,在硅衬底300中注入p型离子,形成源极/漏极316;在多晶硅层308上形成金属硅化物层312,金属硅化物层312、多晶硅层308和栅氧化层306组成栅极结构314;在栅极结构314两侧形成间隙壁315。
本实施例中,待曝光辅助有源区图形322的长度Y’为沟道309长度Y”的20%~30%,宽度X’为沟道309宽度X”的20%~30%。
所述n型离子为磷离子或砷离子,本实施例优选磷离子;其中,第二次注入磷离子的剂量为1.0E12/cm2~1.0E13/cm2,具体剂量例如1.0E12/cm2、5.0E12/cm2或1.0E13/cm2;第二次注入硼离子的能量为200keV~600keV,具体能量例如200keV、300keV、400keV、500或600keV。第一次注入磷离子的剂量为1.0E13/cm2~1.0E14/cm2,具体例如1.0E13/cm2、5.0E13/cm2或1.0E14/cm2;第一次注入磷离子的能量为500keV~1000keV,具体例如500keV、600keV、700keV、800keV、900keV或1000keV。
本实施例中,氧化有源区310处的硅衬底300的温度具体例如800℃、850℃、900℃、950℃或1000℃。
本实施例中,栅氧化层306的厚度具体例如300埃、400埃、500埃或600埃。多晶硅层308的厚度具体例如1000埃、1100埃、1200埃、1300埃、1400埃或1500埃。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种高压MOS晶体管的制作方法,其特征在于,高压NMOS晶体管形成,包括下列步骤:
a.在待曝光有源区图形和待曝光隔离区图形相接处形成待曝光辅助有源区图形,所述待曝光辅助有源区图形与待曝光有源区图形连通向待曝光隔离区图形凸出;
b.将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至硅衬底上形成有源区、隔离区和辅助有源区;
c.在有源区和辅助有源区的硅衬底中进行第一次p型离子注入;
d.在硅衬底上形成光阻层,经过曝光和显影后,在光阻层上形成开口;
e.以光阻层为掩膜,经由开口向辅助有源区的硅衬底中进行第二次p型离子注入;
f.在有源区和辅助有源区的硅衬底上形成栅氧化层;
g.在硅衬底上形成栅极、源极和漏极,其中栅极与有源区的重叠部分为沟道。
2.根据权利要求1所述的高压MOS晶体管的制作方法,其特征在于:待曝光辅助有源区图形的长度为沟道长度的20%~30%,宽度为沟道宽度的20%~30%。
3.根据权利要求1所述的高压MOS晶体管的制作方法,其特征在于:所述p型离子为硼。
4.根据权利要求3所述的高压MOS晶体管的制作方法,其特征在于:第二次注入p型离子的剂量为5.0E11/cm2~1.0E13/cm2
5.根据权利要求4所述的高压MOS晶体管的制作方法,其特征在于:第二次注入p型离子的能量为100keV~200keV。
6.根据权利要求1所述的高压MOS晶体管的制作方法,其特征在于:第一次注入p型离子的剂量为1.0E13/cm2~1.0E14/cm2
7.根据权利要求6所述的高压MOS晶体管的制作方法,其特征在于:第一次注入p型离子的能量为500keV~1000keV。
8.根据权利要求1所述的高压MOS晶体管的制作方法,其特征在于:步骤b包括:将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至光罩上,形成有源区图形、隔离区图形和辅助图形;
将光罩上的有源区图形、隔离区图形和辅助图形转移至硅衬底上形成有源区、隔离区和辅助有源区。
9.根据权利要求1所述的高压MOS晶体管的制作方法,其特征在于:用炉管氧化法形成栅氧化层。
10.根据权利要求9所述的高压MOS晶体管的制作方法,其特征在于:所述栅氧化层的厚度为300埃~600埃。
11.根据权利要求1所述的高压MOS晶体管的制作方法,其特征在于:步骤g包括:在栅氧化层上形成多晶硅层,作为栅极;
以栅极为掩膜,在栅极两侧的硅衬底中注入n型离子,形成源极和漏极;
在多晶硅层上形成金属硅化物层,金属硅化物层、多晶硅层和栅氧化层组成栅极结构;
在栅极结构两侧形成间隙壁。
12.一种高压MOS晶体管的制作方法,其特征在于,高压PMOS晶体管形成,包括下列步骤:
A.在待曝光有源区图形和待曝光隔离区图形相接处形成待曝光辅助有源区图形,所述待曝光辅助有源区图形与待曝光有源区图形连通向待曝光隔离区图形凸出;
B.将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至硅衬底上形成有源区、隔离区和辅助有源区;
C.在有源区和辅助有源区的硅衬底中进行第一次n型离子注入;
D.在硅衬底上形成光阻层,经过曝光和显影后,在光阻层上形成开口;
E.以光阻层为掩膜,经由开口向辅助有源区的硅衬底中进行第二次n型离子注入;
F.在有源区和辅助有源区的硅衬底上形成栅氧化层;
G.在硅衬底上形成栅极、源极和漏极,其中栅极与有源区的重叠部分为沟道。
13.根据权利要求12所述的高压MOS晶体管的制作方法,其特征在于:待曝光辅助有源区图形的长度为沟道长度的20%~30%,宽度为沟道宽度的20%~30%。
14.根据权利要求12所述的高压MOS晶体管的制作方法,其特征在于:所述n型离子为磷。
15.根据权利要求15所述的高压MOS晶体管的制作方法,其特征在于:第二次注入n型离子的剂量为1.0E12/cm2~1.0E13/cm2。
16.根据权利要求16所述的高压MOS晶体管的制作方法,其特征在于:第二次注入n型离子的能量为200keV~600keV。
17.根据权利要求12所述的高压MOS晶体管的制作方法,其特征在于:第一次注入n型离子的剂量为1.0E13/cm2~1.0E14/cm2
18.根据权利要求17所述的高压MOS晶体管的制作方法,其特征在于:第一次注入n型离子的能量为500keV~1000keV。
19.根据权利要求12所述的高压MOS晶体管的制作方法,其特征在于:步骤B包括:将待曝光有源区图形、待曝光隔离区图形和待曝光辅助有源区图形转移至光罩上,形成有源区图形、隔离区图形和辅助图形;
将光罩上的有源区图形、隔离区图形和辅助图形转移至硅衬底上形成有源区、隔离区和辅助有源区。
20.根据权利要求12所述的半导体晶体管的制作方法,其特征在于:用炉管氧化法形成栅氧化层。
21.根据权利要求20所述的半导体晶体管的制作方法,其特征在于:所述栅氧化层的厚度为300埃~600埃。
22.根据权利要求12所述的高压MOS晶体管的制作方法,其特征在于:步骤H包括:在栅氧化层上形成多晶硅层,作为栅极;
以栅极为掩膜,在栅极两侧的硅衬底中注入p型离子,形成源极和漏极;
在多晶硅层上形成金属硅化物层,金属硅化物层、多晶硅层和栅氧化层组成栅极结构;
在栅极结构两侧形成间隙壁。
CNB2006101191622A 2006-12-05 2006-12-05 高压mos晶体管的制作方法 Expired - Fee Related CN100539045C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101191622A CN100539045C (zh) 2006-12-05 2006-12-05 高压mos晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101191622A CN100539045C (zh) 2006-12-05 2006-12-05 高压mos晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN101197288A true CN101197288A (zh) 2008-06-11
CN100539045C CN100539045C (zh) 2009-09-09

Family

ID=39547586

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101191622A Expired - Fee Related CN100539045C (zh) 2006-12-05 2006-12-05 高压mos晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN100539045C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632970A (zh) * 2012-08-22 2014-03-12 上海华虹宏力半导体制造有限公司 抑制nmos器件的双峰效应的方法
WO2016124110A1 (zh) * 2015-02-02 2016-08-11 无锡华润上华半导体有限公司 半导体器件及其制造方法、电子装置
CN111415936A (zh) * 2020-04-27 2020-07-14 上海华力微电子有限公司 Nand闪存的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632970A (zh) * 2012-08-22 2014-03-12 上海华虹宏力半导体制造有限公司 抑制nmos器件的双峰效应的方法
CN103632970B (zh) * 2012-08-22 2016-04-13 上海华虹宏力半导体制造有限公司 抑制nmos器件的双峰效应的方法
WO2016124110A1 (zh) * 2015-02-02 2016-08-11 无锡华润上华半导体有限公司 半导体器件及其制造方法、电子装置
CN105990115A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 一种半导体器件及其制造方法、电子装置
CN111415936A (zh) * 2020-04-27 2020-07-14 上海华力微电子有限公司 Nand闪存的制作方法

Also Published As

Publication number Publication date
CN100539045C (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
TWI413211B (zh) 具有高電壓電晶體的積體電路系統及其製造方法
JP2006319297A (ja) フラッシュメモリ素子およびその製造方法
JPH0321058A (ja) Misトランジスタ及び相補形misトランジスタの製造方法
CN100539044C (zh) 高压mos晶体管的制作方法
JP2010157720A (ja) 半導体素子及びその製造方法
CN106328504B (zh) 半导体结构及其形成方法
CN102479718A (zh) 一种金属氧化物半导体场效应晶体管的制作方法
JP3239853B2 (ja) 半導体装置の製造方法
CN100539045C (zh) 高压mos晶体管的制作方法
CN101572249B (zh) 形成掺杂阱及图像传感器的方法
US20090302413A1 (en) Semiconductor device and sti forming method therefor
JP2006319296A (ja) 半導体素子の素子分離膜およびその形成方法
US8318559B2 (en) Method of fabricating CMOS transistor
KR100840659B1 (ko) 디이모스 소자의 제조 방법
CN103137622A (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN105336689A (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN112928068B (zh) Cmos生产工艺中节省轻掺杂光罩数的方法
KR100680488B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100788376B1 (ko) 반도체 소자 형성방법
JP2010028054A (ja) 半導体装置およびその製造方法
CN101783324B (zh) Cmos晶体管及其制作方法
KR100356824B1 (ko) 반도체장치의 제조방법
KR100332472B1 (ko) 정전기보호회로를구비한반도체장치의제조방법
CN103117223B (zh) 一种mos晶体管轻掺杂漏区的制造方法
KR20100059048A (ko) Cmos 트랜지스터의 리버스 쇼트 채널 효과 개선 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111111

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20181205

CF01 Termination of patent right due to non-payment of annual fee