CN101572249B - 形成掺杂阱及图像传感器的方法 - Google Patents
形成掺杂阱及图像传感器的方法 Download PDFInfo
- Publication number
- CN101572249B CN101572249B CN2008101056278A CN200810105627A CN101572249B CN 101572249 B CN101572249 B CN 101572249B CN 2008101056278 A CN2008101056278 A CN 2008101056278A CN 200810105627 A CN200810105627 A CN 200810105627A CN 101572249 B CN101572249 B CN 101572249B
- Authority
- CN
- China
- Prior art keywords
- dopant well
- silicon oxide
- semiconductor substrate
- oxide layer
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种形成掺杂阱及图像传感器的方法,其中形成掺杂阱的方法,包括:在半导体衬底上形成氧化硅层;在氧化硅层上形成光刻胶层后,刻蚀光刻胶层和氧化硅层至露出半导体衬底,定义掺杂阱图形;灰化光刻胶层至露出氧化硅层,增大掺杂阱图形的关键尺寸;以光刻胶层及氧化硅层为掩膜,沿增大后的掺杂阱图形,向半导体衬底注入离子,形成深度梯度分布的掺杂阱;去除光刻胶层和氧化硅层。本发明还提供形成图像传感器的方法。本发明能将掺杂阱的关键尺寸能控制均匀,且工艺步骤简化。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及形成掺杂阱及图像传感器的方法。
背景技术
随着半导体技术地不断发展,半导体器件的集成化程度也越来越高,因此,对于半导体器件的关键尺寸的要求也越来越高。
在对半导体器件的关键尺寸进行控制的同时,为了优化结深和减少漏电的原因,对半导体器件之间的接触面积也有所要求,例如现有制作图像传感器的光电二极管掺杂阱的过程中,将掺杂阱做成离子深度分布梯度,以增加与半导体衬底间的接触面积,即PN结面积,进而使结电容增大,使电阻增大,提高抗击穿的能力,并减小漏电流的产生。
如图1所示,在半导体衬底100上形成光刻胶层102,经过曝光显影工艺,定义出第一离子注入开口图形103;以光刻胶层102为掩膜,沿第一离子注入开口图形103,向半导体衬底100中进行第一次离子10注入,形成第一掺杂阱104,所述离子可以是磷,注入离子的剂量为1E13cm-2,浓度为1E17cm-3~1E18cm-3,注入能量为15KeV;其中,由于离子注入时,会与第一次离子注入开口图形103侧壁的光刻胶层103发生反应,生成硬化物质107。
如图2所示,将带有各膜层的半导体衬底100放入灰化炉中,通过控制氧气的注入剂量、注入能量及注入时间等,增大第一离子注入开口图形的关键尺寸,形成第二离子注入开口图形105。
如图3所示,以光刻胶层102为掩膜,沿第二离子注入开口图形105,向半导体衬底100中进行第二次离子15注入,形成第二掺杂阱106,所述离子可以是磷,注入离子的剂量为1E13cm-2,浓度为1E17cm-3~1E18cm-3,注入能量为140KeV;其中第二掺杂阱106与第一掺杂阱104之间由于离子注入的深度不一致,产生深度梯度。
在专利号为6514785的美国专利中还可以发现更多与上述技术方案相关的信息,形成光电二极管区掺杂阱的方法。
现有技术在向半导体衬底进行第一次离子注入时,所述离子会与第一次离子注入开口图形的光刻胶层侧壁发生反应,形成与光刻胶层性质不同的硬化物质,在后续用氧气灰化光刻胶层,增大第一次离子注入开口图形关键尺寸时,关键尺寸的增大量很难控制。
发明内容
本发明解决的问题是提供一种形成掺杂阱及图像传感器的方法,有效控制离子注入开口图形的关键尺寸。
为解决上述问题,本发明提供一种形成掺杂阱的方法,包括:在半导体衬底上形成氧化硅层;在氧化硅层上形成光刻胶层后,刻蚀光刻胶层和氧化硅层至露出半导体衬底,定义掺杂阱图形;灰化光刻胶层至露出氧化硅层,增大掺杂阱图形的关键尺寸;以光刻胶层及氧化硅层为掩膜,沿增大后的掺杂阱图形,向半导体衬底注入离子,形成深度梯度分布的掺杂阱;去除光刻胶层和氧化硅层。
可选的,所述氧化硅层的厚度为800埃~1200埃。形成氧化硅的方法为热氧化法或化学气相沉积法。
可选的,灰化光刻胶层采用的是氧气。
可选的,所述注入离子为磷。注入离子的剂量为0.5E13cm-2~1.5E13cm-2,能量为130KeV~150KeV。
本发明提供一种形成图像传感器的方法,包括:提供半导体衬底,所述半导体衬底包括光电二极管区域;在半导体衬底上依次形成氧化硅层和光刻胶层;刻蚀光电二极管区域的光刻胶层和氧化硅层至露出半导体衬底,定义深掺杂阱图形;灰化光刻胶层至露出氧化硅层,增大深掺杂阱图形的关键尺寸;以光刻胶层及氧化硅层为掩膜,沿增大后的深掺杂阱图形,向半导体衬底注入离子,形成与半导体衬底导电类型相反且深度梯度分布的深掺杂阱;去除光刻胶层和氧化硅层后,在半导体衬底中形成与半导体衬底导电类型相同的浅掺杂阱。
可选的,所述氧化硅层的厚度为800埃~1200埃。形成氧化硅的方法为热氧化法或化学气相沉积法。
可选的,灰化光刻胶层采用的是氧气。
可选的,所述注入离子为磷。注入离子的剂量为0.5E13cm-2~1.5E13cm-2,能量为130KeV~150KeV。
与现有技术相比,上述方案具有以下优点:1)刻蚀光刻胶层和氧化硅层至露出半导体衬底,定义掺杂阱图形;灰化光刻胶层至露出氧化硅层,增大掺杂阱图形的关键尺寸;由于在离子注入前就定义好掺杂阱图形的关键尺寸,因此不会受注入离子的影响,关键尺寸能控制均匀。
2)由于只需一次离子注入,就能得到深度梯度分布的掺杂阱,工艺步骤简化。
附图说明
图1至图3是现有技术形成深度梯度分布掺杂阱的示意图;
图4是本发明形成深度梯度分布掺杂阱的具体实施方式流程图;
图5至图7是本发明形成深度梯度分布掺杂阱的实施例示意图;
图8是本发明形成图像传感器的具体实施方式流程图;
图9至图13是本发明形成图像传感器的实施例示意图。
具体实施方式
本发明刻蚀光刻胶层和氧化硅层至露出半导体衬底,定义掺杂阱图形;灰化光刻胶层至露出氧化硅层,增大掺杂阱图形的关键尺寸;由于在离子注入前就定义好掺杂阱图形的关键尺寸,因此不会受注入离子的影响,关键尺寸能控制均匀。进一步由于只需一次离子注入,就能得到深度梯度分布的掺杂阱,工艺步骤简化。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
图4是本发明形成深度梯度分布掺杂阱的具体实施方式流程图。如图4所示,执行步骤S101,在半导体衬底上形成氧化硅层;执行步骤S102,在氧化硅层上形成光刻胶层后,刻蚀光刻胶层和氧化硅层至露出半导体衬底,定义掺杂阱图形;执行步骤S103,灰化光刻胶层至露出氧化硅层,增大掺杂阱图形的关键尺寸;执行步骤S104,以光刻胶层及氧化硅层为掩膜,沿增大后的掺杂阱图形,向半导体衬底注入离子,形成深度梯度分布的掺杂阱;执行步骤S105,去除光刻胶层和氧化硅层。
图5至图7是本发明形成深度梯度分布掺杂阱的实施例示意图。如图5所示,在半导体衬底200上形成厚度为800埃~1200埃的氧化硅层202,所述形成氧化硅层202的方法可以是热氧化法,也可以是化学气相沉积法;用旋涂法在氧化硅层202上形成光刻胶层204,经过曝光显影工艺,在光刻胶层204上定义出第一掺杂阱图形205;以光刻胶层204为掩膜,沿第一掺杂阱图形205刻蚀氧化硅层202至露出半导体衬底200。
本实施例中,氧化硅层202的厚度具体例如800埃、850埃、900埃、950埃、1000埃、1050埃、1100埃、1150埃或1200埃等,优选1000埃。
如图6所示,将带有各膜层的半导体衬底200放入灰化炉中,通过控制氧气的注入剂量、注入能量及注入时间等,对光刻胶层204进行灰化至露出氧化硅层202,增大第一掺杂阱图形的关键尺寸至预定尺寸,形成第二掺杂阱图形206。
其中,氧气的注入剂量、注入能量及注入时间由关键尺寸的增大量所决定。
如图7所示,以光刻胶层204和氧化硅层202为掩膜,沿第二掺杂阱图形206,向半导体衬底200中进行离子20注入,形成离子注入深度梯度分布的掺杂阱208。
其中,所述离子20可以是磷;注入离子20的剂量为0.5E13cm-2~1.5E13cm-2,具体剂量例如0.5E13cm-2、1E13cm-2或0.5E13cm-2等;注入离子的能量为130KeV~150KeV,具体能量例如130KeV、135KeV、140KeV、145KeV或150KeV等。当注入磷离子的剂量为1E13cm-2时,注入磷离子的能量为140KeV。
本实施例中,由于第二掺杂阱图形206中原第一掺杂阱图形205部分半导体衬底200曝露,其它部分的半导体衬底200则由氧化硅层202覆盖,因此,在进行离子20注入时,由氧化硅层202覆盖半导体衬底200与半导体衬底200曝露部分的离子注入深度不一致,从而形成的深掺杂阱208中离子注入深度呈梯度分布。
图8是本发明形成图像传感器的具体实施方式流程图。如图8所示,执行步骤S201,提供半导体衬底,所述半导体衬底包括光电二极管区域;执行步骤S202,在半导体衬底上依次形成氧化硅层和光刻胶层;执行步骤S203,刻蚀光电二极管区域的光刻胶层和氧化硅层至露出半导体衬底,定义深掺杂阱图形;执行步骤S204,灰化光刻胶层至露出氧化硅层,增大深掺杂阱图形的关键尺寸;执行步骤S205,以光刻胶层及氧化硅层为掩膜,沿增大后的深掺杂阱图形,向半导体衬底注入离子,形成与半导体衬底导电类型相反且深度梯度分布的深掺杂阱;执行步骤S206,去除光刻胶层和氧化硅层后,在半导体衬底中形成与半导体衬底导电类型相同的浅掺杂阱。
图9至图13是本发明形成图像传感器的实施例示意图。参照附图9,提供具有第一导电类型的半导体衬底301,假设第一导电类型为p型。所述半导体衬底301中形成有用于有源区之间隔离的隔离槽310,形成隔离槽310的方法为本领域技术人员公知的,例如形成浅沟槽隔离的技术。半导体衬底301分为第I区域和第II区域,所述第I区域为光电二极管区域,第II区域为外围电路区域。在半导体衬底301上形成厚度为800埃~1200埃的氧化硅层302,所述形成氧化硅层302的方法可以是热氧化法,也可以是化学气相沉积法;用旋涂法在氧化硅层302上形成光刻胶层304,经过曝光显影工艺,在第I区域的光刻胶层304上定义出第一深掺杂阱图形305;以光刻胶层304为掩膜,沿第一深掺杂阱图形305刻蚀氧化硅层302至露出半导体衬底301。
本实施例中,氧化硅层302的厚度具体例如800埃、850埃、900埃、950埃、1000埃、1050埃、1100埃、1150埃或1200埃等,优选1000埃。
如图10所示,将带有各膜层的半导体衬底301放入灰化炉中,通过控制氧气的注入剂量、注入能量及注入时间等,对光刻胶层304进行灰化至露出氧化硅层302,增大第一深掺杂阱图形的关键尺寸至预定尺寸,形成第二深掺杂阱图形306。
如图11所示,以光刻胶层304和氧化硅层302为掩膜,沿第二深掺杂阱图形306,向半导体衬底301中进行离子30注入,在第I区域形成离子注入深度梯度分布的深掺杂阱307,其中,深掺杂阱307的导电类型为与半导体衬底301相反的第二导电类型n型。
其中,所述离子30可以是磷;注入离子30的剂量为0.5E13cm-2~1.5E13cm-2,具体剂量例如0.5E13cm-2、1E13cm-2或0.5E13cm-2等;注入离子的能量为130KeV~150KeV,具体能量例如130KeV、135KeV、140KeV、145KeV或150KeV等。当注入磷离子的剂量为1E13cm-2时,注入磷离子的能量为140KeV。
本实施例中,由于第二深掺杂阱图形306中原第一深掺杂阱图形305部分半导体衬底301曝露,其它部分的半导体衬底301则由氧化硅层302覆盖,因此,在进行离子30注入时,由氧化硅层302覆盖半导体衬底301与半导体衬底301曝露部分的离子注入深度不一致,从而形成的深掺杂阱307中离子注入深度呈梯度分布。
如图12所示,去除光刻胶层304和氧化硅层302至露出半导体衬底301;在第II区域的NMOS管区域半导体衬底301中形成P阱308、依次位于半导体衬底301表面的栅介质层(未示出)、多晶硅栅311a和311d和覆盖于多晶硅栅311a和311d上的钝化层(未示出),以及位于半导体衬底301中的多晶硅栅311a和311d两侧的浅掺杂源/漏扩散区312b;在第II区域的PMOS管区域半导体衬底中形成有N阱309、依次位于半导体衬底301表面的栅介质层(未示出)、多晶硅栅311b、311c和覆盖于多晶硅栅311b、311c上的钝化层(未示出),以及位于半导体衬底301中的多晶硅栅311b和311c两侧的浅掺杂源/漏扩散区312a,其中NMOS管区域与PMOS管区域间由隔离槽310进行隔离。
参照附图13,在半导体衬底301表面形成第一绝缘层(未示出),所述第一绝缘层为多层,具体例如第一绝缘层可以是由氧化硅层、氮化硅层和氧化硅层共同构成的ONO层。在第II区域形成MOS晶体管的多晶硅栅311a、311b、311c和311d的两侧形成侧墙314。形成侧墙314之后,在第II区域的半导体衬底301中分别形成PMOS晶体管的源/漏极315a、315b和315c、形成NMOS晶体管的源/漏极316a、316b和316c以及在第I区域的半导体衬底表面形成浅掺杂阱318。在形成源/漏极以及形成浅掺杂阱均通过离子注入形成,由于离子注入工艺中,需要首先在第I区域形成光刻胶层,然后进行离子注入。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种形成掺杂阱的方法,其特征在于,包括:
在半导体衬底上形成氧化硅层;
在氧化硅层上形成光刻胶层后,经过曝光显影工艺,在光刻胶层上定义出第一掺杂阱图形;
以光刻胶层为掩膜,沿第一掺杂阱图形刻蚀氧化硅层至露出半导体衬底;
灰化光刻胶层至露出氧化硅层,增大第一掺杂阱图形的关键尺寸至预定尺寸,形成第二掺杂阱图形;
以光刻胶层及氧化硅层为掩膜,沿增大后的第二掺杂阱图形,向半导体衬底注入离子,形成深度梯度分布的掺杂阱;
去除光刻胶层和氧化硅层。
2.根据权利要求1所述形成掺杂阱的方法,其特征在于,所述氧化硅层的厚度为800埃~1200埃。
3.根据权利要求2所述形成掺杂阱的方法,其特征在于,形成氧化硅的方法为热氧化法或化学气相沉积法。
4.根据权利要求1所述形成掺杂阱的方法,其特征在于,灰化光刻胶层采用的是氧气。
5.根据权利要求1所述形成掺杂阱的方法,其特征在于,所述注入离子为磷。
6.根据权利要求5所述形成掺杂阱的方法,其特征在于,注入离子的剂量为0.5E13cm-2~1.5E13cm-2,能量为130KeV~150KeV。
7.一种形成图像传感器的方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括光电二极管区域;
在半导体衬底上依次形成氧化硅层和光刻胶层,经过曝光显影工艺,在光电二极管区域的光刻胶层上定义出第一深掺杂阱图形;
以光刻胶层为掩膜,沿第一深掺杂阱图形刻蚀氧化硅层至露出半导体衬底;
灰化光刻胶层至露出氧化硅层,增大第一深掺杂阱图形的关键尺寸至预定尺寸,形成第二深掺杂阱图形;
以光刻胶层及氧化硅层为掩膜,沿增大后的第二深掺杂阱图形,向半导体衬底注入离子,形成与半导体衬底导电类型相反且深度梯度分布的深掺杂阱;
去除光刻胶层和氧化硅层后,在半导体衬底中形成与半导体衬底导电类型相同的浅掺杂阱。
8.根据权利要求7所述形成图像传感器的方法,其特征在于,所述氧化硅层的厚度为800埃~1200埃。
9.根据权利要求8所述形成图像传感器的方法,其特征在于,形成氧化硅的方法为热氧化法或化学气相沉积法。
10.根据权利要求7所述形成图像传感器的方法,其特征在于,灰化光刻胶层采用的是氧气。
11.根据权利要求7所述形成图像传感器的方法,其特征在于,所述注入离子为磷。
12.根据权利要求11所述形成图像传感器的方法,其特征在于,注入离子的剂量为0.5E13cm-2~1.5E13cm-2,能量为130KeV~150KeV。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101056278A CN101572249B (zh) | 2008-04-30 | 2008-04-30 | 形成掺杂阱及图像传感器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101056278A CN101572249B (zh) | 2008-04-30 | 2008-04-30 | 形成掺杂阱及图像传感器的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101572249A CN101572249A (zh) | 2009-11-04 |
CN101572249B true CN101572249B (zh) | 2010-12-22 |
Family
ID=41231544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101056278A Expired - Fee Related CN101572249B (zh) | 2008-04-30 | 2008-04-30 | 形成掺杂阱及图像传感器的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101572249B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456553B (zh) * | 2010-10-29 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 一种掺杂阱的制作方法 |
CN103268880A (zh) * | 2013-05-24 | 2013-08-28 | 上海宏力半导体制造有限公司 | 像素单元的制作方法和图像传感器的制作方法 |
CN107994044A (zh) * | 2017-12-15 | 2018-05-04 | 上海华力微电子有限公司 | Cmos图像传感器及其制作方法 |
CN108649044A (zh) * | 2018-05-09 | 2018-10-12 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
CN114649361B (zh) * | 2022-03-22 | 2024-03-29 | 上海华力微电子有限公司 | 图像传感器的制造方法 |
US11967664B2 (en) * | 2022-04-20 | 2024-04-23 | Globalfoundries Singapore Pte. Ltd. | Photodiodes with serpentine shaped electrical junction |
TWI837961B (zh) * | 2022-11-22 | 2024-04-01 | 鴻揚半導體股份有限公司 | 半導體裝置與其製造方法 |
-
2008
- 2008-04-30 CN CN2008101056278A patent/CN101572249B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101572249A (zh) | 2009-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101572249B (zh) | 形成掺杂阱及图像传感器的方法 | |
US10199506B2 (en) | Low temperature poly-silicon transistor array substrate and fabrication method thereof, and display device | |
CN101145583A (zh) | 分离式栅极存储单元与半导体装置及其形成方法 | |
CN106033744A (zh) | 半导体器件的制备方法 | |
JP3059423B2 (ja) | 半導体装置の製造方法 | |
CN101752313B (zh) | 一种具有自对准接触孔的表面沟道pmos器件及制作方法 | |
CN102646693A (zh) | Cmos图像传感器及其形成方法 | |
CN102496568A (zh) | 沟槽功率器件结构的制造方法 | |
CN102637600B (zh) | Mos器件制备方法 | |
CN102130058A (zh) | Cmos晶体管及其制作方法 | |
CN102087981A (zh) | Mos晶体管的制作方法 | |
CN101996885A (zh) | Mos晶体管及其制作方法 | |
CN102110636A (zh) | 改善反窄沟道效应及制作mos晶体管的方法 | |
KR100840662B1 (ko) | 반도체 소자의 제조 방법 | |
CN101593682A (zh) | 离子注入方法及半导体器件的制造方法 | |
CN102315132A (zh) | 高压晶体管及其制作方法 | |
CN102456627A (zh) | 半导体器件的制作方法 | |
CN101930947B (zh) | Cmos晶体管及其制作方法 | |
KR20100020688A (ko) | Ldmos 반도체 소자와 그 제조 방법 | |
CN101930940A (zh) | 一种半导体浅沟槽隔离方法 | |
CN101930945A (zh) | Bcd工艺中自对准沟道的dmos的制备方法 | |
CN102610506A (zh) | Bcd工艺中双栅极氧化层的刻蚀方法 | |
CN102315105A (zh) | 半导体器件的制作方法 | |
CN101866856A (zh) | Npn晶体管及其制作方法 | |
KR0167664B1 (ko) | 반도체소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101222 Termination date: 20190430 |