CN108649044A - 图像传感器及形成图像传感器的方法 - Google Patents
图像传感器及形成图像传感器的方法 Download PDFInfo
- Publication number
- CN108649044A CN108649044A CN201810434472.6A CN201810434472A CN108649044A CN 108649044 A CN108649044 A CN 108649044A CN 201810434472 A CN201810434472 A CN 201810434472A CN 108649044 A CN108649044 A CN 108649044A
- Authority
- CN
- China
- Prior art keywords
- thickness
- area
- imaging sensor
- material layer
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 238000009792 diffusion process Methods 0.000 claims description 42
- 238000007667 floating Methods 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 description 33
- 238000012545 processing Methods 0.000 description 23
- 238000009826 distribution Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000717 retained effect Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000005622 photoelectricity Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本公开涉及一种图像传感器，包括钉扎光电二极管，所述钉扎光电二极管包括形成在第二导电类型的半导体材料层中的第一导电类型的第一区域和第二导电类型的第二区域，其中，所述第一区域和所述第二区域的接触表面为凹凸不平的表面。本公开还涉及一种形成图像传感器的方法。本公开能提高钉扎光电二极管的电荷容量。
Description
技术领域
本公开涉及半导体技术领域，具体来说，涉及一种图像传感器及形成图像传感器的方法。
背景技术
图像传感器广泛应用于各种成像。随着人们对成像精度的要求不断提高，图像传感器的像素尺寸不断减小，伴随而来的是光收集能力和电荷存储能力的下降。
因此，存在对新技术的需求。
发明内容
本公开的一个目的是提供一种新的图像传感器及形成图像传感器的方法。
根据本公开的第一方面，提供了一种图像传感器，包括钉扎光电二极管，所述钉扎光电二极管包括形成在第二导电类型的半导体材料层中的第一导电类型的第一区域和第二导电类型的第二区域，其中，所述第一区域和所述第二区域的接触表面为凹凸不平的表面。
根据本公开的第二方面，提供了一种形成图像传感器的方法，包括：在第二导电类型的半导体材料层中，形成第一导电类型的第一区域；以及在所述半导体材料层中、在所述第一区域之上，形成第二导电类型的第二区域，从而形成钉扎光电二极管，其中，所述第一区域和所述第二区域的接触表面为凹凸不平的表面。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是示意性地示出根据本公开的一个实施例的图像传感器的结构的示意图。
图2是示意性地示出根据本公开的一个实施例的图像传感器的结构的示意图。
图3是示意性地示出根据本公开的一个实施例的图像传感器的结构的示意图。
图4是示意性地示出根据本公开的一个实施例的图像传感器的结构的示意图。
图5是示意性地示出根据本公开的一个实施例的图像传感器的结构的示意图。
图6是示意性地示出根据本公开的一个实施例的图像传感器的结构的示意图。
图7A至7F是分别示意性地示出了在根据本公开一个示例性实施例来形成图像传感器的一个方法示例的一些步骤处的图像传感器的截面的示意图。
图8A至8E是分别示意性地示出了在根据本公开一个示例性实施例来形成图像传感器的一个方法示例的一些步骤处的图像传感器的截面的示意图。
图9A至9G是分别示意性地示出了在根据本公开一个示例性实施例来形成图像传感器的一个方法示例的一些步骤处的图像传感器的截面的示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
在本公开中，对“一个实施例”、“一些实施例”的提及意味着结合该实施例描述的特征、结构或特性包含在本公开的至少一个实施例、至少一些实施例中。因此，短语“在一个实施例中”、“在一些实施例中”在本公开的各处的出现未必是指同一个或同一些实施例。此外，在一个或多个实施例中，可以任何合适的组合和/或子组合来组合特征、结构或特性。
参照图1和2，为示意性地示出根据本公开的一个实施例的图像传感器的结构的示意图，该图像传感器包括钉扎光电二极管。钉扎光电二极管包括半导体材料层30、第一区域10和第二区域20。其中，第一区域10为第一导电类型(例如N型)，第二区域20和半导体材料层30为第二导电类型(例如P型)。第一区域10形成在半导体材料层30中并和半导体材料层30形成第一结，第二区域20位于第一区域10之上并和第一区域10形成第二结。其中，第一区域10和第二区域20的接触表面(即形成第二结的部分)为凹凸不平的表面。本公开的图像传感器中的钉扎光电二极管具有较高的电容，能够满足小像素图像传感器的需求，避免由于电容太小导致电荷溢出到相邻像素，提高图像传感器的性能。
凹凸不平的表面的截面(在垂直于图像传感器的主表面的平面的方向的截面)的形状可以为如图1所示的锯齿状、也可以为如图2所示的方波状，本领域技术人员可以理解，凹凸不平的表面的截面的形状还可以为任何其他合适的形状，例如，阶梯状、波浪状、不规则形状等。
在一些实施例中，第二区域20包括具有第一厚度的多个第一部分21和具有第二厚度的一个或多个第二部分22，第一厚度不等于第二厚度。虽然在图1、2中示出的是第一部分21的第一厚度小于第二部分22的第二厚度，但本领域技术人员可以理解，附图仅仅是示意性的，也可以是第一部分21的第一厚度大于第二部分22的第二厚度。
第一部分21和第二部分22在与图像传感器的主表面平行的平面图中的分布可以是多种多样的，图3至5试图例举出了几个示例。其中，在图3所示的例子里，在与图像传感器的主表面平行的平面图中，第一部分21和第二部分22均成条状并且间隔排列，即与第一部分21相邻的为第二部分22，与第二部分22相邻的为第一部分21。在图4所示的例子里，第一部分21为分布在第二部分22中的矩形，优选地，第一部分21以预定的间隔均匀地分布在第二部分22中，第二部分22围绕第一部分21。在图5所示的例子里，第一部分21为分布在第二部分22中的圆形，优选地，第一部分21以预定的间隔均匀地分布在第二部分22中，第二部分22围绕第一部分21。
本领域技术人员可以理解，附图中所示的第一部分21和第二部分22在与图像传感器的主表面平行的平面图中的分布仅仅是示意性的，并不能用来限制第一部分21和第二部分22的形状、位置、尺寸(例如，图3中第一部分21和第二部分22的宽度、图4中第一部分21的边长的尺寸、图5中第一部分21的半径等)、密度(例如，图3中第一部分21和第二部分22分布的密集程度、图4、5中第一部分21在第二部分22中分布的密集程度等)、排列方式等。图3至5仅仅是第一部分21和第二部分22分布情况的几个示例，本领域技术人员可以理解，第一部分21和第二部分22的形状、位置、尺寸、密度、排列方式等还可以为任何其他合适的情况。
通过调整第一部分21和第二部分22的形状、位置、尺寸、密度、排列方式、厚度差等，能够调整钉扎光电二极管的电容量。例如，在一些情况下，第一部分21和/或第二部分22的分布的密度越大，即第一部分21在第二部分22中分布的预定间隔越小，则钉扎光电二极管的电容量越大。在一些情况下，第一部分21和第二部分22的厚度差越大，则钉扎光电二极管的电容量越大。在一些实施例中，第一厚度和第二厚度中较小的一个的范围为较大的一个的范围为在一些情况下，第一部分21和/或第二部分22的尺寸越小，则钉扎光电二极管的电容量越大。在一些实施例中，第一部分21和/或第二部分22的尺寸为50～300nm。
第二区域20的第一部分21和第二部分22的掺杂浓度可以相同，也可以不同，但应使得第二区域20的掺杂浓度高于(甚至远高于)第一区域10的掺杂浓度。例如，第二区域20的掺杂浓度的范围可以是1×1017cm-3～1×1020cm-3，第一区域10的掺杂浓度的范围可以是1×1015cm-3～5×1018cm-3。
图像传感器还包括形成在半导体材料层30中的浮置扩散区40，其中，浮置扩散区40和半导体材料层30的接触表面可以为平坦(指的是深度大致相同，不考虑工艺条件或工艺误差所带来的不平坦)的表面，也可以为凹凸不平的表面，如图6所示。图像传感器还包括栅极结构70，在栅极结构70的控制下，钉扎光电二极管中的电荷会传输到浮置扩散区40。将浮置扩散区40和半导体材料层30的接触表面形成为凹凸不平的表面，有助于提高浮置扩散区40的电容量，即提高其存储电荷的能力。本领域技术人员可以理解，尽管图6示出的浮置扩散区40和半导体材料层30的接触表面为方波状，但附图仅仅是示意性的，其还可以为任何其他合适的形状，例如，锯齿状、阶梯状、波浪状、不规则形状等。
在一些实施例中，浮置扩散区40包括具有第三厚度的多个第三部分41和具有第四厚度的一个或多个第四部分42，第三厚度不等于第四厚度。虽然在图6中示出的是第三部分41的第三厚度小于第四部分42的第四厚度，但本领域技术人员可以理解，附图仅仅是示意性的，也可以是第三部分41的第三厚度大于第四部分42的第四厚度。
第三部分41和第四部分42在与图像传感器的主表面平行的平面图中的分布可以是多种多样的，可以是与第一部分21和第二部分22的分布相同也可以不同。第三部分41和第四部分42的分布可以参照图3至5的示例，例如，可以是第三部分41和第四部分42间隔排列，或者第三部分41围绕第四部分42。但并不限于图3至5所示出的情况，本领域技术人员可以理解，第三部分41和第四部分42的形状、位置、尺寸、密度、排列方式等还可以为任何其他合适的情况。通过调整第三部分41和第四部分42的形状、位置、尺寸、密度、排列方式、厚度差等，能够调整浮置扩散区40的电容量。
本公开还提供了一种形成图像传感器的方法。该方法包括：在第二导电类型的半导体材料层30中，形成第一导电类型的第一区域10；以及在半导体材料层30中、在第一区域10之上，形成第二导电类型的第二区域20，从而形成钉扎光电二极管，其中，第一区域10和第二区域20的接触表面为凹凸不平的表面。在一些实施例中，形成第二区域20包括：形成具有第一厚度的一个或多个第一部分21和具有第二厚度的一个或多个第二部分22，第一部分21与第二部分22相邻，其中，第一厚度不等于第二厚度。
下面结合图7A至7F来描述根据一个实施例的本公开的形成图像传感器的方法。
如图7A所示，在第二导电类型(例如P型)的半导体材料层30中，形成第一导电类型(例如N型)的第一区域10。
然后，如图7B所示，在半导体材料层30之上施加第一光致抗蚀剂81，并将第一光致抗蚀剂81形成为第一抗蚀剂图案，其中，第一抗蚀剂图案与将要形成的第二区域20的第一部分21在与图像传感器的主表面相平行的平面图中的图案(形状、尺寸、位置、排列等)相匹配，即第一光致抗蚀剂81中被移除的部分对应于将要形成第二区域20的第一部分21之处，第一光致抗蚀剂81中被保留的部分对应于需要对后续的离子注入处理施加阻挡之处。如图7C所示，在形成了第一抗蚀剂图案的第一光致抗蚀剂81之上进行离子注入处理，向半导体材料层30中注入第二导电类型(例如P型)的掺杂剂，注入的深度为第一深度，以形成第二区域20的第一部分21。
如图7D所示，在移除第一光致抗蚀剂81之后，在半导体材料层30之上施加第二光致抗蚀剂82，并将第二光致抗蚀剂82形成为第二抗蚀剂图案，其中，第二抗蚀剂图案与将要形成的第二区域20的第二部分22在与图像传感器的主表面相平行的平面图中的图案(形状、尺寸、位置、排列等)相匹配，即第二光致抗蚀剂82中被移除的部分对应于将要形成第二区域20的第二部分22之处，第二光致抗蚀剂82中被保留的部分对应于需要对后续的离子注入处理施加阻挡之处。并且其中，在与图像传感器的主表面平行的平面图中，第二光致抗蚀剂82所形成的第二抗蚀剂图案与在图7B所对应的步骤中第一光致抗蚀剂81所形成的第一抗蚀剂图案在将要形成的第二区域20的上方为互补图案(可参考图3至5的示例，第一光致抗蚀剂81所形成的第一抗蚀剂图案对应于其中的一种填充图案，第二光致抗蚀剂82所形成的第二抗蚀剂图案对应于其中的另一种填充图案)，从而使得将要形成的第二区域20的第一部分21和第二部分22是相邻的。如图7E所示，在形成了第二抗蚀剂图案的第二光致抗蚀剂82之上进行离子注入处理，向半导体材料层30中注入第二导电类型(例如P型)的掺杂剂，注入的深度为第二深度，以形成第二区域20的第二部分22。并且其中，第二深度不等于第一深度，即在图7C所对应的步骤中的离子注入处理中的离子注入的能量与在图7E所对应的步骤中的离子注入处理中的离子注入的能量不同。虽然在图7A至7F中所示出的例子中，是第一部分21的第一深度小于第二部分22的第二深度，但本领域技术人员可以理解，附图仅仅是示意性的，也可以是第一部分21的第一深度大于第二部分22的第二深度。
最后，如图7F所示，移除第二光致抗蚀剂82，并进行退火处理，从而在半导体材料层30中、在第一区域10之上形成了第二导电类型(例如P型)的第二区域20，从而形成了钉扎光电二极管，并且第一区域10和第二区域20的接触表面为凹凸不平的表面。
下面结合图8A至8E来描述根据一个实施例的本公开的形成图像传感器的方法。
如图8A所示，在第二导电类型(例如P型)的半导体材料层30中，形成第一导电类型(例如N型)的第一区域10。然后在半导体材料层30之上形成第一硬掩模90。由于在后续的离子注入步骤中，被注入的掺杂剂离子需要穿过第一硬掩模90并到达半导体材料层30中，因此，第一硬掩模90的材料和厚度需要使得注入的掺杂剂离子能够穿过。例如，第一硬掩模90可以由无定形硅或氮化硅形成。
在接下来的步骤中，如图8B和8C所示，需要将第一硬掩模90形成为第一硬掩模图案。如图8B所示，在第一硬掩模90之上施加第三光致抗蚀剂83，并将第三光致抗蚀剂83形成为第三抗蚀剂图案，其中，第三抗蚀剂图案与将要形成的第一硬掩模90的第一硬掩模图案相匹配，即第三光致抗蚀剂83中被移除的部分对应于第一硬掩模90中将要被移除的部分，第三光致抗蚀剂83中被保留的部分对应于第一硬掩模90中将要被保留的部分以及图像传感器的其他部分。如图8C所示，对施加了第三光致抗蚀剂83的第一硬掩模90进行刻蚀处理，从而使得第一硬掩模90形成为第一硬掩模图案，形成第一硬掩模图案之后的第一硬掩模记为第一硬掩模91。第一硬掩模91的第一硬掩模图案与将要形成的第二区域20的第一部分21和第二部分22的分布相匹配，即第一硬掩模91中厚度较小的部分(或者如附图所示被移除的部分)对应于将要形成的第二区域20中厚度较大的部分(例如，在附图所示的例子里，即为第二区域20的第二部分22)，第一硬掩模91中厚度较大的部分(或者如附图所示被保留的部分)对应于将要形成的第二区域20中厚度较小的部分(例如，在附图所示的例子里，即为第二区域20的第一部分21)。
在接下来的步骤中，如图8D和8E所示，通过离子注入处理一同形成第二区域20的第一部分21和第二部分22。如图8D所示，在第一硬掩模91之上施加第四光致抗蚀剂84，并将第四光致抗蚀剂84形成为第四抗蚀剂图案，以使得第四光致抗蚀剂84覆盖不需要被接下来的离子注入处理所处理的区域。如图8E所示，在形成了第四抗蚀剂图案的第四光致抗蚀剂84之上进行离子注入处理，向半导体材料层30中(其上覆盖有形成了第一硬掩模图案之后的第一硬掩模91)注入第二导电类型(例如P型)的掺杂剂，以一同形成第二区域20的第一部分21和第二部分22。由于预先在半导体材料层30之上形成了第一硬掩模91，使得覆盖的第一硬掩模91的厚度较小的部分(或者如附图所示被移除的部分)对应的形成的第二区域20部分的注入深度较深(例如，在附图所示的例子里，即为第二区域20的第二部分22)，覆盖的第一硬掩模91的厚度较大的部分(或者如附图所示被保留的部分)对应的形成的第二区域20部分的注入深度较浅(例如，在附图所示的例子里，即为第二区域20的第一部分21)。
最后，移除第四光致抗蚀剂84和第一硬掩模91，并进行退火处理，从而在半导体材料层30中、在第一区域10之上形成了第二导电类型(例如P型)的第二区域20，从而形成了钉扎光电二极管，并且第一区域10和第二区域20的接触表面为凹凸不平的表面。虽然在图8A至8E中所示出的例子中，是第一部分21的第一深度小于第二部分22的第二深度，但本领域技术人员可以理解，附图仅仅是示意性的，也可以是第一部分21的第一深度大于第二部分22的第二深度。
在一些实施例中，在半导体材料层30之上形成第一硬掩模90之前，还可以在半导体材料层30之上形成用于保护半导体材料层30的牺牲氧化层(未示出)。之后的第一硬掩模90形成在牺牲氧化层之上。在与图8C所对应的步骤中，将第一硬掩模90进行刻蚀处理形成为第一硬掩模图案时，保留覆盖半导体材料层30的牺牲氧化层，以继续保护半导体材料层30。可以在最后退火处理完成之后再将牺牲氧化层移除。
通常还需要在图像传感器的半导体材料层30中形成浮置扩散区40、在钉扎光电二极管与浮置扩散区40之间的区域之上形成栅极机构70、以及在钉扎光电二极管和浮置扩散区40所在的像素单元的边界处形成隔离结构60等。其中栅极机构70中的栅极电极71可以在形成钉扎光电二极管和形成浮置扩散区40的处理之前就形成；形成浮置扩散区40可以和形成钉扎光电二极管的第一区域10在同一步骤的处理中进行；隔离结构60可以在形成钉扎光电二极管和/或形成浮置扩散区40的处理的之前或之后形成。
下面结合图9A至9G来描述根据一个实施例的本公开的形成图像传感器的方法。
如图9A所示，在半导体材料层30之上形成栅极结构70中的栅极电极71；以及半导体材料层30之中、并且在钉扎光电二极管和浮置扩散区40所在的像素单元的边界处形成隔离结构60。其中，隔离结构60可以通过浅槽隔离(STI)处理、深槽隔离(DTI)处理、或硅局部氧化(LOCOS)处理等处理来形成，并且可以在形成了钉扎光电二极管和/或浮置扩散区40之后才形成(未示出)。
如图9B所示，在半导体材料层30之上、并且在将要形成浮置扩散区40的区域之上，形成被形成为第二硬掩模图案的第二硬掩模92。在与图像传感器的主表面平行的平面图中，第二硬掩模图案与浮置扩散区40所包含的第三部分41和第四部分42的分布相匹配。浮置扩散区40包括具有第三厚度的多个第三部分41和具有第四厚度的一个或多个第四部分42，第三厚度不等于第四厚度。虽然在图9A至9G中示出的是第三部分41的第三厚度小于第四部分42的第四厚度，但本领域技术人员可以理解，附图仅仅是示意性的，也可以是第三部分41的第三厚度大于第四部分42的第四厚度。第二硬掩模92中厚度较小的部分(或者如附图所示被移除的部分)对应于将要形成的浮置扩散区40中厚度较大的部分(例如，在附图所示的例子里，即为浮置扩散区40的第四部分42)，第一硬掩模91中厚度较大的部分(或者如附图所示被保留的部分)对应于将要形成的浮置扩散区40中厚度较小的部分(例如，在附图所示的例子里，即为浮置扩散区40的第三部分41)。
如图9C和9D所示，在半导体材料层30之上施加第五光致抗蚀剂85，并使得第五光致抗蚀剂85中被移除的部分至少暴露出将要形成第一区域10和浮置扩散区40之处，第五光致抗蚀剂85中被保留的部分对应于需要对后续的离子注入处理施加阻挡之处。然后，在第五光致抗蚀剂85之上进行离子注入处理，向半导体材料层30中注入第一导电类型(例如N型)的掺杂剂，从而形成浮置扩散区40和钉扎光电二极管的第一区域10，并且浮置扩散区40与半导体材料层30接触的表面为凹凸不平的表面。
在接下来的步骤中，如图9E至9G所示，形成钉扎光电二极管的第二区域20。在半导体材料层30之上、并且在将要形成的第二区域20之上，形成被形成为第三硬掩模图案的第三硬掩模93。在与图像传感器的主表面平行的平面图中，第三硬掩模图案与第二区域20所包含的第一部分21和第二部分22的分布相匹配。在半导体材料层30之上施加第六光致抗蚀剂86，并使得第六光致抗蚀剂86中被移除的部分至少暴露出将要形成第二区域20之处，第六光致抗蚀剂86中被保留的部分对应于需要对后续的离子注入处理施加阻挡之处。然后，在第六光致抗蚀剂86之上进行离子注入处理，向半导体材料层30中注入第二导电类型(例如P型)的掺杂剂，从而形成钉扎光电二极管的第二区域20，并且第二区域20与第一区域10接触的表面为凹凸不平的表面。
虽然结合图9A至9G所描述的形成图像传感器的方法中，是基于硬掩模来形成的钉扎光电二极管中的第二区域20、或者浮置扩散区40中厚度不同的部分，但本领域技术人员可以理解，还可以使用如上文结合图7A至7F所描述的分两次进行离子注入的方法来形成。
以上仅以钉扎光电二极管中的第二区域20、或者浮置扩散区40包括两种厚度的区域为例来描述钉扎光电二极管和浮置扩散区40的结构和形成方法的。本领域技术人员可以理解，钉扎光电二极管的第二区域20和浮置扩散区40中还可以包括更多种厚度的区域，其结构和形成方法可以根据本公开的内容而得到，并在本公开的权利要求书的保护范围之内。
虽然本公开的附图中仅以截面图或平面图的形式示意性地示出了像素区的图像传感器的结构，本领域技术人员基于本公开记载的内容能够得到本公开所涉及的图像传感器整体的结构和形成方法。
在说明书及权利要求中的词语“A或B”包括“A和B”以及“A或B”，而不是排他地仅包括“A”或者仅包括“B”，除非另有特别说明。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
另外，本公开的实施方式还可以包括以下示例：
1.一种图像传感器，其特征在于，包括钉扎光电二极管，所述钉扎光电二极管包括形成在第二导电类型的半导体材料层中的第一导电类型的第一区域和第二导电类型的第二区域，其中，所述第一区域和所述第二区域的接触表面为凹凸不平的表面。
2.根据1所述的图像传感器，其特征在于，所述第二区域包括具有第一厚度的多个第一部分和具有第二厚度的一个或多个第二部分，所述第一厚度不等于所述第二厚度，其中，在与所述图像传感器的主表面平行的平面图中，所述第一部分和所述第二部分间隔排列。
3.根据1所述的图像传感器，其特征在于，所述第二区域包括具有第一厚度的一个或多个第一部分和具有第二厚度的第二部分，所述第一厚度不等于所述第二厚度，其中，在与所述图像传感器的主表面平行的平面图中，所述第二部分围绕所述第一部分。
4.根据2或3所述的图像传感器，其特征在于，所述第一厚度和所述第二厚度中较小的一个的范围为较大的一个的范围为
5.根据2或3所述的图像传感器，其特征在于，所述第一部分和所述第二部分的掺杂浓度相同。
6.根据1所述的图像传感器，其特征在于，所述第二区域的掺杂浓度高于所述第一区域的掺杂浓度。
7.根据6所述的图像传感器，其特征在于，所述第二区域的掺杂浓度的范围为1×1017cm-3～1×1020cm-3。
8.根据1所述的图像传感器，其特征在于，所述图像传感器还包括形成在所述半导体材料层中的浮置扩散区，其中，所述浮置扩散区和所述半导体材料层的接触表面为凹凸不平的表面。
9.根据8所述的图像传感器，其特征在于，所述浮置扩散区包括具有第三厚度的多个第三部分和具有第四厚度的一个或多个第四部分，所述第三厚度不等于所述第四厚度，其中，在与所述图像传感器的主表面平行的平面图中，所述第三部分和所述第四部分间隔排列。
10.根据8所述的图像传感器，其特征在于，所述浮置扩散区包括具有第三厚度的一个或多个第三部分和具有第四厚度的第四部分，所述第三厚度不等于所述第四厚度，其中，在与所述图像传感器的主表面平行的平面图中，所述第三部分围绕所述第四部分。
11.一种形成图像传感器的方法，其特征在于，包括：
在第二导电类型的半导体材料层中，形成第一导电类型的第一区域；以及
在所述半导体材料层中、在所述第一区域之上，形成第二导电类型的第二区域，从而形成钉扎光电二极管，
其中，所述第一区域和所述第二区域的接触表面为凹凸不平的表面。
12.根据11所述的方法，其特征在于，形成所述第二区域包括：
形成具有第一厚度的一个或多个第一部分和具有第二厚度的一个或多个第二部分，所述第一部分与所述第二部分相邻，其中，所述第一厚度不等于所述第二厚度。
13.根据12所述的方法，其特征在于，形成所述第一部分和所述第二部分包括：
将光致抗蚀剂形成为第一抗蚀剂图案，通过离子注入处理形成所述第一部分；以及
将光致抗蚀剂形成为第二抗蚀剂图案，通过离子注入处理形成所述第二部分，
其中，在与所述图像传感器的主表面平行的平面图中，所述第一抗蚀剂图案和所述第二抗蚀剂图案在所述第二区域的上方为互补图案。
14.根据12所述的方法，其特征在于，形成所述第一部分和所述第二部分包括：
将第一硬掩模形成为第一硬掩模图案，通过离子注入处理一同形成所述第一部分和所述第二部分，
其中，在与所述图像传感器的主表面平行的平面图中，所述第一硬掩模图案与所述第一部分和所述第二部分的分布相匹配。
15.根据14所述的方法，其特征在于，所述第一厚度小于所述第二厚度，并且在所述第一硬掩模图案中，与所述第一部分对应的所述第一硬掩模的部分的厚度大于与所述第二部分对应的所述第一硬掩模的部分的厚度。
16.根据14所述的方法，其特征在于，所述第一硬掩模由无定形硅或氮化硅形成。
17.根据11所述的方法，其特征在于，所述方法还包括：
在所述半导体材料层中，形成浮置扩散区，
其中，所述浮置扩散区和所述半导体材料层的接触表面为凹凸不平的表面。
18.根据17所述的方法，其特征在于，形成所述浮置扩散区包括：
形成具有第三厚度的一个或多个第三部分和具有第四厚度的一个或多个第四部分，所述第三部分与所述第四部分相邻，其中，所述第三厚度不等于所述第四厚度。
19.根据18所述的方法，其特征在于，形成所述第三部分和所述第四部分包括：
将光致抗蚀剂形成为第三抗蚀剂图案，通过离子注入处理形成所述第三部分；以及
将光致抗蚀剂形成为第四抗蚀剂图案，通过离子注入处理形成所述第四部分，
其中，在与所述图像传感器的主表面平行的平面图中，所述第三抗蚀剂图案和所述第四抗蚀剂图案在所述浮置扩散区的上方为互补图案。
20.根据18所述的方法，其特征在于，形成所述第三部分和所述第四部分包括：
将第二硬掩模形成为第二硬掩模图案，通过离子注入处理一同形成所述第三部分和所述第四部分，
其中，在与所述图像传感器的主表面平行的平面图中，所述第二硬掩模图案与所述第三部分和所述第四部分的分布相匹配。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (10)
1.一种图像传感器，其特征在于，包括钉扎光电二极管，所述钉扎光电二极管包括形成在第二导电类型的半导体材料层中的第一导电类型的第一区域和第二导电类型的第二区域，其中，所述第一区域和所述第二区域的接触表面为凹凸不平的表面。
2.根据权利要求1所述的图像传感器，其特征在于，所述第二区域包括具有第一厚度的多个第一部分和具有第二厚度的一个或多个第二部分，所述第一厚度不等于所述第二厚度，其中，在与所述图像传感器的主表面平行的平面图中，所述第一部分和所述第二部分间隔排列。
3.根据权利要求1所述的图像传感器，其特征在于，所述第二区域包括具有第一厚度的一个或多个第一部分和具有第二厚度的第二部分，所述第一厚度不等于所述第二厚度，其中，在与所述图像传感器的主表面平行的平面图中，所述第二部分围绕所述第一部分。
4.根据权利要求2或3所述的图像传感器，其特征在于，所述第一厚度和所述第二厚度中较小的一个的范围为较大的一个的范围为
5.根据权利要求2或3所述的图像传感器，其特征在于，所述第一部分和所述第二部分的掺杂浓度相同。
6.根据权利要求1所述的图像传感器，其特征在于，所述第二区域的掺杂浓度高于所述第一区域的掺杂浓度。
7.根据权利要求6所述的图像传感器，其特征在于，所述第二区域的掺杂浓度的范围为1×1017cm-3～1×1020cm-3。
8.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括形成在所述半导体材料层中的浮置扩散区，其中，所述浮置扩散区和所述半导体材料层的接触表面为凹凸不平的表面。
9.根据权利要求8所述的图像传感器，其特征在于，所述浮置扩散区包括具有第三厚度的多个第三部分和具有第四厚度的一个或多个第四部分，所述第三厚度不等于所述第四厚度，其中，在与所述图像传感器的主表面平行的平面图中，所述第三部分和所述第四部分间隔排列。
10.根据权利要求8所述的图像传感器，其特征在于，所述浮置扩散区包括具有第三厚度的一个或多个第三部分和具有第四厚度的第四部分，所述第三厚度不等于所述第四厚度，其中，在与所述图像传感器的主表面平行的平面图中，所述第三部分围绕所述第四部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810434472.6A CN108649044A (zh) | 2018-05-09 | 2018-05-09 | 图像传感器及形成图像传感器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810434472.6A CN108649044A (zh) | 2018-05-09 | 2018-05-09 | 图像传感器及形成图像传感器的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108649044A true CN108649044A (zh) | 2018-10-12 |
Family
ID=63749557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810434472.6A Pending CN108649044A (zh) | 2018-05-09 | 2018-05-09 | 图像传感器及形成图像传感器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108649044A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572249A (zh) * | 2008-04-30 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 形成掺杂阱及图像传感器的方法 |
| CN104934450A (zh) * | 2014-03-18 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 图像传感器及其制作方法 |
| CN107689381A (zh) * | 2016-08-04 | 2018-02-13 | 力晶科技股份有限公司 | 影像感测器及其制作方法 |
-
2018
- 2018-05-09 CN CN201810434472.6A patent/CN108649044A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572249A (zh) * | 2008-04-30 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 形成掺杂阱及图像传感器的方法 |
| CN104934450A (zh) * | 2014-03-18 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 图像传感器及其制作方法 |
| CN107689381A (zh) * | 2016-08-04 | 2018-02-13 | 力晶科技股份有限公司 | 影像感测器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI321348B (en) | Advance ridge structure for microlens gapless approach | |
| TWI434371B (zh) | 半導體裝置及其製造方法 | |
| CN108257995A (zh) | 图像传感器及形成图像传感器的方法 | |
| US20070037359A1 (en) | Method of forming align key in well structure formation process and method of forming element isolation structure using the align key | |
| CN209282203U (zh) | 背照式图像传感器 | |
| CN103715211B (zh) | 注入隔离器件及其形成方法 | |
| JP2012178543A5 (zh) | ||
| CN106252367A (zh) | 成像装置、制造该成像装置的方法和照相机 | |
| CN109786239B (zh) | 形成对准掩模或一组对准掩模的方法、半导体装置 | |
| CN108649044A (zh) | 图像传感器及形成图像传感器的方法 | |
| US8003455B2 (en) | Implantation using a hardmask | |
| CN106910677A (zh) | 用于制造半导体器件的构图方法、半导体器件制作方法 | |
| KR101708606B1 (ko) | 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법 | |
| KR100783283B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6362080B1 (en) | Formation of a vertical junction through process simulation based optimization of implant doses and energies | |
| US6406974B1 (en) | Method of forming triple N well utilizing phosphorus and boron ion implantations | |
| JP2006253425A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8853026B2 (en) | Semiconductor device having deep wells and fabrication method thereof | |
| US6500723B1 (en) | Method for forming a well under isolation and structure thereof | |
| US20090140376A1 (en) | Semiconductor device and method for manufacturing the device | |
| JP2004006676A (ja) | 半導体装置及びその製造方法 | |
| JPH0414863A (ja) | 半導体装置の抵抗素子形成方法 | |
| CN108987572B (zh) | 用于形成电阻的半导体结构和电阻的形成方法 | |
| US7439147B2 (en) | Resistor of semiconductor device and method for fabricating the same | |
| CN107968090B (zh) | 防止外围电路受损的方法及结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181012 |
|
| WD01 | Invention patent application deemed withdrawn after publication |