JP2004006676A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004006676A JP2004006676A JP2003050336A JP2003050336A JP2004006676A JP 2004006676 A JP2004006676 A JP 2004006676A JP 2003050336 A JP2003050336 A JP 2003050336A JP 2003050336 A JP2003050336 A JP 2003050336A JP 2004006676 A JP2004006676 A JP 2004006676A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- type impurity
- element isolation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】占有面積を小さくしながら所望の定電圧を容易に得ることができ且つ逆方向耐圧の経時的な変動を防止できるようにする。
【解決手段】定電圧素子は、Ｐ型シリコンからなる半導体基板１１における素子分離絶縁膜１２により区画された活性領域１０の上部に形成され、Ｎ型の不純物が高濃度に拡散されてなるＮ型不純物拡散層１３と、該Ｎ型不純物拡散層１３の下側にＰ型の不純物が拡散されてなるＰ型不純物拡散層１４とから構成されたている。Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４は半導体基板１１の基板面に対して平行となるように２層に設けられ、該Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４とのＰＮ接合によるダイオード構造が形成される。Ｐ型不純物拡散層１４における素子分離絶縁膜１２との隣接部分の不純物濃度は、その残りの部分よりも低くなるように設定されている。
【選択図】 図２
【解決手段】定電圧素子は、Ｐ型シリコンからなる半導体基板１１における素子分離絶縁膜１２により区画された活性領域１０の上部に形成され、Ｎ型の不純物が高濃度に拡散されてなるＮ型不純物拡散層１３と、該Ｎ型不純物拡散層１３の下側にＰ型の不純物が拡散されてなるＰ型不純物拡散層１４とから構成されたている。Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４は半導体基板１１の基板面に対して平行となるように２層に設けられ、該Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４とのＰＮ接合によるダイオード構造が形成される。Ｐ型不純物拡散層１４における素子分離絶縁膜１２との隣接部分の不純物濃度は、その残りの部分よりも低くなるように設定されている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に用いられる半導体装置、特に集積回路に形成され、内部電圧の昇圧等に用いられる定電圧素子を構成する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、集積回路の内部に設けられる昇圧装置において、昇圧した電圧を所定の電圧値に保持するためにクランプダイオードと呼ばれる定電圧素子が用いられている。この定電圧素子は、別名ツェナーダイオードとも呼ばれ、半導体基板に形成した不純物拡散層と半導体基板とから形成されるＰＮ接合部における逆方向降伏現象を利用して所定の定電圧を得ている。
【０００３】
（第１の従来例）
以下、第１の従来例に係る定電圧素子について図７を参照しながら説明する。図７に示すように、第１の従来例に係る定電圧素子は、Ｐ型の半導体基板１０１における素子分離酸化膜１０２に囲まれてなる活性領域１００の上部の一部にＮ型の不純物イオンが拡散されてなるＮ型不純物拡散層１０３と、その残部にＰ型の不純物イオンが拡散されてなるＰ型不純物拡散層１０４とを有している。ここでは、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４とによって活性領域１００のほぼ中央部分にＰＮ接合部が形成される。
【０００４】
半導体基板１０１の上には、層間絶縁膜１０５が形成され、該層間絶縁膜１０５には、各不純物拡散層１０３、１０４とそれぞれ電気的に接続されるタングステンからなるプラグ１０６が形成され、さらに層間絶縁膜１０５の上には、それぞれプラグ１０６と接続されるようにアルミニウムからなる配線１０７が形成されている。
【０００５】
第１の従来例に係る定電圧素子は、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４とにより形成されるＰＮ接合部における逆方向の降伏電圧値によって素子の定電圧値が決定される。従って、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４との間に、逆方向電圧が定電圧値を超えて印加された場合には、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４との間にツェナー効果又はアバランシェ効果による逆方向電流が流れる。この現象により、大電圧が印加された場合であっても、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４との間の電圧値はほぼ一定に保たれる。
【０００６】
（第２の従来例）
次に、第２の従来例に係る定電圧素子について図８を参照しながら説明する。図８に示す定電圧素子は、Ｐ型の半導体基板１０１と、その活性領域１００の上部に形成されたＮ型不純物拡散層１０３との間にＰＮ接合部が形成される構成を持つ。
【０００７】
第２の従来例に係る定電圧素子は、Ｎ型不純物拡散層１０３と半導体基板１０１との間に形成されるＰＮ接合部の逆方向降伏電圧の値によって素子の定電圧値が決定される。従って、アルミニウム配線１０７とＰ型半導体基板１０１との間に、逆方向で且つ定電圧値を超える電圧が印加された場合に、半導体基板１０１とＮ型不純物拡散層１０３との間にツェナー効果又はアバランシェ効果による逆方向の電流が流れ、大電圧が印加された場合であっても、アルミニウム配線１０７と半導体基板１０１との間の電圧はほぼ一定となる。
【０００８】
【特許文献１】
特開平０８−１８１３３４号公報
【特許文献２】
特開平１１−０２６６００号公報
【特許文献３】
特開平１１−３０７７８７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、前記第１の従来例及び第２の従来例に係る定電圧素子はいずれも以下に示すような問題を有している。
【００１０】
まず、第１の従来例に係る定電極素子は、半導体基板１０１における活性領域１００に、導電型が互いに異なる不純物拡散層１０３、１０４をいずれも基板主面の面方向に並べて形成しているため、定電圧素子の集積回路内における占有面積が大きくなるという問題がある。また、定電圧値は、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４との界面であるＰＮ接合部に印加される逆方向降伏電圧の値によって決定されるため、所望の定電圧値を得るには、Ｎ型不純物拡散層１０３又はＰ型不純物拡散層１０４の少なくとも一方の不純物濃度を調整する必要がある。
【００１１】
これに対し、第２の従来例に係る定電圧素子は、不純物拡散層をＮ型のみとしているため、集積回路における占有面積を小さくすることは可能である。しかしながら、前述したように、素子の定電圧値は、Ｎ型不純物拡散層１０３とＰ型の半導体基板１０１との界面であるＰＮ接合部に印加される逆方向降伏電圧の値によって決定されるため、第１の従来例の場合と同様に、所望の定電圧値を得るには、半導体基板１０１又はＮ型不純物拡散層１０３の少なくとも一方の不純物濃度を調整する必要がある。
【００１２】
ところが、一般に集積回路は、Ｎ型不純物拡散層１０３、Ｐ型不純物拡散層１０４又は半導体基板１０１をウエルとして他の半導体素子と共有する場合が多く、従って、各不純物拡散層１０３、１０４や半導体基板１０１の不純物濃度を独立して調整できる自由度は低い。その結果、定電圧素子に設定する定電圧値を任意に決定することは極めて困難である。
【００１３】
また、第１及び第２の各従来例に係る定電圧素子は逆方向耐圧が経時的に変動するという問題をも有している。
【００１４】
図９（ａ）は第１の従来例及び第２の従来例に係る各定電圧素子における定電流ストレス印加による印加時間と逆方向耐圧の変動量との関係を示し、図９（ｂ）は定電流ストレス印加後の高温放置による放置時間と逆方向耐圧の変動量との関係を示している。ここで、図９（ａ）における測定条件は、印加電流を２００μＡとし評価温度を１２５℃としている。また、図９（ｂ）における測定条件は、２ｍＡの電流を３．５時間印加した後１５０℃の温度で放置する設定としている。また、○印を付したグラフは第１の従来例を表わし、△印を付したグラフは第２の従来例を表わしている。図９（ａ）及び図９（ｂ）に示すように、第１の従来例においては、定電圧値が１〜１．２Ｖ程度も変動し、第２の従来例においても、０．７〜０．９Ｖ程度変動することが分かる。
【００１５】
本発明は、前記従来の問題に鑑みてなされ、その目的は、占有面積を小さくしながら所望の定電圧を容易に得ることができ、且つ逆方向耐圧の経時的な変動を防止できるようにすることにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、半導体装置を、ＰＮ接合を形成するＰ型不純物拡散層及びＮ型不純物拡散層の少なくとも一方の不純物濃度が素子分離膜との隣接部分（近傍部分）において他の部分よりも低くなる構成とする。
【００１７】
これにより、ＰＮ接合部における逆方向降伏位置を素子分離膜との隣接領域から離すことができ、以下に示す知見により、逆方向耐圧の経時的な変動を防止することができる。
【００１８】
本願発明者は、クランプダイオード等の半導体装置に所望の定電圧すなわち所望の設計電圧を得ることが困難であり、図９（ａ）及び図９（ｂ）に示したような経時的変動が大きいという原因を種々検討した結果、以下のような結論及び知見を得ている。
【００１９】
まず、第１の従来例に係る定電圧素子の場合を説明する。
【００２０】
図７に示す第１の従来例に係る定電圧素子の場合は、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４とに対して印加される逆方向電圧による降伏現象によって、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４とからなるＰＮ接合部（符号Ａ）に電子正孔対が生じる。発生した電子正孔対のうち、おもに正孔はＰ型不純物拡散層１０４におけるＰＮ接合部の近傍部分からその上の層間絶縁膜１０５に注入される。一方、電子正孔対のうちの電子は、Ｎ型不純物拡散層１０３におけるＰＮ接合部の近傍部分からその上の層間絶縁膜１０５に注入される。これにより、逆方向耐圧が上昇して、図９（ａ）のグラフに示したように、定電流ストレスの印加による逆方向耐圧が変動する。
【００２１】
ところで、図９（ａ）に示すように、ＰＮ接合部の上端で接合降伏現象が発生しているにもかかわらず、見かけ上は、逆方向耐圧が変化しない場合がある。これは、電子及び正孔が共に早期に層間絶縁膜１０５に注入され、電界が中和されることにより、逆方向耐圧が変化しないためである。
【００２２】
しかしながら、この場合であっても、定電流ストレス印加後に高温（１５０℃）で放置すると、熱により放出されやすい電子が正孔よりも先に層間絶縁膜１０５から他の部位に急速に放出されるため、図９（ｂ）に示すように、逆方向耐圧が上昇する。
【００２３】
次に、図８に示す第２の従来例に係る定電圧素子の場合を説明する。
【００２４】
図１（ａ）〜図１（ｃ）はＰ型半導体基板１０１とＮ型不純物拡散層１０３とからなるＰＮ接合部分と素子分離酸化膜１０２との境界部分を拡大して表わしている。
【００２５】
図１（ａ）に示すように、逆方向降伏電圧値を超える電圧を印加すると、Ｎ型不純物拡散層１０３とＰ型の半導体基板１０１とによって形成されるＰＮ接合部に、逆方向降伏現象によって電子正孔対が生じる。半導体基板１０１の不純物濃度は、Ｎ型不純物拡散層１０３の不純物濃度よりも低いため、空乏層は、Ｎ型不純物拡散層１０３側よりも半導体基板１０１側においてその幅が広くなる。また、ＰＮ接合面のうち素子分離酸化膜１０２と接する部分の耐圧が最も低いため、この部分で接合降伏が発生する。その結果、降伏現象によって発生した電子正孔対のうち、おもに正孔は半導体基板１０１におけるＰＮ接合部の端部の近傍部分から該端部と隣接する素子分離酸化膜１０２に注入される。逆に、電子正孔対のうちの電子は、Ｎ型不純物拡散層１０３におけるＰＮ接合部の端部の近傍部分から該端部と隣接する素子分離酸化膜１０２に注入される。その結果、図１（ｂ）に示すように、注入された電子及び正孔は空乏層を広げる方向に働き、特に不純物濃度がＮ型不純物拡散層１０３よりも低いＰ型の半導体基板１０１側の空乏層がより大きく広がることにより、素子分離酸化膜１０２近傍における空乏層内の電界が緩和される。従って、Ｐ型の半導体基板１０１とＮ型不純物拡散層１０３との間の電圧をＰＮ接合部における逆方向降伏電圧にまで至らせるために必要なＮ型不純物拡散層１０３又はアルミニウム配線１０７と半導体基板１０１との間の逆方向耐圧が上昇することになる。
【００２６】
以上が、図９（ａ）のグラフに示した定電流ストレスの印加による逆方向耐圧の変動要因である。
【００２７】
さらに、図１（ｃ）に示すように、定電流ストレスを印加した後高温で放置した場合には、電子は熱によって素子分離酸化膜１０２から放出されやすいため、ＰＮ接合部における素子分離酸化膜１０２の近傍において空乏層がさらに広がってしまう。前述したように、これが図９（ｂ）のグラフに示した定電流ストレス印加後の高温放置による逆方向耐圧の変動要因である。ここで、図１（ａ）〜（ｃ）の素子分離酸化膜１０２中に記した半円又は半長円は、電子又は正孔の密度と位置の関係をそれぞれ模式的に表わしたグラフである。
【００２８】
このように、従来の定電圧素子を組み込む半導体集積回路は、いずれの構成を採る場合でも、逆方向耐圧が所定の定電圧値と比べて変動するため、定電圧素子としての機能を果たすことができない。
【００２９】
本願発明者は、これらの要因から、定電圧素子を、ＰＮ接合部を形成する不純物拡散層を半導体基板の基板面に対して垂直な第１の不純物拡散層及び第２の不純物拡散層からなる２層構造とすることにより、定電圧素子の集積回路における専有面積を小さくしながら所望の定電圧を容易に得ることができるという知見を得ている。さらに、本願発明者は、第２の従来例に係る定電圧素子の構成において、ＰＮ接合部で生じる逆方向降伏現象が素子分離酸化膜との近傍で生じることを突き止めたことにより、第１の不純物拡散層及び第２の不純物拡散層の少なくとも一方の不純物濃度を、素子分離膜との隣接部分においてその残りの部分よりも低くなるように設定すれば、経時変化を抑制できるという知見をも得ている。
【００３０】
具体的に、本発明に係る半導体装置は、素子分離膜により区画されてなる半導体領域と、半導体領域に形成され、該半導体領域と逆の導電型を有する第１の不純物拡散層と、半導体領域に第１の不純物拡散層の上側又は下側に接すると共に端部が素子分離膜と接するように形成され、半導体領域と同一の導電型を有する第２の不純物拡散層とを備え、第２の不純物拡散層における素子分離膜との隣接部分の不純物濃度はその残りの部分よりも低く設定されている。
【００３１】
本発明の半導体装置によると、半導体領域に第１の不純物拡散層と第２の不純物拡散層とによってＰＮ接合部が形成されるため、第１の不純物拡散層又は第２の不純物拡散層、とりわけ半導体領域と同一の導電型を有する第２の不純物拡散層の不純物濃度を任意に調整することができるので、所望の定電圧値の設定が容易となる。また、第２の不純物拡散層における素子分離膜との隣接部分の不純物濃度はその残りの部分よりも低く設定されているため、ＰＮ接合部における逆方向の接合降伏位置を素子分離膜から離すことができるので、接合降伏によって発生する電子及び正孔の素子分離膜への注入を抑制することができ、その結果、逆方向耐圧の経時的な変動を防止することができる。
【００３２】
本発明の半導体装置において、第２の不純物拡散層は、第１の不純物拡散層の下側を覆うように形成されていることが好ましい。
【００３３】
本発明の半導体装置において、第１の不純物拡散層における側部は素子分離膜の側面と間隔をおいて形成されていることが好ましい。
【００３４】
このようにすると、第１の不純物拡散層は素子分離膜から離れる結果、ＰＮ接合部における逆方向の接合降伏位置を素子分離膜との隣接領域から完全に離すことができるため、接合降伏によって発生した電子及び正孔の素子分離膜への注入を大幅に抑制できる。
【００３５】
この場合に、第２の不純物拡散層は、第１の不純物拡散層の側部をも覆っていることが好ましい。
【００３６】
さらにこの場合に、第１の不純物拡散層は半導体領域の上部に設けられており、第２の不純物拡散層は半導体領域の表面に達し、且つ、その表面近傍部分の不純物濃度は、素子分離膜との隣接部分を除く他の部分よりも低く設定されていることが好ましい。
【００３７】
また、本発明の半導体装置において、半導体領域は半導体からなる基板であり、第１の不純物拡散層は基板の上部に形成され、第１の不純物拡散層の上には、第１の不純物拡散層と電気的に接続されるプラグが設けられていることが好ましい。
【００３８】
また、本発明の半導体装置において、第２の不純物拡散層は、少なくとも３方向からの回転注入（角度注入）による不純物注入により形成されていることが好ましい。
【００３９】
本発明に係る半導体装置の製造方法は、半導体領域に素子分離膜を選択的に形成する工程（ａ）と、半導体領域における素子分離膜に囲まれた領域に、半導体領域と逆の導電型を有する第１の不純物拡散層を形成する工程（ｂ）と、半導体領域に、素子分離膜及び第１の不純物拡散層と接するように半導体領域と同一の導電型を有する第２の不純物拡散層を形成する工程（ｃ）とを備え、工程（ｃ）において、不純物イオンを半導体領域の表面の法線に対して斜めに且つ互いに異なる少なくとも３方向から注入することより、第２の不純物拡散層における素子分離膜との隣接部分の不純物濃度をその残りの部分よりも低くなるように形成する。
【００４０】
本発明の半導体装置の製造方法によると、半導体領域に形成された第１の不純物拡散層と、その上側又は下側に接すると共に端部が素子分離膜と接するように形成され、半導体領域と同一の導電型を有する第２の不純物拡散層とを備え、第２の不純物拡散層における素子分離膜との隣接部分の不純物濃度がその残りの部分よりも低く設定された本発明に係る半導体装置を確実に得ることができる。
【００４１】
本発明の半導体装置の製造方法は、工程（ａ）と工程（ｂ）との間に、半導体領域における素子分離膜に囲まれてなる活性領域の上に、該活性領域の周縁部をマスクするマスクパターンを形成する工程（ｄ）をさらに備え、工程（ｂ）において、マスクパターンをマスクとして不純物イオンを注入することにより第１の不純物拡散層を形成することが好ましい。
【００４２】
本発明の半導体装置の製造方法は、工程（ｃ）において、第２の不純物拡散層を、活性領域における第１の不純物拡散層と素子分離膜との間にも形成することが好ましい。
【００４３】
本発明の半導体装置の製造方法は、工程（ｂ）において、第１の不純物拡散層は活性領域の上部に形成され、工程（ｃ）において、第２の不純物拡散層を、活性領域の表面に達し且つその表面近傍部分の不純物濃度が素子分離膜との隣接部分を除く他の部分よりも低くなるように注入することが好ましい。
【００４４】
本発明の半導体装置の製造方法は、工程（ｃ）において、半導体領域の法線に対する角度は２０°以上であることが好ましい。
【００４５】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００４６】
図２（ａ）は本発明の第１の実施形態に係る半導体装置であって、定電圧素子の断面構成を示している。
【００４７】
図２（ａ）に示すように、第１の実施形態に係る定電圧素子は、例えばＰ型のシリコン（Ｓｉ）からなる半導体基板１１の上部に選択的に形成されたシャロートレンチ分離（ＳＴＩ）からなる素子分離絶縁膜１２と、半導体基板１１における素子分離絶縁膜１２により区画された活性領域１０の上部にＮ型の不純物が高濃度に拡散されてなるＮ型不純物拡散層１３と、該Ｎ型不純物拡散層１３の下側にＰ型の不純物が拡散されてなるＰ型不純物拡散層１４とから構成されている。Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４は半導体基板１１の基板面に対して深さ方向（垂直な方向）に２層に設けられており、このＮ型不純物拡散層１３及びＰ型不純物拡散層１４との互いのＰＮ接合によってダイオード構造が形成されている。
【００４８】
第１の実施形態の特徴として、図２（ｂ）に示すように、Ｐ型不純物拡散層１４における不純物濃度プロファイルは、素子分離絶縁膜１２との隣接部分においてその残りの部分（中央部分）よりも低くなるように設定されている。
【００４９】
半導体基板１１の活性領域１０の上には、素子分離絶縁膜１２を含む全面に層間絶縁膜１５が形成されており、該層間絶縁膜１５には、Ｎ型不純物拡散層１３と電気的に接続されるタングステン（Ｗ）からなるプラグ１６が形成され、さらに、層間絶縁膜１５の上には、プラグ１６と電気的に接続されたアルミニウム（Ａｌ）からなる配線１７が形成されている。
【００５０】
以下、前記のように構成された定電圧素子の製造方法について図３（ａ）〜図３（ｄ）を参照しながら説明する。
【００５１】
まず、図３（ａ）に示すように、Ｐ型の半導体基板１１の上部に素子分離絶縁膜１２を選択的に形成して、形成した活性領域１２により区画される活性領域１０を形成する。その後、素子分離絶縁膜１２をマスクとして半導体基板１１の全面に、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶで、ドーズ量がオーダーで１０１２ｃｍ−２〜１０１３ｃｍ−２のＰ型の不純物であるボロン（Ｂ＋ ）イオンをイオン注入する。このとき、半導体基板１１の基板面の法線に対して２０°〜４５°の角度をもたせ、且つ半導体基板１１に対して少なくとも３方向、ここでは９０度ずつ方向をずらせた４方向からのイオン注入を行なう。これにより、ボロンイオンの不純物濃度がオーダーで１０１８ｃｍ−３となる逆方向耐圧調整領域であるＰ型不純物拡散層１４が形成される。
【００５２】
次に、図３（ｂ）に示すように、半導体基板１１の全面に素子分離絶縁膜１２をマスクとして、加速エネルギーが４０ｋｅＶ〜５０ｋｅＶで、ドーズ量がオーダーで１０１５ｃｍ−２のＮ型の不純物であるヒ素（Ａｓ＋ ）イオンをイオン注入する。これにより、不純物濃度がオーダーで１０２０ｃｍ−３のＮ型不純物拡散層１３が形成される。
【００５３】
次に、図３（ｃ）に示すように、アニール等の熱処理を行なって、注入された各不純物イオンを活性化し、続いて、化学的気相堆積（ＣＶＤ）法等により、半導体基板１１の上に全面にわたって例えば酸化シリコン（ＳｉＯ２ ）からなる層間絶縁膜１５を堆積する。
【００５４】
次に、図３（ｄ）に示すように、リソグラフィ法及びドライエッチング法により、層間絶縁膜１５におけるＮ型不純物拡散層１３の上側部分に、該Ｎ型不純物拡散層１３を露出するコンタクトホールを形成し、続いて、スパッタ法又はＣＶＤ法により、形成したコンタクトホールにタングステンを充填してプラグ１６を形成する。その後、スパッタ法により、層間絶縁膜１５の上にアルミニウム膜を堆積し、堆積したアルミニウム膜に対してプラグ１６と接するようにパターニングを行なう。これにより、層間絶縁膜１５の上に、Ｎ型不純物拡散層１３とプラグ１６を介して電気的に接続されるアルミニウムからなる配線１７が形成される。
【００５５】
ここで、定電圧素子としてのデバイス特性を決定する定電圧は、Ｎ型不純物拡散層１３と半導体基板１１との間の電圧が、Ｎ型不純物拡散層１３とＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造に対する逆方向の降伏電圧に達するまで、Ｎ型不純物拡散層１３に配線１７を介して正の電圧を印加し続けることにより得られる。
【００５６】
第１の実施形態は、第２の従来例のようにＮ型不純物拡散層１３と半導体基板１１との間でＰＮ接合を形成する構成ではなく、Ｎ型不純物拡散層１３とＰ型不純物拡散層１４との間でＰＮ接合を形成する構成を採る。このため、Ｐ型不純物拡散層１４を形成するためのボロンイオンのイオン注入工程においてボロンイオンのドーズ量を調整することにより、Ｐ型不純物拡散層１８の不純物濃度を容易に調整することができる。
【００５７】
これにより、Ｎ型不純物拡散層１３とＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造に対する逆方向の降伏電圧を容易に調整することができるようになり、このことは、定電圧素子としての定電圧値を決定する場合に、所望の定電圧値を容易に得ることができることを意味する。
【００５８】
前述したように、半導体集積回路は、半導体基板１１又はＮ型不純物拡散層１３を他の素子と共有するように作製される場合が多いため、Ｐ型であってもＮ型であっても不純物濃度を個別に調整できる自由度は低い。従って、不純物濃度を容易に調整できるＰ型不純物拡散層１４を設けたことは、ダイオード構造における逆方向耐圧の変動を抑制し且つ防止する上で極めて有効である。
【００５９】
また、Ｐ型不純物拡散層１４を半導体基板１１に形成する際に、Ｐ型の不純物イオンを、半導体基板１１に対してそれぞれ互いに異なる４方向から且つ基板面の法線に対して２０°〜４５°の角度でイオン注入を行なうため、形成されたＰ型不純物拡散層１４のうち、素子分離絶縁膜１２の近傍部分の不純物濃度が残りの部分よりも低くなる。
【００６０】
これにより、Ｎ型不純物拡散層１３とＰ型不純物拡散層１４とのＰＮ接合からなるダイオード構造における逆方向の接合降伏位置を素子分離絶縁膜１２から離すことができる。このため、接合降伏によって発生した電子及び正孔の素子分離絶縁膜１２への注入を大幅に抑制できるので、単位時間当たりに素子分離絶縁膜１２に注入される電子及び正孔の量が減少する。その結果、ＰＮ接合部の端部における素子分離絶縁膜１２との隣接領域において、Ｎ型不純物拡散層１３からＰ型不純物拡散層１４に向かう経時的な電界緩和の速度が減少するため、逆方向耐圧の変動がさらに抑制される。
【００６１】
図４（ａ）は第１の実施形態に係る定電圧素子における定電流ストレス印加による印加時間と逆方向耐圧の変動量との関係を示し、図４（ｂ）は定電流ストレス印加後の高温放置による放置時間と逆方向耐圧の変動量との関係を示している。図４（ａ）における測定条件は、印加電流を２００μＡとし評価温度を１２５℃としている。また、図４（ｂ）における測定条件は、２ｍＡの電流を３．５時間印加した後１５０℃の温度で放置する設定としている。
【００６２】
図４（ａ）から分かるように、第１の実施形態に係る定電圧素子は、電流ストレス印加時間が１０００時間を経過した場合であっても、逆方向耐圧の経時的な変動を０．１Ｖ以下にまで抑制することができる。
【００６３】
また、図４（ｂ）から分かるように、本実施形態においては、ストレス電流印加後の高温放置時間が５００時間経過した場合であっても、逆方向耐圧の変動を０．２Ｖ程度にまで抑制することができる。
【００６４】
以上説明したように、第１の実施形態に係る半導体装置（定電圧素子）は、ダイオード構造を形成するＮ型不純物拡散層１３とＰ型不純物拡散層１４とを基板面に垂直な方向に独立して形成しているため、定電圧素子として占有面積が小さくなり、且つ逆方向耐圧の調整が容易となる。
【００６５】
その上、Ｐ型不純物拡散層１４を形成するイオン注入工程において、互いに異なる少なくとも３方向からの角度注入を行なって、Ｐ型不純物拡散層１４における素子分離絶縁膜１２との隣接部分の不純物濃度を残りの部分よりも低くすることにより、接合降伏位置を素子分離絶縁膜１２から離すことができる。このため、接合降伏によって発生した電子及び正孔の素子分離絶縁膜１２への注入を大幅に抑制できるので、逆方向耐圧の経時的な変動を抑制することができる。
【００６６】
なお、第１の実施形態においては、Ｎ型不純物拡散層１３と接続されるプラグ１６は１つしか設けてはいないが、これに限られず、Ｎ型不純物拡散層１３に複数のプラグを形成してもよい。
【００６７】
また、Ｐ型不純物拡散層１４は、それを囲む素子分離絶縁膜１２と接するように形成されているが、これに限られず、素子分離絶縁膜１２の側面から離れて形成しても同様の効果を得ることができる。
【００６８】
さらには、Ｐ型の半導体基板１１、Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４は、その導電型がそれぞれ逆であっても同様の効果を得られることはいうまでもない。
【００６９】
また、ここでは、Ｐ型不純物拡散層１４を形成するイオン注入をＮ型不純物拡散層１３を形成するイオン注入よりも先に行なったが、これらの注入順序を逆にして行なってもよい。
【００７０】
また、定電圧素子のダイオード構造、すなわち活性領域１０を半導体基板１１に直接に形成したが、これに限られず、半導体基板１０の上に形成された他の半導体領域に活性領域１０を設けても良い。
【００７１】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００７２】
図５は本発明の第２の実施形態に係る半導体装置であって、定電圧素子の断面構成を示している。図５において、図２（ａ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７３】
第２の実施形態においては、半導体基板１１における活性領域１０の上部に形成されるＮ型不純物拡散層１３Ａが、素子分離絶縁膜１２の側面から０．５μｍ〜２．０μｍ程度離れて形成されており、いわゆるオフセット領域Ｃを設けた構成を採る。
【００７４】
以下、前記のように構成された定電圧素子の製造方法について図６（ａ）〜図６（ｄ）を参照しながら説明する。
【００７５】
まず、図６（ａ）に示すように、第１の実施形態と同様に、Ｐ型の半導体基板１１の上部に素子分離絶縁膜１２を選択的に形成して、形成された素子分離絶縁膜１２により活性領域１０を形成する。その後、素子分離絶縁膜１２をマスクとして半導体基板１１の全面に、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶで、ドーズ量がオーダーで１０１２ｃｍ−２〜１０１３ｃｍ−２のボロン（Ｂ＋ ）イオンをイオン注入する。このとき、半導体基板１１の基板面の法線に対して２０°〜４５°の角度をもたせ、且つ半導体基板１１に対して少なくとも３方向、ここでは９０度ずつ方向変えた４方向からのイオン注入を行なう。これにより、ボロンイオンの不純物濃度がオーダーで１０１８ｃｍ−３となる逆方向耐圧調整領域であるＰ型不純物拡散層１４が形成される。
【００７６】
次に、図６（ｂ）に示すように、フォトリソグラフィ法により、半導体基板１０における活性領域１０の上に、該活性領域１０の周縁部を約０．５μｍ〜２．０μｍの幅でマスクしたレジストパターン２１を形成する。続いて、形成したレジストパターン２１をマスクとして活性領域１０に、加速エネルギーが４０ｋｅＶ〜５０ｋｅＶで、ドーズ量がオーダーで１０１５ｃｍ−２のヒ素（Ａｓ＋ ）イオンをイオン注入する。これにより、不純物濃度がオーダーで１０２０ｃｍ−３であり、且つ素子分離絶縁膜１２の側面との間にオフセット領域Ｃを持つＮ型不純物拡散層１３Ａが形成される。このとき、Ｎ型不純物拡散層１３Ａが活性領域１０の上部に島状に形成されるため、Ｐ型不純物拡散層１４はＮ型不純物拡散層１３Ａの周囲において活性領域１０の表面領域にまで及び、且つその表面近傍部分のＰ型の不純物濃度は、素子分離絶縁膜１２との隣接部分を除く他の部分よりも低くなっている。
【００７７】
次に、図６（ｃ）に示すように、アニール等の熱処理を行なって、注入された各不純物イオンを活性化し、続いて、ＣＶＤ法等により、半導体基板１１の上に全面にわたって例えば酸化シリコンからなる層間絶縁膜１５を堆積する。
【００７８】
次に、図６（ｄ）に示すように、リソグラフィ法及びドライエッチング法により、層間絶縁膜１５におけるＮ型不純物拡散層１３Ａの上側部分に、該Ｎ型不純物拡散層１３Ａを露出するコンタクトホールを形成し、続いて、スパッタ法又はＣＶＤ法により、形成したコンタクトホールにタングステンを充填してプラグ１６を形成する。その後、層間絶縁膜１５の上にアルミニウム膜を堆積し、堆積したアルミニウム膜をプラグ１６と接するようにパターニングして、層間絶縁膜１５の上に配線１７を形成する。
【００７９】
ここで、定電圧素子としてのデバイス特性を決定する定電圧は、Ｎ型不純物拡散層１３Ａと半導体基板１１との間の電圧が、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造に対する逆方向の降伏電圧に達するまで、Ｎ型不純物拡散層１３Ａに配線１７を介して正の電圧を印加し続けることにより得られる。
【００８０】
第２の実施形態に係る定電圧素子は、第１の実施形態と同様に、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造に対する逆方向の降伏電圧を容易に調整することができるようになる。このため、定電圧素子としての定電圧値を決定する場合に、所望の定電圧値を容易に得ることができる。
【００８１】
また、Ｎ型不純物拡散層１３Ａは、オフセット領域Ｃを持つように、すなわち素子分離絶縁膜１２から間隔をおいて形成されるため、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造における逆方向の接合降伏位置を素子分離絶縁膜１２から完全に離すことができる。このため、接合降伏によって発生した電子又は正孔の素子分離絶縁膜１２への注入をほぼ確実に防止することができる。従って、逆方向電圧が印加される際の素子分離絶縁膜１２への電子及び正孔の流入が防止されるため、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とにより形成されるＰＮ接合部の経時的な電界の変動が大幅に抑制されるので、逆方向耐圧の変動をほぼ確実に防止できるようになる。
【００８２】
その上、Ｎ型不純物拡散層１３Ａにオフセット領域Ｃを設けているため、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とにより形成されるＰＮ接合部が素子分離絶縁膜１２と接することがない。その結果、素子分離絶縁膜１２と半導体基板１１との界面に存在する界面準位又は欠陥に起因する漏れ電流を抑制することができる。
【００８３】
さらに、素子分離絶縁膜１２とＮ型不純物拡散層１３Ａとの間にＰ型不純物拡散層１４を介在させる構成を採るため、半導体基板１１への空乏層の広がりが抑制されるので、該定電圧素子と隣接する他の素子（図示せず）とのパンチスルーを防止することができる。
【００８４】
以上説明したように、第２の実施形態によると、逆方向耐圧の調整が容易であり、さらに接合降伏位置を素子分離絶縁膜１２から離すことができるため、接合降伏によって発生した電子及び正孔の素子分離絶縁膜１２への注入をほぼ確実に防止することができる。
【００８５】
なお、第２の実施形態においても、Ｎ型不純物拡散層１３Ａと接続されるプラグ１６は１つしか設けてはいないが、これに限られず、Ｎ型不純物拡散層１３Ａに複数のプラグを形成してもよい。
【００８６】
また、Ｐ型不純物拡散層１４は、それぞれを囲む素子分離絶縁膜１２と接するように形成されているが、これに限られず、素子分離絶縁膜１２の側面から離れて形成しても同様の効果を得ることができる。
【００８７】
さらには、Ｐ型の半導体基板１１、Ｎ型不純物拡散層１３Ａ及びＰ型不純物拡散層１４は、その導電型がそれぞれ逆であっても同様の効果を得られることはいうまでもない。
【００８８】
また、ここでは、Ｐ型不純物拡散層１４を形成するイオン注入をＮ型不純物拡散層１３Ａを形成するイオン注入よりも先に行なったが、これらの注入順序を逆にして行なってもよい。
【００８９】
また、定電圧素子のダイオード構造、すなわち活性領域１０を半導体基板１１に直接に形成したが、これに限られず、半導体基板１０の上に形成された他の半導体領域に活性領域１０を設けても良い。
【００９０】
【発明の効果】
本発明に係る半導体装置によると、第１の不純物拡散層又は第２の不純物拡散層の不純物濃度を任意に調整することができるため、所望の定電圧値を得ることができる。また、第１の不純物拡散層及び第２の不純物拡散層からなるＰＮ接合部における逆方向の接合降伏位置が素子分離膜から離れるため、接合降伏によって発生する電子及び正孔の素子分離膜への注入を抑制することができるので、逆方向耐圧の経時的な変動を防止することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は第２の従来例に係る半導体装置における課題の原因を説明するための、ＰＮ接合部及び素子分離絶縁膜を含む領域の断面構成とキャリア濃度とを模式的に示し、（ａ）は接合降伏直後の状態を示す図であり、（ｂ）は定電流ストレス印加時の状態を示す図であり、（ｃ）は定電流ストレス印加後の高温放置の状態を示す図である。
【図２】（ａ）は本発明の第１の実施形態に係る半導体装置を示す構成断面図である。（ｂ）は本発明の第１の実施形態に係る半導体装置におけるＰ型不純物拡散層の基板面に平行な方向の不純物濃度プロファイルを示すグラフである。
【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図４】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置における信頼性試験の結果を示し、（ａ）は定電流ストレス印加による印加時間と逆方向耐圧の変動量との関係を示すグラフであるり、（ｂ）は定電流ストレス印加後の高温放置による放置時間と逆方向耐圧の変動量との関係を示すグラフである。
【図５】本発明の第２の実施形態に係る半導体装置を示す構成断面図である。
【図６】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図７】第１の従来例に係る定電圧素子を示す構成断面図である。
【図８】第２の従来例に係る定電圧素子を示す構成断面図である。
【図９】（ａ）及び（ｂ）は第１の従来例及び第２の従来例に係る半導体装置における信頼性試験の結果を示し、（ａ）は定電流ストレス印加による印加時間と逆方向耐圧の変動量との関係を示すグラフであるり、（ｂ）は定電流ストレス印加後の高温放置による放置時間と逆方向耐圧の変動量との関係を示すグラフである。
【符号の説明】
１０ 活性領域
１１ 半導体基板
１２ 素子分離絶縁膜
１３ Ｎ型不純物拡散層
１３Ａ Ｎ型不純物拡散層
１４ Ｐ型不純物拡散層
１５ 層間絶縁膜
１６ プラグ
１７ 配線
Ｃ オフセット領域
【発明の属する技術分野】
本発明は、半導体集積回路に用いられる半導体装置、特に集積回路に形成され、内部電圧の昇圧等に用いられる定電圧素子を構成する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、集積回路の内部に設けられる昇圧装置において、昇圧した電圧を所定の電圧値に保持するためにクランプダイオードと呼ばれる定電圧素子が用いられている。この定電圧素子は、別名ツェナーダイオードとも呼ばれ、半導体基板に形成した不純物拡散層と半導体基板とから形成されるＰＮ接合部における逆方向降伏現象を利用して所定の定電圧を得ている。
【０００３】
（第１の従来例）
以下、第１の従来例に係る定電圧素子について図７を参照しながら説明する。図７に示すように、第１の従来例に係る定電圧素子は、Ｐ型の半導体基板１０１における素子分離酸化膜１０２に囲まれてなる活性領域１００の上部の一部にＮ型の不純物イオンが拡散されてなるＮ型不純物拡散層１０３と、その残部にＰ型の不純物イオンが拡散されてなるＰ型不純物拡散層１０４とを有している。ここでは、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４とによって活性領域１００のほぼ中央部分にＰＮ接合部が形成される。
【０００４】
半導体基板１０１の上には、層間絶縁膜１０５が形成され、該層間絶縁膜１０５には、各不純物拡散層１０３、１０４とそれぞれ電気的に接続されるタングステンからなるプラグ１０６が形成され、さらに層間絶縁膜１０５の上には、それぞれプラグ１０６と接続されるようにアルミニウムからなる配線１０７が形成されている。
【０００５】
第１の従来例に係る定電圧素子は、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４とにより形成されるＰＮ接合部における逆方向の降伏電圧値によって素子の定電圧値が決定される。従って、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４との間に、逆方向電圧が定電圧値を超えて印加された場合には、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４との間にツェナー効果又はアバランシェ効果による逆方向電流が流れる。この現象により、大電圧が印加された場合であっても、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４との間の電圧値はほぼ一定に保たれる。
【０００６】
（第２の従来例）
次に、第２の従来例に係る定電圧素子について図８を参照しながら説明する。図８に示す定電圧素子は、Ｐ型の半導体基板１０１と、その活性領域１００の上部に形成されたＮ型不純物拡散層１０３との間にＰＮ接合部が形成される構成を持つ。
【０００７】
第２の従来例に係る定電圧素子は、Ｎ型不純物拡散層１０３と半導体基板１０１との間に形成されるＰＮ接合部の逆方向降伏電圧の値によって素子の定電圧値が決定される。従って、アルミニウム配線１０７とＰ型半導体基板１０１との間に、逆方向で且つ定電圧値を超える電圧が印加された場合に、半導体基板１０１とＮ型不純物拡散層１０３との間にツェナー効果又はアバランシェ効果による逆方向の電流が流れ、大電圧が印加された場合であっても、アルミニウム配線１０７と半導体基板１０１との間の電圧はほぼ一定となる。
【０００８】
【特許文献１】
特開平０８−１８１３３４号公報
【特許文献２】
特開平１１−０２６６００号公報
【特許文献３】
特開平１１−３０７７８７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、前記第１の従来例及び第２の従来例に係る定電圧素子はいずれも以下に示すような問題を有している。
【００１０】
まず、第１の従来例に係る定電極素子は、半導体基板１０１における活性領域１００に、導電型が互いに異なる不純物拡散層１０３、１０４をいずれも基板主面の面方向に並べて形成しているため、定電圧素子の集積回路内における占有面積が大きくなるという問題がある。また、定電圧値は、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４との界面であるＰＮ接合部に印加される逆方向降伏電圧の値によって決定されるため、所望の定電圧値を得るには、Ｎ型不純物拡散層１０３又はＰ型不純物拡散層１０４の少なくとも一方の不純物濃度を調整する必要がある。
【００１１】
これに対し、第２の従来例に係る定電圧素子は、不純物拡散層をＮ型のみとしているため、集積回路における占有面積を小さくすることは可能である。しかしながら、前述したように、素子の定電圧値は、Ｎ型不純物拡散層１０３とＰ型の半導体基板１０１との界面であるＰＮ接合部に印加される逆方向降伏電圧の値によって決定されるため、第１の従来例の場合と同様に、所望の定電圧値を得るには、半導体基板１０１又はＮ型不純物拡散層１０３の少なくとも一方の不純物濃度を調整する必要がある。
【００１２】
ところが、一般に集積回路は、Ｎ型不純物拡散層１０３、Ｐ型不純物拡散層１０４又は半導体基板１０１をウエルとして他の半導体素子と共有する場合が多く、従って、各不純物拡散層１０３、１０４や半導体基板１０１の不純物濃度を独立して調整できる自由度は低い。その結果、定電圧素子に設定する定電圧値を任意に決定することは極めて困難である。
【００１３】
また、第１及び第２の各従来例に係る定電圧素子は逆方向耐圧が経時的に変動するという問題をも有している。
【００１４】
図９（ａ）は第１の従来例及び第２の従来例に係る各定電圧素子における定電流ストレス印加による印加時間と逆方向耐圧の変動量との関係を示し、図９（ｂ）は定電流ストレス印加後の高温放置による放置時間と逆方向耐圧の変動量との関係を示している。ここで、図９（ａ）における測定条件は、印加電流を２００μＡとし評価温度を１２５℃としている。また、図９（ｂ）における測定条件は、２ｍＡの電流を３．５時間印加した後１５０℃の温度で放置する設定としている。また、○印を付したグラフは第１の従来例を表わし、△印を付したグラフは第２の従来例を表わしている。図９（ａ）及び図９（ｂ）に示すように、第１の従来例においては、定電圧値が１〜１．２Ｖ程度も変動し、第２の従来例においても、０．７〜０．９Ｖ程度変動することが分かる。
【００１５】
本発明は、前記従来の問題に鑑みてなされ、その目的は、占有面積を小さくしながら所望の定電圧を容易に得ることができ、且つ逆方向耐圧の経時的な変動を防止できるようにすることにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、半導体装置を、ＰＮ接合を形成するＰ型不純物拡散層及びＮ型不純物拡散層の少なくとも一方の不純物濃度が素子分離膜との隣接部分（近傍部分）において他の部分よりも低くなる構成とする。
【００１７】
これにより、ＰＮ接合部における逆方向降伏位置を素子分離膜との隣接領域から離すことができ、以下に示す知見により、逆方向耐圧の経時的な変動を防止することができる。
【００１８】
本願発明者は、クランプダイオード等の半導体装置に所望の定電圧すなわち所望の設計電圧を得ることが困難であり、図９（ａ）及び図９（ｂ）に示したような経時的変動が大きいという原因を種々検討した結果、以下のような結論及び知見を得ている。
【００１９】
まず、第１の従来例に係る定電圧素子の場合を説明する。
【００２０】
図７に示す第１の従来例に係る定電圧素子の場合は、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４とに対して印加される逆方向電圧による降伏現象によって、Ｎ型不純物拡散層１０３とＰ型不純物拡散層１０４とからなるＰＮ接合部（符号Ａ）に電子正孔対が生じる。発生した電子正孔対のうち、おもに正孔はＰ型不純物拡散層１０４におけるＰＮ接合部の近傍部分からその上の層間絶縁膜１０５に注入される。一方、電子正孔対のうちの電子は、Ｎ型不純物拡散層１０３におけるＰＮ接合部の近傍部分からその上の層間絶縁膜１０５に注入される。これにより、逆方向耐圧が上昇して、図９（ａ）のグラフに示したように、定電流ストレスの印加による逆方向耐圧が変動する。
【００２１】
ところで、図９（ａ）に示すように、ＰＮ接合部の上端で接合降伏現象が発生しているにもかかわらず、見かけ上は、逆方向耐圧が変化しない場合がある。これは、電子及び正孔が共に早期に層間絶縁膜１０５に注入され、電界が中和されることにより、逆方向耐圧が変化しないためである。
【００２２】
しかしながら、この場合であっても、定電流ストレス印加後に高温（１５０℃）で放置すると、熱により放出されやすい電子が正孔よりも先に層間絶縁膜１０５から他の部位に急速に放出されるため、図９（ｂ）に示すように、逆方向耐圧が上昇する。
【００２３】
次に、図８に示す第２の従来例に係る定電圧素子の場合を説明する。
【００２４】
図１（ａ）〜図１（ｃ）はＰ型半導体基板１０１とＮ型不純物拡散層１０３とからなるＰＮ接合部分と素子分離酸化膜１０２との境界部分を拡大して表わしている。
【００２５】
図１（ａ）に示すように、逆方向降伏電圧値を超える電圧を印加すると、Ｎ型不純物拡散層１０３とＰ型の半導体基板１０１とによって形成されるＰＮ接合部に、逆方向降伏現象によって電子正孔対が生じる。半導体基板１０１の不純物濃度は、Ｎ型不純物拡散層１０３の不純物濃度よりも低いため、空乏層は、Ｎ型不純物拡散層１０３側よりも半導体基板１０１側においてその幅が広くなる。また、ＰＮ接合面のうち素子分離酸化膜１０２と接する部分の耐圧が最も低いため、この部分で接合降伏が発生する。その結果、降伏現象によって発生した電子正孔対のうち、おもに正孔は半導体基板１０１におけるＰＮ接合部の端部の近傍部分から該端部と隣接する素子分離酸化膜１０２に注入される。逆に、電子正孔対のうちの電子は、Ｎ型不純物拡散層１０３におけるＰＮ接合部の端部の近傍部分から該端部と隣接する素子分離酸化膜１０２に注入される。その結果、図１（ｂ）に示すように、注入された電子及び正孔は空乏層を広げる方向に働き、特に不純物濃度がＮ型不純物拡散層１０３よりも低いＰ型の半導体基板１０１側の空乏層がより大きく広がることにより、素子分離酸化膜１０２近傍における空乏層内の電界が緩和される。従って、Ｐ型の半導体基板１０１とＮ型不純物拡散層１０３との間の電圧をＰＮ接合部における逆方向降伏電圧にまで至らせるために必要なＮ型不純物拡散層１０３又はアルミニウム配線１０７と半導体基板１０１との間の逆方向耐圧が上昇することになる。
【００２６】
以上が、図９（ａ）のグラフに示した定電流ストレスの印加による逆方向耐圧の変動要因である。
【００２７】
さらに、図１（ｃ）に示すように、定電流ストレスを印加した後高温で放置した場合には、電子は熱によって素子分離酸化膜１０２から放出されやすいため、ＰＮ接合部における素子分離酸化膜１０２の近傍において空乏層がさらに広がってしまう。前述したように、これが図９（ｂ）のグラフに示した定電流ストレス印加後の高温放置による逆方向耐圧の変動要因である。ここで、図１（ａ）〜（ｃ）の素子分離酸化膜１０２中に記した半円又は半長円は、電子又は正孔の密度と位置の関係をそれぞれ模式的に表わしたグラフである。
【００２８】
このように、従来の定電圧素子を組み込む半導体集積回路は、いずれの構成を採る場合でも、逆方向耐圧が所定の定電圧値と比べて変動するため、定電圧素子としての機能を果たすことができない。
【００２９】
本願発明者は、これらの要因から、定電圧素子を、ＰＮ接合部を形成する不純物拡散層を半導体基板の基板面に対して垂直な第１の不純物拡散層及び第２の不純物拡散層からなる２層構造とすることにより、定電圧素子の集積回路における専有面積を小さくしながら所望の定電圧を容易に得ることができるという知見を得ている。さらに、本願発明者は、第２の従来例に係る定電圧素子の構成において、ＰＮ接合部で生じる逆方向降伏現象が素子分離酸化膜との近傍で生じることを突き止めたことにより、第１の不純物拡散層及び第２の不純物拡散層の少なくとも一方の不純物濃度を、素子分離膜との隣接部分においてその残りの部分よりも低くなるように設定すれば、経時変化を抑制できるという知見をも得ている。
【００３０】
具体的に、本発明に係る半導体装置は、素子分離膜により区画されてなる半導体領域と、半導体領域に形成され、該半導体領域と逆の導電型を有する第１の不純物拡散層と、半導体領域に第１の不純物拡散層の上側又は下側に接すると共に端部が素子分離膜と接するように形成され、半導体領域と同一の導電型を有する第２の不純物拡散層とを備え、第２の不純物拡散層における素子分離膜との隣接部分の不純物濃度はその残りの部分よりも低く設定されている。
【００３１】
本発明の半導体装置によると、半導体領域に第１の不純物拡散層と第２の不純物拡散層とによってＰＮ接合部が形成されるため、第１の不純物拡散層又は第２の不純物拡散層、とりわけ半導体領域と同一の導電型を有する第２の不純物拡散層の不純物濃度を任意に調整することができるので、所望の定電圧値の設定が容易となる。また、第２の不純物拡散層における素子分離膜との隣接部分の不純物濃度はその残りの部分よりも低く設定されているため、ＰＮ接合部における逆方向の接合降伏位置を素子分離膜から離すことができるので、接合降伏によって発生する電子及び正孔の素子分離膜への注入を抑制することができ、その結果、逆方向耐圧の経時的な変動を防止することができる。
【００３２】
本発明の半導体装置において、第２の不純物拡散層は、第１の不純物拡散層の下側を覆うように形成されていることが好ましい。
【００３３】
本発明の半導体装置において、第１の不純物拡散層における側部は素子分離膜の側面と間隔をおいて形成されていることが好ましい。
【００３４】
このようにすると、第１の不純物拡散層は素子分離膜から離れる結果、ＰＮ接合部における逆方向の接合降伏位置を素子分離膜との隣接領域から完全に離すことができるため、接合降伏によって発生した電子及び正孔の素子分離膜への注入を大幅に抑制できる。
【００３５】
この場合に、第２の不純物拡散層は、第１の不純物拡散層の側部をも覆っていることが好ましい。
【００３６】
さらにこの場合に、第１の不純物拡散層は半導体領域の上部に設けられており、第２の不純物拡散層は半導体領域の表面に達し、且つ、その表面近傍部分の不純物濃度は、素子分離膜との隣接部分を除く他の部分よりも低く設定されていることが好ましい。
【００３７】
また、本発明の半導体装置において、半導体領域は半導体からなる基板であり、第１の不純物拡散層は基板の上部に形成され、第１の不純物拡散層の上には、第１の不純物拡散層と電気的に接続されるプラグが設けられていることが好ましい。
【００３８】
また、本発明の半導体装置において、第２の不純物拡散層は、少なくとも３方向からの回転注入（角度注入）による不純物注入により形成されていることが好ましい。
【００３９】
本発明に係る半導体装置の製造方法は、半導体領域に素子分離膜を選択的に形成する工程（ａ）と、半導体領域における素子分離膜に囲まれた領域に、半導体領域と逆の導電型を有する第１の不純物拡散層を形成する工程（ｂ）と、半導体領域に、素子分離膜及び第１の不純物拡散層と接するように半導体領域と同一の導電型を有する第２の不純物拡散層を形成する工程（ｃ）とを備え、工程（ｃ）において、不純物イオンを半導体領域の表面の法線に対して斜めに且つ互いに異なる少なくとも３方向から注入することより、第２の不純物拡散層における素子分離膜との隣接部分の不純物濃度をその残りの部分よりも低くなるように形成する。
【００４０】
本発明の半導体装置の製造方法によると、半導体領域に形成された第１の不純物拡散層と、その上側又は下側に接すると共に端部が素子分離膜と接するように形成され、半導体領域と同一の導電型を有する第２の不純物拡散層とを備え、第２の不純物拡散層における素子分離膜との隣接部分の不純物濃度がその残りの部分よりも低く設定された本発明に係る半導体装置を確実に得ることができる。
【００４１】
本発明の半導体装置の製造方法は、工程（ａ）と工程（ｂ）との間に、半導体領域における素子分離膜に囲まれてなる活性領域の上に、該活性領域の周縁部をマスクするマスクパターンを形成する工程（ｄ）をさらに備え、工程（ｂ）において、マスクパターンをマスクとして不純物イオンを注入することにより第１の不純物拡散層を形成することが好ましい。
【００４２】
本発明の半導体装置の製造方法は、工程（ｃ）において、第２の不純物拡散層を、活性領域における第１の不純物拡散層と素子分離膜との間にも形成することが好ましい。
【００４３】
本発明の半導体装置の製造方法は、工程（ｂ）において、第１の不純物拡散層は活性領域の上部に形成され、工程（ｃ）において、第２の不純物拡散層を、活性領域の表面に達し且つその表面近傍部分の不純物濃度が素子分離膜との隣接部分を除く他の部分よりも低くなるように注入することが好ましい。
【００４４】
本発明の半導体装置の製造方法は、工程（ｃ）において、半導体領域の法線に対する角度は２０°以上であることが好ましい。
【００４５】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００４６】
図２（ａ）は本発明の第１の実施形態に係る半導体装置であって、定電圧素子の断面構成を示している。
【００４７】
図２（ａ）に示すように、第１の実施形態に係る定電圧素子は、例えばＰ型のシリコン（Ｓｉ）からなる半導体基板１１の上部に選択的に形成されたシャロートレンチ分離（ＳＴＩ）からなる素子分離絶縁膜１２と、半導体基板１１における素子分離絶縁膜１２により区画された活性領域１０の上部にＮ型の不純物が高濃度に拡散されてなるＮ型不純物拡散層１３と、該Ｎ型不純物拡散層１３の下側にＰ型の不純物が拡散されてなるＰ型不純物拡散層１４とから構成されている。Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４は半導体基板１１の基板面に対して深さ方向（垂直な方向）に２層に設けられており、このＮ型不純物拡散層１３及びＰ型不純物拡散層１４との互いのＰＮ接合によってダイオード構造が形成されている。
【００４８】
第１の実施形態の特徴として、図２（ｂ）に示すように、Ｐ型不純物拡散層１４における不純物濃度プロファイルは、素子分離絶縁膜１２との隣接部分においてその残りの部分（中央部分）よりも低くなるように設定されている。
【００４９】
半導体基板１１の活性領域１０の上には、素子分離絶縁膜１２を含む全面に層間絶縁膜１５が形成されており、該層間絶縁膜１５には、Ｎ型不純物拡散層１３と電気的に接続されるタングステン（Ｗ）からなるプラグ１６が形成され、さらに、層間絶縁膜１５の上には、プラグ１６と電気的に接続されたアルミニウム（Ａｌ）からなる配線１７が形成されている。
【００５０】
以下、前記のように構成された定電圧素子の製造方法について図３（ａ）〜図３（ｄ）を参照しながら説明する。
【００５１】
まず、図３（ａ）に示すように、Ｐ型の半導体基板１１の上部に素子分離絶縁膜１２を選択的に形成して、形成した活性領域１２により区画される活性領域１０を形成する。その後、素子分離絶縁膜１２をマスクとして半導体基板１１の全面に、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶで、ドーズ量がオーダーで１０１２ｃｍ−２〜１０１３ｃｍ−２のＰ型の不純物であるボロン（Ｂ＋ ）イオンをイオン注入する。このとき、半導体基板１１の基板面の法線に対して２０°〜４５°の角度をもたせ、且つ半導体基板１１に対して少なくとも３方向、ここでは９０度ずつ方向をずらせた４方向からのイオン注入を行なう。これにより、ボロンイオンの不純物濃度がオーダーで１０１８ｃｍ−３となる逆方向耐圧調整領域であるＰ型不純物拡散層１４が形成される。
【００５２】
次に、図３（ｂ）に示すように、半導体基板１１の全面に素子分離絶縁膜１２をマスクとして、加速エネルギーが４０ｋｅＶ〜５０ｋｅＶで、ドーズ量がオーダーで１０１５ｃｍ−２のＮ型の不純物であるヒ素（Ａｓ＋ ）イオンをイオン注入する。これにより、不純物濃度がオーダーで１０２０ｃｍ−３のＮ型不純物拡散層１３が形成される。
【００５３】
次に、図３（ｃ）に示すように、アニール等の熱処理を行なって、注入された各不純物イオンを活性化し、続いて、化学的気相堆積（ＣＶＤ）法等により、半導体基板１１の上に全面にわたって例えば酸化シリコン（ＳｉＯ２ ）からなる層間絶縁膜１５を堆積する。
【００５４】
次に、図３（ｄ）に示すように、リソグラフィ法及びドライエッチング法により、層間絶縁膜１５におけるＮ型不純物拡散層１３の上側部分に、該Ｎ型不純物拡散層１３を露出するコンタクトホールを形成し、続いて、スパッタ法又はＣＶＤ法により、形成したコンタクトホールにタングステンを充填してプラグ１６を形成する。その後、スパッタ法により、層間絶縁膜１５の上にアルミニウム膜を堆積し、堆積したアルミニウム膜に対してプラグ１６と接するようにパターニングを行なう。これにより、層間絶縁膜１５の上に、Ｎ型不純物拡散層１３とプラグ１６を介して電気的に接続されるアルミニウムからなる配線１７が形成される。
【００５５】
ここで、定電圧素子としてのデバイス特性を決定する定電圧は、Ｎ型不純物拡散層１３と半導体基板１１との間の電圧が、Ｎ型不純物拡散層１３とＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造に対する逆方向の降伏電圧に達するまで、Ｎ型不純物拡散層１３に配線１７を介して正の電圧を印加し続けることにより得られる。
【００５６】
第１の実施形態は、第２の従来例のようにＮ型不純物拡散層１３と半導体基板１１との間でＰＮ接合を形成する構成ではなく、Ｎ型不純物拡散層１３とＰ型不純物拡散層１４との間でＰＮ接合を形成する構成を採る。このため、Ｐ型不純物拡散層１４を形成するためのボロンイオンのイオン注入工程においてボロンイオンのドーズ量を調整することにより、Ｐ型不純物拡散層１８の不純物濃度を容易に調整することができる。
【００５７】
これにより、Ｎ型不純物拡散層１３とＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造に対する逆方向の降伏電圧を容易に調整することができるようになり、このことは、定電圧素子としての定電圧値を決定する場合に、所望の定電圧値を容易に得ることができることを意味する。
【００５８】
前述したように、半導体集積回路は、半導体基板１１又はＮ型不純物拡散層１３を他の素子と共有するように作製される場合が多いため、Ｐ型であってもＮ型であっても不純物濃度を個別に調整できる自由度は低い。従って、不純物濃度を容易に調整できるＰ型不純物拡散層１４を設けたことは、ダイオード構造における逆方向耐圧の変動を抑制し且つ防止する上で極めて有効である。
【００５９】
また、Ｐ型不純物拡散層１４を半導体基板１１に形成する際に、Ｐ型の不純物イオンを、半導体基板１１に対してそれぞれ互いに異なる４方向から且つ基板面の法線に対して２０°〜４５°の角度でイオン注入を行なうため、形成されたＰ型不純物拡散層１４のうち、素子分離絶縁膜１２の近傍部分の不純物濃度が残りの部分よりも低くなる。
【００６０】
これにより、Ｎ型不純物拡散層１３とＰ型不純物拡散層１４とのＰＮ接合からなるダイオード構造における逆方向の接合降伏位置を素子分離絶縁膜１２から離すことができる。このため、接合降伏によって発生した電子及び正孔の素子分離絶縁膜１２への注入を大幅に抑制できるので、単位時間当たりに素子分離絶縁膜１２に注入される電子及び正孔の量が減少する。その結果、ＰＮ接合部の端部における素子分離絶縁膜１２との隣接領域において、Ｎ型不純物拡散層１３からＰ型不純物拡散層１４に向かう経時的な電界緩和の速度が減少するため、逆方向耐圧の変動がさらに抑制される。
【００６１】
図４（ａ）は第１の実施形態に係る定電圧素子における定電流ストレス印加による印加時間と逆方向耐圧の変動量との関係を示し、図４（ｂ）は定電流ストレス印加後の高温放置による放置時間と逆方向耐圧の変動量との関係を示している。図４（ａ）における測定条件は、印加電流を２００μＡとし評価温度を１２５℃としている。また、図４（ｂ）における測定条件は、２ｍＡの電流を３．５時間印加した後１５０℃の温度で放置する設定としている。
【００６２】
図４（ａ）から分かるように、第１の実施形態に係る定電圧素子は、電流ストレス印加時間が１０００時間を経過した場合であっても、逆方向耐圧の経時的な変動を０．１Ｖ以下にまで抑制することができる。
【００６３】
また、図４（ｂ）から分かるように、本実施形態においては、ストレス電流印加後の高温放置時間が５００時間経過した場合であっても、逆方向耐圧の変動を０．２Ｖ程度にまで抑制することができる。
【００６４】
以上説明したように、第１の実施形態に係る半導体装置（定電圧素子）は、ダイオード構造を形成するＮ型不純物拡散層１３とＰ型不純物拡散層１４とを基板面に垂直な方向に独立して形成しているため、定電圧素子として占有面積が小さくなり、且つ逆方向耐圧の調整が容易となる。
【００６５】
その上、Ｐ型不純物拡散層１４を形成するイオン注入工程において、互いに異なる少なくとも３方向からの角度注入を行なって、Ｐ型不純物拡散層１４における素子分離絶縁膜１２との隣接部分の不純物濃度を残りの部分よりも低くすることにより、接合降伏位置を素子分離絶縁膜１２から離すことができる。このため、接合降伏によって発生した電子及び正孔の素子分離絶縁膜１２への注入を大幅に抑制できるので、逆方向耐圧の経時的な変動を抑制することができる。
【００６６】
なお、第１の実施形態においては、Ｎ型不純物拡散層１３と接続されるプラグ１６は１つしか設けてはいないが、これに限られず、Ｎ型不純物拡散層１３に複数のプラグを形成してもよい。
【００６７】
また、Ｐ型不純物拡散層１４は、それを囲む素子分離絶縁膜１２と接するように形成されているが、これに限られず、素子分離絶縁膜１２の側面から離れて形成しても同様の効果を得ることができる。
【００６８】
さらには、Ｐ型の半導体基板１１、Ｎ型不純物拡散層１３及びＰ型不純物拡散層１４は、その導電型がそれぞれ逆であっても同様の効果を得られることはいうまでもない。
【００６９】
また、ここでは、Ｐ型不純物拡散層１４を形成するイオン注入をＮ型不純物拡散層１３を形成するイオン注入よりも先に行なったが、これらの注入順序を逆にして行なってもよい。
【００７０】
また、定電圧素子のダイオード構造、すなわち活性領域１０を半導体基板１１に直接に形成したが、これに限られず、半導体基板１０の上に形成された他の半導体領域に活性領域１０を設けても良い。
【００７１】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００７２】
図５は本発明の第２の実施形態に係る半導体装置であって、定電圧素子の断面構成を示している。図５において、図２（ａ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７３】
第２の実施形態においては、半導体基板１１における活性領域１０の上部に形成されるＮ型不純物拡散層１３Ａが、素子分離絶縁膜１２の側面から０．５μｍ〜２．０μｍ程度離れて形成されており、いわゆるオフセット領域Ｃを設けた構成を採る。
【００７４】
以下、前記のように構成された定電圧素子の製造方法について図６（ａ）〜図６（ｄ）を参照しながら説明する。
【００７５】
まず、図６（ａ）に示すように、第１の実施形態と同様に、Ｐ型の半導体基板１１の上部に素子分離絶縁膜１２を選択的に形成して、形成された素子分離絶縁膜１２により活性領域１０を形成する。その後、素子分離絶縁膜１２をマスクとして半導体基板１１の全面に、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶで、ドーズ量がオーダーで１０１２ｃｍ−２〜１０１３ｃｍ−２のボロン（Ｂ＋ ）イオンをイオン注入する。このとき、半導体基板１１の基板面の法線に対して２０°〜４５°の角度をもたせ、且つ半導体基板１１に対して少なくとも３方向、ここでは９０度ずつ方向変えた４方向からのイオン注入を行なう。これにより、ボロンイオンの不純物濃度がオーダーで１０１８ｃｍ−３となる逆方向耐圧調整領域であるＰ型不純物拡散層１４が形成される。
【００７６】
次に、図６（ｂ）に示すように、フォトリソグラフィ法により、半導体基板１０における活性領域１０の上に、該活性領域１０の周縁部を約０．５μｍ〜２．０μｍの幅でマスクしたレジストパターン２１を形成する。続いて、形成したレジストパターン２１をマスクとして活性領域１０に、加速エネルギーが４０ｋｅＶ〜５０ｋｅＶで、ドーズ量がオーダーで１０１５ｃｍ−２のヒ素（Ａｓ＋ ）イオンをイオン注入する。これにより、不純物濃度がオーダーで１０２０ｃｍ−３であり、且つ素子分離絶縁膜１２の側面との間にオフセット領域Ｃを持つＮ型不純物拡散層１３Ａが形成される。このとき、Ｎ型不純物拡散層１３Ａが活性領域１０の上部に島状に形成されるため、Ｐ型不純物拡散層１４はＮ型不純物拡散層１３Ａの周囲において活性領域１０の表面領域にまで及び、且つその表面近傍部分のＰ型の不純物濃度は、素子分離絶縁膜１２との隣接部分を除く他の部分よりも低くなっている。
【００７７】
次に、図６（ｃ）に示すように、アニール等の熱処理を行なって、注入された各不純物イオンを活性化し、続いて、ＣＶＤ法等により、半導体基板１１の上に全面にわたって例えば酸化シリコンからなる層間絶縁膜１５を堆積する。
【００７８】
次に、図６（ｄ）に示すように、リソグラフィ法及びドライエッチング法により、層間絶縁膜１５におけるＮ型不純物拡散層１３Ａの上側部分に、該Ｎ型不純物拡散層１３Ａを露出するコンタクトホールを形成し、続いて、スパッタ法又はＣＶＤ法により、形成したコンタクトホールにタングステンを充填してプラグ１６を形成する。その後、層間絶縁膜１５の上にアルミニウム膜を堆積し、堆積したアルミニウム膜をプラグ１６と接するようにパターニングして、層間絶縁膜１５の上に配線１７を形成する。
【００７９】
ここで、定電圧素子としてのデバイス特性を決定する定電圧は、Ｎ型不純物拡散層１３Ａと半導体基板１１との間の電圧が、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造に対する逆方向の降伏電圧に達するまで、Ｎ型不純物拡散層１３Ａに配線１７を介して正の電圧を印加し続けることにより得られる。
【００８０】
第２の実施形態に係る定電圧素子は、第１の実施形態と同様に、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造に対する逆方向の降伏電圧を容易に調整することができるようになる。このため、定電圧素子としての定電圧値を決定する場合に、所望の定電圧値を容易に得ることができる。
【００８１】
また、Ｎ型不純物拡散層１３Ａは、オフセット領域Ｃを持つように、すなわち素子分離絶縁膜１２から間隔をおいて形成されるため、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とのＰＮ接合部からなるダイオード構造における逆方向の接合降伏位置を素子分離絶縁膜１２から完全に離すことができる。このため、接合降伏によって発生した電子又は正孔の素子分離絶縁膜１２への注入をほぼ確実に防止することができる。従って、逆方向電圧が印加される際の素子分離絶縁膜１２への電子及び正孔の流入が防止されるため、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とにより形成されるＰＮ接合部の経時的な電界の変動が大幅に抑制されるので、逆方向耐圧の変動をほぼ確実に防止できるようになる。
【００８２】
その上、Ｎ型不純物拡散層１３Ａにオフセット領域Ｃを設けているため、Ｎ型不純物拡散層１３ＡとＰ型不純物拡散層１４とにより形成されるＰＮ接合部が素子分離絶縁膜１２と接することがない。その結果、素子分離絶縁膜１２と半導体基板１１との界面に存在する界面準位又は欠陥に起因する漏れ電流を抑制することができる。
【００８３】
さらに、素子分離絶縁膜１２とＮ型不純物拡散層１３Ａとの間にＰ型不純物拡散層１４を介在させる構成を採るため、半導体基板１１への空乏層の広がりが抑制されるので、該定電圧素子と隣接する他の素子（図示せず）とのパンチスルーを防止することができる。
【００８４】
以上説明したように、第２の実施形態によると、逆方向耐圧の調整が容易であり、さらに接合降伏位置を素子分離絶縁膜１２から離すことができるため、接合降伏によって発生した電子及び正孔の素子分離絶縁膜１２への注入をほぼ確実に防止することができる。
【００８５】
なお、第２の実施形態においても、Ｎ型不純物拡散層１３Ａと接続されるプラグ１６は１つしか設けてはいないが、これに限られず、Ｎ型不純物拡散層１３Ａに複数のプラグを形成してもよい。
【００８６】
また、Ｐ型不純物拡散層１４は、それぞれを囲む素子分離絶縁膜１２と接するように形成されているが、これに限られず、素子分離絶縁膜１２の側面から離れて形成しても同様の効果を得ることができる。
【００８７】
さらには、Ｐ型の半導体基板１１、Ｎ型不純物拡散層１３Ａ及びＰ型不純物拡散層１４は、その導電型がそれぞれ逆であっても同様の効果を得られることはいうまでもない。
【００８８】
また、ここでは、Ｐ型不純物拡散層１４を形成するイオン注入をＮ型不純物拡散層１３Ａを形成するイオン注入よりも先に行なったが、これらの注入順序を逆にして行なってもよい。
【００８９】
また、定電圧素子のダイオード構造、すなわち活性領域１０を半導体基板１１に直接に形成したが、これに限られず、半導体基板１０の上に形成された他の半導体領域に活性領域１０を設けても良い。
【００９０】
【発明の効果】
本発明に係る半導体装置によると、第１の不純物拡散層又は第２の不純物拡散層の不純物濃度を任意に調整することができるため、所望の定電圧値を得ることができる。また、第１の不純物拡散層及び第２の不純物拡散層からなるＰＮ接合部における逆方向の接合降伏位置が素子分離膜から離れるため、接合降伏によって発生する電子及び正孔の素子分離膜への注入を抑制することができるので、逆方向耐圧の経時的な変動を防止することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は第２の従来例に係る半導体装置における課題の原因を説明するための、ＰＮ接合部及び素子分離絶縁膜を含む領域の断面構成とキャリア濃度とを模式的に示し、（ａ）は接合降伏直後の状態を示す図であり、（ｂ）は定電流ストレス印加時の状態を示す図であり、（ｃ）は定電流ストレス印加後の高温放置の状態を示す図である。
【図２】（ａ）は本発明の第１の実施形態に係る半導体装置を示す構成断面図である。（ｂ）は本発明の第１の実施形態に係る半導体装置におけるＰ型不純物拡散層の基板面に平行な方向の不純物濃度プロファイルを示すグラフである。
【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図４】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置における信頼性試験の結果を示し、（ａ）は定電流ストレス印加による印加時間と逆方向耐圧の変動量との関係を示すグラフであるり、（ｂ）は定電流ストレス印加後の高温放置による放置時間と逆方向耐圧の変動量との関係を示すグラフである。
【図５】本発明の第２の実施形態に係る半導体装置を示す構成断面図である。
【図６】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図７】第１の従来例に係る定電圧素子を示す構成断面図である。
【図８】第２の従来例に係る定電圧素子を示す構成断面図である。
【図９】（ａ）及び（ｂ）は第１の従来例及び第２の従来例に係る半導体装置における信頼性試験の結果を示し、（ａ）は定電流ストレス印加による印加時間と逆方向耐圧の変動量との関係を示すグラフであるり、（ｂ）は定電流ストレス印加後の高温放置による放置時間と逆方向耐圧の変動量との関係を示すグラフである。
【符号の説明】
１０ 活性領域
１１ 半導体基板
１２ 素子分離絶縁膜
１３ Ｎ型不純物拡散層
１３Ａ Ｎ型不純物拡散層
１４ Ｐ型不純物拡散層
１５ 層間絶縁膜
１６ プラグ
１７ 配線
Ｃ オフセット領域
Claims (12)
- 素子分離膜により区画されてなる半導体領域と、
前記半導体領域に形成され、該半導体領域と逆の導電型を有する第１の不純物拡散層と、
前記半導体領域に、前記第１の不純物拡散層の上側又は下側に接すると共に端部が前記素子分離膜と接するように形成され、前記半導体領域と同一の導電型を有する第２の不純物拡散層とを備え、
前記第２の不純物拡散層における前記素子分離膜との隣接部分の不純物濃度は、その残りの部分よりも低く設定されていることを特徴とする半導体装置。 - 前記第２の不純物拡散層は、前記第１の不純物拡散層の下側を覆うように形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記第１の不純物拡散層における側部は、前記素子分離膜の側面と間隔をおいて形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記第２の不純物拡散層は、前記第１の不純物拡散層の側部をも覆っていることを特徴とする請求項３に記載の半導体装置。
- 前記第１の不純物拡散層は前記半導体領域の上部に設けられており、
前記第２の不純物拡散層は前記半導体領域の表面に達し、且つ、その表面近傍部分の不純物濃度は、前記素子分離膜との隣接部分を除く他の部分よりも低く設定されていることを特徴とする請求項４に記載の半導体装置。 - 前記半導体領域は半導体からなる基板であり、
前記第１の不純物拡散層は前記基板の上部に形成され、前記第１の不純物拡散層の上には、前記第１の不純物拡散層と電気的に接続されるプラグが設けられていることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。 - 前記第２の不純物拡散層は、少なくとも３方向からの回転注入による不純物注入により形成されていることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置。
- 半導体領域に素子分離膜を選択的に形成する工程（ａ）と、前記半導体領域における前記素子分離膜に囲まれた領域に、前記半導体領域と逆の導電型を有する第１の不純物拡散層を形成する工程（ｂ）と、
前記半導体領域に、前記素子分離膜及び第１の不純物拡散層と接するように、前記半導体領域と同一の導電型を有する第２の不純物拡散層を形成する工程（ｃ）とを備え、
前記工程（ｃ）において、不純物イオンを前記半導体領域の表面の法線に対して斜めに且つ互いに異なる少なくとも３方向から注入することより、前記第２の不純物拡散層における前記素子分離膜との隣接部分の不純物濃度をその残りの部分よりも低くなるように形成することを特徴とする半導体装置の製造方法。 - 前記工程（ａ）と前記工程（ｂ）との間に、
前記半導体領域における前記素子分離膜に囲まれてなる活性領域の上に、該活性領域の周縁部をマスクするマスクパターンを形成する工程（ｄ）をさらに備え、
前記工程（ｂ）において、前記マスクパターンをマスクとして不純物イオンを注入することにより、前記第１の不純物拡散層を形成することを特徴とする請求項８に記載の半導体装置の製造方法。 - 前記工程（ｃ）において、前記第２の不純物拡散層を、前記活性領域における前記第１の不純物拡散層と前記素子分離膜との間にも形成することを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記工程（ｂ）において、前記第１の不純物拡散層は前記活性領域の上部に形成され、
前記工程（ｃ）において、前記第２の不純物拡散層を、前記活性領域の表面に達し且つその表面近傍部分の不純物濃度が前記素子分離膜との隣接部分を除く他の部分よりも低くなるように注入することを特徴とする請求項１０に記載の半導体装置。 - 前記工程（ｃ）において、
前記半導体領域の法線に対する角度は２０°以上であることを特徴とする請求項８〜１１のうちのいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003050336A JP3935446B2 (ja) | 2002-04-18 | 2003-02-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115859 | 2002-04-18 | ||
| JP2003050336A JP3935446B2 (ja) | 2002-04-18 | 2003-02-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006676A true JP2004006676A (ja) | 2004-01-08 |
| JP3935446B2 JP3935446B2 (ja) | 2007-06-20 |
Family
ID=30447142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003050336A Expired - Lifetime JP3935446B2 (ja) | 2002-04-18 | 2003-02-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3935446B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093789A1 (ja) * | 2007-01-31 | 2008-08-07 | The Kansai Electric Power Co., Inc. | バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法 |
| JP2013149926A (ja) * | 2012-01-23 | 2013-08-01 | Toshiba Corp | 半導体装置 |
| JP2014179650A (ja) * | 2014-05-30 | 2014-09-25 | Toshiba Corp | ダイオード |
| KR20240004389A (ko) | 2021-04-28 | 2024-01-11 | 미쯔비시 케미컬 주식회사 | 감광성 착색 수지 조성물, 경화물, 격벽 및 화상 표시 장치 |
-
2003
- 2003-02-27 JP JP2003050336A patent/JP3935446B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093789A1 (ja) * | 2007-01-31 | 2008-08-07 | The Kansai Electric Power Co., Inc. | バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法 |
| JP2008211171A (ja) * | 2007-01-31 | 2008-09-11 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法 |
| US8178949B2 (en) | 2007-01-31 | 2012-05-15 | The Kansai Electric Power Co., Inc. | Bipolar semiconductor device, method for producing the same, and method for controlling Zener voltage |
| JP2013149926A (ja) * | 2012-01-23 | 2013-08-01 | Toshiba Corp | 半導体装置 |
| US8890281B2 (en) | 2012-01-23 | 2014-11-18 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2014179650A (ja) * | 2014-05-30 | 2014-09-25 | Toshiba Corp | ダイオード |
| KR20240004389A (ko) | 2021-04-28 | 2024-01-11 | 미쯔비시 케미컬 주식회사 | 감광성 착색 수지 조성물, 경화물, 격벽 및 화상 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3935446B2 (ja) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100363554B1 (ko) | 소이형 반도체 장치 및 그 형성 방법 | |
| US6828616B2 (en) | Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects | |
| JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010108959A (ja) | 半導体装置及びその製造方法 | |
| US6784520B2 (en) | Semiconductor devices constitute constant voltage devices used to raise internal voltage | |
| CN103715211B (zh) | 注入隔离器件及其形成方法 | |
| US20020106844A1 (en) | Method for manufacturing semiconductor device | |
| KR20020076737A (ko) | 소이형 반도체 장치 및 그 형성 방법 | |
| JP2008159916A (ja) | 半導体装置 | |
| KR100698096B1 (ko) | 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법 | |
| JP2007049158A (ja) | 静電放電保護素子及びその製造方法 | |
| US11114572B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3935446B2 (ja) | 半導体装置及びその製造方法 | |
| JP6956600B2 (ja) | 半導体装置 | |
| JP2797798B2 (ja) | 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法 | |
| US7557429B2 (en) | Semiconductor device with resistor element and dummy active region | |
| US6500723B1 (en) | Method for forming a well under isolation and structure thereof | |
| US20070278542A1 (en) | Semiconductor device and fabricating method thereof | |
| KR101450436B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| US7674681B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2007027175A (ja) | 半導体装置及びその製造方法 | |
| JP2845186B2 (ja) | 半導体装置とその製造方法 | |
| JP2004071677A (ja) | 半導体装置およびその製造方法 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JP2626522B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3935446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |